具有偽金屬部件的電感器結構及方法

具有偽金屬部件的電感器結構及方法
【專利摘要】本發明提供了半導體器件。半導體器件包括：形成在襯底上并被配置為通過頻率電流工作的電感器；以及配置在電感器和襯底之間的偽金屬部件，偽金屬部件的第一寬度小于2倍的與頻率有關的趨膚深度。本發明還提供了具有偽金屬部件的電感器結構及方法。
【專利說明】具有偽金屬部件的電感器結構及方法

【技術領域】
[0001]本發明一般地涉及半導體【技術領域】，更具體地，涉及半導體結構及其形成方法。

【背景技術】
[0002]半導體集成電路(IC)工業經歷了快速發展。IC材料和設計的技術進步產生了多代1C，其中，每代都具有比前一代更小且更復雜的電路。然而，這些進步增加了處理和制造IC的復雜性，并且對于要實現的這些進步，需要IC處理和制造中的類似開發。在集成電路演進過程中，功能密度(即，單位芯片面積上的互連器件的數量)通常都在增加，而幾何尺寸(即，可使用制造工藝制造的最小部件(或線))減小。
[0003]各種有源或無源電子元件可能形成在半導體IC上。例如，電感器可以形成為無源電子部件。由于器件尺寸持續減小以用于甚至更高頻率的應用，現有的電感器結構會遇到問題。例如，插入偽部件以增強制造。然而，偽填充使后道工序工藝窗口變窄。其他問題包括具有低k介電材料的先進技術的水分滲透以及電感器性能的下降。
[0004]因此，需要解決上述問題的電感器結構及其制造方法。


【發明內容】

[0005]為了解決現有技術中所存在的缺陷，根據本發明的一方面，提供了一種半導體結構，包括:電感器，形成在襯底上并被配置為可利用一頻率的電流工作；以及偽金屬部件，被配置在所述電感器和所述襯底之間，所述偽金屬部件的第一寬度小于與所述頻率相關聯的趨膚深度的2倍。
[0006]在該半導體結構中，所述偽金屬部件的第一厚度小于所述趨膚深度的2倍，并且被設計為在所述電感器的工作過程中減小渦流。
[0007]在該半導體結構中，每一個所述偽金屬部件均包括具有一長度、所述第一寬度和所述第一厚度的細長段，所述第一寬度和所述第一厚度基本上小于所述長度。
[0008]在該半導體結構中，所述電感器包括電感金屬部件，其所具有的第二厚度和第二寬度基本上分別大于所述第一厚度和所述第一寬度。
[0009]在該半導體結構中，從上往下看時，所述電感器包括金屬部件，其被配置為形成至少兩匝，限定內部區域、外部區域和介于這兩匝之間的間隔區域；以及所述偽金屬部件包括:設置在所述內部區域中的第一子集、設置在所述外部區域中的第二子集以及設置在所述間隔區域中的第三子集。
[0010]在該半導體結構中，所述偽金屬部件的所述第一子集以與所述電感器相距第一間隙的方式設置在所述內部區域中；以及所述偽金屬部件的所述第二子集以與所述電感器相距第二間隙的方式設置在所述外部區域中。
[0011]在該半導體結構中，所述第一間隙和所述第二間隙相等。
[0012]在該半導體結構中，所述偽金屬部件被配置在所述電感器下方的多層中。
[0013]在該半導體結構中，所述偽金屬部件包括具有非閉環的圍欄形狀的子集。
[0014]在該半導體結構中，所述偽金屬部件包括具有矩形的子集。
[0015]根據本發明的又一方面，提供了一種半導體結構，包括:電感器，形成在襯底上并被配置為形成第一匝和第二匝，定義內部區域、外部區域以及介于所述第一匝和所述第二匝之間的間隔區域；以及偽金屬部件，配置在所述電感器和所述襯底之間，其中，從上往下看時，所述偽金屬部件包括:設置在所述內部區域中的第一子集、設置在所述外部區域中的第二子集以及設置在所述間隔區域中的第三子集。
[0016]在該半導體結構中，所述電感器被配置為可利用一頻率的電流工作；每一個所述偽金屬部件都被設計為具有一寬度和一厚度的細長段；以及所述寬度和所述厚度小于作為所述頻率的函數的趨膚深度的2倍。
[0017]在該半導體結構中，從上往下看時，所述第一匝位于所述第二匝的內部；所述內部區域位于所述第一匝的內部；以及所述外部區域位于所述第二匝的外部。
[0018]在該半導體結構中，從上往下看時，所述電感器被配置為進一步形成介于所述第二匝和所述外部區域之間的第三匝；以及所述偽金屬部件包括設置在介于所述第二匝和所述第三匝之間的另一個間隔區域中的第四子集。
[0019]根據本發明的又一方面，提供了一種形成具有電感器的集成電路的方法，包括:基于趨膚效應確定偽金屬部件的尺寸；基于填充區域確定所述偽金屬部件的形狀；基于圖案密度以一定結構布置所述偽金屬部件；以及在所述集成電路中插入具有所述尺寸、所述形狀和所述結構的所述偽金屬部件。
[0020]在該方法中，基于所述趨膚效應確定所述偽金屬部件的尺寸包括:確定所述偽金屬部件的尺寸小于趨膚深度的2倍。
[0021]在該方法中，基于所述填充區域確定所述偽金屬部件的形狀包括:基于所述填充區域從矩形、十字形和圍欄結構所組成的組中選擇形狀。
[0022]在該方法中，基于所述圖案密度布置所述偽金屬部件包括:在所述電感器的相鄰匝之間的間隔區域中形成所述偽金屬部件的子集。
[0023]在該方法中，基于所述圖案密度布置所述偽金屬部件包括:在所述電感器的相鄰匝之間的間隔區域中插入所述偽金屬部件的子集。
[0024]在該方法中，基于所述圖案密度布置所述偽金屬部件包括:在多層中布置所述偽金屬部件。
[0025]在該方法中，基于所述圖案密度布置所述偽金屬部件包括:與所述電感器相距第一間隙地將所述偽金屬部件的第一子集布置在內部區域中；以及與所述電感器相距第二間隙地將所述偽金屬部件的第二子集布置在外部區域中。
[0026]該方法進一步包括:在襯底上形成具有所述尺寸、所述形狀和所述結構的所述偽金屬部件；以及在所述偽金屬部件上形成所述電感器。

【專利附圖】

【附圖說明】
[0027]當結合附圖進行閱讀時，根據下面詳細的描述可以更好地理解本發明。應該強調的是，根據工業中的標準實踐，各種部件沒有被按比例繪制。實際上，為了清楚的討論，各種部件的尺寸可以被任意增加或減少。
[0028]圖1是在一個或多個實施例中根據本發明的方面構建的具有電感器的半導體結構的俯視圖。
[0029]圖2是在一個或多個實施例中根據本發明的方面構建的圖1的半導體結構的截面圖。
[0030]圖3是在其他一個或多個實施例中根據本發明的方面構建的具有電感器的半導體結構的俯視圖。
[0031]圖4是在其他一個或多個實施例中根據本發明的方面構建的圖3的半導體結構的截面圖。
[0032]圖5是在其他一個或多個實施例中根據本發明的方面構建的具有電感器的半導體結構的俯視圖。
[0033]圖6是在其他一個或多個實施例中根據本發明的方面構建的圖5的半導體結構的截面圖。
[0034]圖7是在各種實施例中根據本發明的方面構建的具有電感器的半導體結構的俯視圖。
[0035]圖8是示出在一個實施例中根據本發明的方面構建的尺寸與頻率關系的示意圖。
[0036]圖9是制造具有電感器的半導體器件的方法的流程圖。
[0037]圖10和圖14是在各種實施例中根據本發明的方面構建的半導體結構的部分的透視圖。
[0038]圖11、圖12、圖13、圖15和圖16是在各種實施例中根據本發明的方面構建的半導體結構的部分的俯視圖。
[0039]圖17是示出在各種實施例中根據本發明的方面構建的偽填充的仿真的示意圖。
[0040]圖18是示出在各種實施例中根據本發明的方面構建的頻率依賴性的示意圖。

【具體實施方式】
[0041]據了解為了實施各種實施例的不同部件，以下公開內容提供了許多不同的實施例或示例。以下描述元件和布置的特定示例以簡化本發明。當然這些僅僅是示例并不打算限定。例如，以下描述中第一部件形成在第二部件上方或上可以包括其中以直接接觸的方式形成第一部件和第二部件的實施例，并且也可以包括其中附加部件形成在第一部件和第二部件之間，使得第一部件和第二部件不直接接觸的實施例。再者，本發明可以在各個示例中重復參考標號和/或字母。該重復是為了簡明和清楚，而且其本身沒有規定所述各種實施例和/或結構之間的關系。
[0042]圖1是具有電感器的半導體結構10的俯視圖而圖2是沿著虛線AA’所截取的半導體結構10的截面圖。參考圖1和圖2描述半導體結構10。
[0043]半導體結構10包括襯底12，諸如半導體襯底。在本示例中，襯底12是硅襯底。在其他示例中，可選地或另外地，襯底12可以包括其他合適的半導體材料，如鍺、硅鍺、碳化硅或砷化鎵。
[0044]半導體結構10包括具有導電部件(導線)的電感器14，配置形成有一匝或多匝的線圈。電感器14是兩端子器件。在應用中為了正確操作，兩個端子16和18被配置為與電源線或信號線電連接。
[0045]電感器14的導電部件是被配置為形成有多匝(turn)的線圈的各種金屬部件(也被稱為電感金屬部件)。例如，電感器14的導電部件包括銅、鋁、鎢，其他合適的金屬材料或它們的組合。在本實施例中，電感器14的導電部件被配置為形成兩匝，第一匝(內匝)20和第二匝(外匝)22。在俯視圖中，因此限定各種區域。內部區域24是包圍在電感器14的內部的區域。具體地，內部區域24是由內匝20限定的被包圍的區域。外部區域26是電感器14的外部的區域。具體地，外部區域26是位于外匝22的外部的區域。例如，外部區域26被定義為在外匝22的外部的區域的一定范圍內。間隔區域28被限定為介于內匝20和外匝22之間的區域。
[0046]在各種示例中，根據各種應用，諸如晶體管、二極管、傳感器、存儲器件、電阻器、電容器和/或發光二極管的其他器件形成在襯底12上并與電感器14連接以形成集成電路(1C)。
[0047]半導體結構10包括形成在襯底12上并且位于電感器14下方的偽部件30。具體地，如圖2所示，偽部件30被配置在襯底和電感器14之間。偽部件30是導電部件并且電浮置。偽部件30被設計并配置成增強制造質量和器件性能，尤其是，改進后道工序的一致性和可靠性。在本實施例中，偽部件30是金屬部件，因此也被稱為偽金屬部件。例如，偽部件30包括銅、鋁、鎢、其他合適的金屬材料或它們的組合。
[0048]在俯視圖中，偽部件30設置在第一區域24和第二區域26中。在一個實施例中，另外地，偽部件30設置在間隔區域28中以進一步增加圖案密度。
[0049]電感器14的金屬部件具有第一厚度而偽部件30具有基本上小于第一厚度的第二厚度。電感器14的金屬部件具有第一寬度而偽部件30具有基本上小于第一寬度的第二寬度。
[0050]尤其是，根據趨膚效應，偽部件30被設計為具有各種尺寸以消除或減小渦流。電感器14被設計為能以頻率為“f”的信號(電流)工作。趨膚深度“ δ ”由工作頻率f確定，或是頻率f的函數δ (f)。具體地,趨膚深度(skin depth)定義為δ = 1/( π f μ σ)1/2，其中，σ是偽部件的電阻率而μ是偽部件30的絕對磁導率。第二寬度w確定為小于2倍的趨膚深度，或w<2X δ (f)。此外，根據本實施例，第二厚度T小于2倍的趨膚深度，或根據一個實施例，T < 2X δ⑴。
[0051]根據填充區域或諸如圖案密度的其他因素設計偽部件30的形狀。在各種實施例中，偽部件30被設計為具有如矩形、十字形、非閉環的圍欄結構(fence structure)(以消除渦流)或它們的組合的形狀。在一個示例中，填充在狹窄區域中的偽部件被設計為矩形。在另一個示例中，填充在大而寬的區域中的偽部件被設計為具有十字形狀。在另一個示例中，填充在更高圖案密度的區域中的偽部件被設計為具有圍欄結構。
[0052]根據期望的圖案密度，如由電感器的設計規則所確定的圖案化的密度，設計偽部件30的結構。在一個實施例中，偽部件30被布置為具有設置在間隔區域28中的子集。在另一個實施例中，偽部件30布置為具有相互堆疊的多層。在各種情況下，偽部件30通過介電材料相互分離并且隔離開。作為一個示例，如圖2所示，偽部件30被配置為6層。
[0053]圖3是具有電感器的半導體結構40的俯視圖而圖4是沿著虛線AA’所截取的半導體結構40的截面圖。參考圖3和圖4描述半導體結構40。半導體結構40與圖1和圖2的半導體結構10類似。半導體結構40包括電感器14和偽部件30。為了簡化，沒有重復類似的描述。
[0054]具體地，偽部件30包括設置在內部區域24中的第一子集以及設置在外部區域26中的第二子集，并且進一步包括設置在間隔區域28中的第三子集。偽部件的第一子集被布置為具有與電感器14的第一間隙(clearance)并且偽部件的第二子集被布置為具有與電感器14的第二間隙，以減小并最小化寄生效應。間隙被定義為偽部件和電感器之間的水平距離。在本實施例中，第一間隙和第二間隙相等，在圖3和圖4中被標記為“d”。根據寄生效應確定間隙d，其可以在設計規則中建立該間隙。在本示例中，間隙d大于10微米。
[0055]由于間隔區域28中的磁場更小，偽部件30的第三子集進一步設置在間隔區域28中以用于調節附加圖案密度。設置電感器導線的區域被限定為禁區(forbidden area)。偽部件30沒有直接設置在電感器導線下方的禁區中以最小化寄生效應。在本實施例中，禁區包括內部區域24和間隔區域28之間的第一禁區并且包括間隔區域28和外部區域26之間的第二禁區。內匝20的導電部件設置在第一禁區中并且外匝22的導電部件設置在第二禁區中。上述考慮的偽部件30的適當布置能夠優化偽布置以滿足最小邏輯金屬密度規則。
[0056]圖5是具有電感器的半導體結構50的俯視圖而圖6是沿著虛線AA’所截取的半導體結構50的截面圖。半導體結構50是圖1的半導體結構10的一個實施例并且與圖3和圖4的半導體結構40類似。然而，在半導體結構50中，電感器14被配置為形成具有第一匝20、第二匝22和第三匝52的三匝的線圈。在這種情況下，第一匝20是內匝，第二匝22是中間匝以及第三匝52是外匝。
[0057]在俯視圖中，由電感器14的導電部件定義各種區域。內部區域24是包圍在電感器14的內部的區域。具體地，內部區域24是由第一匝20限定的包圍的區域。外部區域26是電感器14外面的區域。具體地，外部區域26是第三匝52外面的區域。例如，外部區域26被定義為第三阻52的外部的區域在一定范圍內。第一間隔區域28被定義為介于第一匝20和第二匝22之間的區域。第二間隔區域54被定義為介于第二匝22和第三匝52之間的區域。
[0058]禁區被定義為電感器14的導電部件所位于的那些區域。具體地，第一禁區是介于內部區域24和第一間隔區域28之間的區域，并且是設置電感器的第一匝20的位置。第二禁區是介于第一間隔區域28和第二間隔區域54之間的區域，并且是設置電感器的第二匝22的位置。第三禁區是介于第二間隔區域54和外部區域26之間的區域，并且是設置電感器的第三匝52的位置。
[0059]在俯視圖中，偽部件30設置在第一區域24和第二區域26中。在一個實施例中，另外地，偽部件30設置在間隔區域28和間隔區域54中，以進一步增大圖案密度。偽部件30沒有設置在禁區中以最小化寄生效應。此外，根據一個實施例，偽部件30以間隙d設置在內部區域24和外部區域26中，使得寄生效應被控制到可接受范圍。
[0060]圖7是半導體結構10的俯視圖，以及圖8是示出在一個實施例中根據本發明的方面構建的尺寸與頻率關系的示意圖。如上文所述，基于趨膚效應確定偽部件30的尺寸并進一步參考圖7和圖8進行描述。半導體結構10包括被配置成形成具有多匝的線圈的電感器14以及在內部區域、外部區域和間隔區域中設置在電感器14下方的偽部件30。
[0061]根據填充區域，偽部件30被設計為合適的形狀。在各種實施例中，偽部件30設計為具有如矩形、十字形、非閉環的圍欄結構(以消除渦流)或它們的組合的形狀。在一個示例中，填充在狹窄區域中的偽部件被設計為矩形62。在另一個示例中，填充在大而寬的區域中的偽部件被設計具有十字形狀。在另一個示例中，填充在更高圖案密度的區域中的偽部件被設計為具有圍欄結構64。
[0062]特別地，為了消除或減小渦流，根據趨膚效應，偽部件30被設計為各種尺寸。電感器14被設計為可操作地以頻率為“f ”的信號(電流)工作。由工作頻率f確定趨膚深度“ S ”，或是頻率f的函數δ(?.)。如圖7所示，每個偽部件都包括寬度為“w”的細長段。寬度w被設計為小于2倍的趨膚深度，或w<2X δ (f)。此外，根據本實施例，偽部件30的厚度T小于2倍的趨膚深度，或T < 2 X δ (f)。
[0063]圖9示出了在一個或多個實施例中根據本發明的方面構建的插入偽部件的方法70的流程圖。參考圖9并且進一步參考圖1至圖8以及圖10至圖18描述方法70。
[0064]方法70從具有電感器14的電路的設計布局開始。電感器14包括被配置為形成具有一匝或多匝的線圈的導電部件。電感器14被設計為形成在襯底12上。各種偽部件30要形成在襯底12上并且具體地介于襯底12和電感器14之間，以提高增強可靠性的圖案一致性。偽部件30是金屬部件并被配置為電浮置。
[0065]方法70包括操作72，根據趨膚效應確定偽部件30的尺寸以消除或減小渦流。如圖10所示，操作過程中的電感器將導致偽部件30中的渦流。偽部件中的渦流趨于集中在表面上，或基本上以一定深度集中在表面中，被稱作趨膚深度。因此，基于趨膚效應設計具有合適尺寸的偽部件可以有效地消除或減小渦流。特別地，如圖11所示，當設計偽部件(或偽部件的一段)時，將寬度減小到使得渦流基本上相互抵消的范圍內。
[0066]這個范圍與趨膚深度有關。電感器14被設計為可操作地以頻率為“f”的信號(電流)工作。趨膚深度“ S ”通過工作頻率f確定，或是頻率f的函數δ(?.)。在圖10中示出函數δ (f)，δ = 1/( JI f μ σ)1/2，其中，σ是偽部件的電阻率而μ是偽部件的絕對磁導率。每個偽部件都包括寬度為的細長段。寬度w被設計為小于2倍的趨膚深度，或w<2X δ (f)D通過實施具有這種約束的偽部件的設計，消除或大幅減小渦流。此外，偽填充件中的能量損失最小化并且提高了電感器性能。在另一個實施例中，偽部件30的厚度T也被設計為小于2倍的趨膚深度，或T < 2X δ (f)。
[0067]方法70包括操作74，根據各個填充區域的特征確定偽部件30的形狀。根據填充區域，偽部件30被設計為合適的形狀。在圖12所示的各種實施例中，偽部件30被設計為具有如矩形82、十字結構84、非閉環的圍欄結構86或它們的組合的形狀。為了消除渦流，不允許任何閉環的形狀，如圖13所示出的形狀88。在一個示例中，填充在狹窄區域中的偽部件被設計為矩形62。在另一個示例中，填充在大而寬的區域中的偽部件被設計為具有十字形狀。在另一個示例中，填充在更高圖案密度的區域中的偽部件被設計為具有圍欄結構64。
[0068]方法70包括操作76，根據圖案密度布置偽部件。進行均衡布置來調節圖案密度以獲得一致性，或滿足期望的圖案密度。具體地，優化偽部件的布置以滿足最小邏輯金屬密度規則。
[0069]在布置偽部件過程中，考慮各種因素。如圖14所示，由于磁場與Ι/r2成比例，所以遠離電感器設置偽部件以減小寄生效應，其中，r是相鄰金屬部件之間的距離。另一個因素與電感線圈的結構相關聯。當適當地設置電感器的相鄰金屬導線時，可以部分地消除磁場。偽部件設置在弱磁場的區域中以減小寄生效應。
[0070]在如圖15所示的一個實施例中，當電感器具有較窄的寬度和較少的匝時，遠離電感器設置偽部件。在一個示例中，偽部件未設置在間隔區域中。在另一個示例中，存在介于偽部件30和電感器14(在俯視圖中)之間的各種間隙以減小并最小化寄生效應。具體地，偽部件的第一子集被布置為具有與電感器14的第一間隙并且偽部件的第二子集被布置為具有與電感器14的第二間隙以減小并最小化寄生效應。間隙被定義為介于偽部件和電感器之間的水平距離。在一個示例中，第一間隙和第二間隙相等。在另一個示例中，間隙d大于10微米。
[0071]在如圖16所示的一個實施例中，當電感器具有較寬的寬度和較多匝時，偽部件設置在間隔區域中。例如，偽部件30包括設置在內部區域24中的第一子集以及設置在外部區域26中的第二子集，并且進一步包括設置在間隔區域28 (或當電感器14被配置為形成具有更多匝的線圈時，設置更多間隔區域中)中的第三子集。通過在間隔區域中插入偽部件，可以進一步增加圖案密度。
[0072]在另一個實施例中，偽部件30被布置在多層中，以提供用于調節圖案密度的大窗□。
[0073]方法70包括操作78，以檢查偽部件30是否滿足期望的圖案密度。如果不滿足圖案密度，方法70繼續回到操作74或操作76以進一步調節偽部件的形狀和布置直到滿足圖案密度。如果滿足圖案密度，則方法70完成具有電感器和設計有尺寸、形狀和結構的偽金屬部件的集成電路。
[0074]圖17示出了按照尺寸、形狀和結構的各種偽部件的各種仿真結果。那些仿真數據可以用于方法70以幫助設計相應尺寸、形狀和結構的偽部件。
[0075]圖18示出了測試和測量具有和沒有偽部件的電感器的各種結果。在圖18中，術語“dmy”代表偽，以表示具有偽部件的電感器結構。術語“ref”代表參照表示沒有偽部件的電感器結構。通過使用方法70設計偽部件，增強了圖案一致性的同時最小化了偽部件在電感(“L”)和功率因數(“Q-factor”)方面對電感器的負面影響。
[0076]在完成方法70中的偽部件設計之后，進行制造操作。在一個實施例中，在襯底上形成具有由方法70確定的尺寸、形狀和結構的偽部件30。在偽部件30上形成電感器14。
[0077]因此，本發明提供半導體結構的實施例，包括形成在襯底上并被配置為可操作地通過頻率電流工作的電感器；以及配置在電感器和襯底之間的偽金屬部件。偽金屬部件包括第一寬度，該第一寬度小于與頻率有關的2倍的趨膚深度。
[0078]在一個實施例中，偽金屬部件的第一厚度小于2倍的趨膚深度，被設計為在電感器工作過程中減小渦流。在另一個實施例中，偽金屬部件均包括具有長度、第一寬度和第一厚度的細長段，第一寬度和第一厚度基本上小于長度。
[0079]在另一個實施例中，電感器包括電感金屬部件，具有基本上分別大于第一厚度和第一寬度的第二厚度和第二寬度。
[0080]在又一個實施例中，在俯視圖中，電感器包括被配置為形成至少兩匝的金屬部件，以限定內部區域、外部區域以及介于兩匝之間的間隔區域；并且偽金屬部件包括:設置在內部區域中的第一子集、設置在外部區域中的第二子集以及設置在間隔區域中的第三子集。
[0081]在又一個實施例中，偽金屬部件的第一子集通過與電感器的第一間隙設置在內部區域中；以及偽金屬部件的第二子集通過與電感器的第二間隙設置在外部區域中。在又一個實施例中，第一間隙和第二間隙相等。
[0082]在又一個實施例中，偽金屬部件被配置在電感器下面的多個層中。在一個示例中，偽金屬部件包括具有非閉環的圍欄形狀的子集。在另一個示例中，偽金屬部件包括具有矩形的子集。
[0083]本發明也提供半導體結構的另一個實施例，包括形成在襯底上并被配置為形成第一匝和第二匝的電感器，以定義內部區域、外部區域以及介于兩匝之間的間隔區域；以及配置在電感器和襯底之間的偽金屬部件。在俯視圖中，偽金屬部件包括設置在內部區域中的第一子集、設置在外部區域中的第二子集以及設置在間隔區域中的第三子集。
[0084]在一個實施例中，電感器被配置為可操作地利用頻率電流工作；偽金屬部件被設計為均具有寬度和厚度的細長段；并且寬度和厚度小于作為頻率的函數的2倍的趨膚深度。
[0085]在另一個實施例中，在俯視圖中，第一匝位于第二匝的內部；內部區域位于第一匝的內部；并且外部區域位于第二匝的外部。在另一個實施例中，在俯視圖中，電感器被配置成進一步形成介于第二匝和外部區域之間的第三匝；并且偽金屬部件包括設置在第二匝和第三匝之間的另一個間隔區域中的第四子集。
[0086]本發明也提供設計具有電感器的集成電路的方法的實施例。方法包括基于趨膚效應確定偽金屬部件的尺寸；基于填充區域確定偽金屬部件的形狀；基于圖案密度布置結構中的偽金屬部件；以及在集成電路中限定具有所述尺寸、形狀和結構的偽金屬部件。
[0087]在一個實施例中，基于趨膚效應確定偽金屬部件的尺寸包括確定偽金屬部件的尺寸小于2倍的趨膚深度。
[0088]在另一個實施例中，基于填充區域確定偽金屬部件的形狀包括:基于填充區域從矩形、十字形和圍欄結構所組成的組中選擇形狀。
[0089]在又一個實施例中，基于圖案密度布置偽金屬部件包括在電感器的相鄰匝之間的間隔區域中形成偽金屬部件的子集。
[0090]在又一個實施例中，基于圖案密度布置偽金屬部件包括在電感器的相鄰匝之間的間隔區域中插入偽金屬部件的子集。
[0091]在又一個實施例中，基于圖案密度布置偽金屬部件包括將偽金屬部件布置在多個層中。
[0092]在又一個實施例中，基于圖案密度布置偽金屬部件包括:通過與電感器的第一間隙在內部區域中布置偽金屬部件的第一子集；以及通過與電感器的第二間隙在外部區域中布置偽金屬部件的第二子集。
[0093]在又一個實施例中，方法進一步包括:在襯底上形成具有所述尺寸、形狀和結構的偽金屬部件；以及在偽金屬部件上形成電感器。
[0094]上面論述了若干實施例的部件，使得本領域普通技術人員可以更好地理解隨后的詳細描述。本領域普通技術人員應該理解，可以很容易地使用本發明作為基礎來設計或更改其他用于達到與這里所介紹實施例相同的目的和/或實現相同優點的處理和結構。本領域普通技術人員也應該意識到，這種等效構造并不背離本發明的精神和范圍，并且在不背離本發明的精神和范圍的情況下，可以進行多種變化、替換以及改變。
【權利要求】
1.一種半導體結構,包括: 電感器，形成在襯底上并被配置為可利用一頻率的電流工作；以及 偽金屬部件，被配置在所述電感器和所述襯底之間，所述偽金屬部件的第一寬度小于與所述頻率相關聯的趨膚深度的2倍。
2.根據權利要求1所述的半導體結構，其中，所述偽金屬部件的第一厚度小于所述趨膚深度的2倍，并且被設計為在所述電感器的工作過程中減小渦流。
3.根據權利要求2所述的半導體結構，其中，每一個所述偽金屬部件均包括具有一長度、所述第一寬度和所述第一厚度的細長段，所述第一寬度和所述第一厚度基本上小于所述長度。
4.根據權利要求2所述的半導體結構，其中，所述電感器包括電感金屬部件，其所具有的第二厚度和第二寬度基本上分別大于所述第一厚度和所述第一寬度。
5.根據權利要求2所述的半導體結構，其中，從上往下看時， 所述電感器包括金屬部件，其被配置為形成至少兩匝，限定內部區域、外部區域和介于這兩匝之間的間隔區域；以及 所述偽金屬部件包括:設置在所述內部區域中的第一子集、設置在所述外部區域中的第二子集以及設置在所述間隔區域中的第三子集。
6.根據權利要求5所述的半導體結構，其中， 所述偽金屬部件的所述第一子集以與所述電感器相距第一間隙的方式設置在所述內部區域中；以及 所述偽金屬部件的所述第二子集以與所述電感器相距第二間隙的方式設置在所述外部區域中。
7.根據權利要求6所述的半導體結構，其中，所述第一間隙和所述第二間隙相等。
8.根據權利要求5所述的半導體結構，其中，所述偽金屬部件被配置在所述電感器下方的多層中。
9.一種半導體結構,包括: 電感器，形成在襯底上并被配置為形成第一匝和第二匝，定義內部區域、外部區域以及介于所述第一匝和所述第二匝之間的間隔區域；以及 偽金屬部件，配置在所述電感器和所述襯底之間， 其中，從上往下看時，所述偽金屬部件包括:設置在所述內部區域中的第一子集、設置在所述外部區域中的第二子集以及設置在所述間隔區域中的第三子集。
10.一種形成具有電感器的集成電路的方法，包括: 基于趨膚效應確定偽金屬部件的尺寸； 基于填充區域確定所述偽金屬部件的形狀； 基于圖案密度以一定結構布置所述偽金屬部件；以及 在所述集成電路中插入具有所述尺寸、所述形狀和所述結構的所述偽金屬部件。
【文檔編號】H01L23/64GK104051435SQ201310241829
【公開日】2014年9月17日 申請日期:2013年6月18日 優先權日:2013年3月11日
【發明者】李孝純, 梁其翔, 黃崎峰 申請人:臺灣積體電路制造股份有限公司