專利名稱：顯示面板及其制作方法
顯示面板及其制作方法
技術領域：
本發明系關于一種顯示面板及其制作方法，尤指一種具有自行對準的摻雜區、使用摻雜半導體層作為儲存電容下電極以及使用轉接電極連接畫素電極與薄膜晶體管的漏極的顯示面板及其制作方法。
背景技術：
一般而言，顯示面板包括多個畫素結構，且各畫素結構包括薄膜晶體管、儲存電容以及畫素電極等元件。在現有顯示面板中，薄膜晶體管的半導體層內的源極摻雜區與漏極摻雜區以及柵極系使用不同的光罩加以定義，因此源極摻雜區與漏極摻雜區的位置容易與由柵極的位置有所偏差，而造成薄膜晶體管的元件特性不穩定的問題。此外，在現有顯示面板中，畫素電極容易在蝕刻介電層的開口時受損，而影響顯示面板的顯示品質。再者，現有制作顯示面板的方法必須使用八道光刻與蝕刻制程，其制程復雜而造成制作成本大幅提升。
發明內容本發明的目的的一在于提供一種顯示面板及其制作方法，以提升顯示面板的薄膜晶體管的元件特性及顯示品質。本發明的一實施例提供一種制作顯示面板的方法，包括下列步驟。提供一基板，基板具有一畫素區以及一第一薄膜晶體管區。于基板上形成一圖案化半導體層，圖案化半導體層包括一第一第一半導體圖案，設置于第一薄膜晶體管區內。于基板上形成一絕緣層，其中絕緣層覆蓋圖案化半導體層。于絕緣層上形成一第一圖案化導電層，第一圖案化導電層包括一畫素電極，設置于畫素區內。于絕緣層上形成一第二圖案化導電層，第二圖案化導電層包括一第一柵極以及一轉接電極。第一柵極設置于第一薄膜晶體管區內，其中在一垂直投影方向上第一柵極系部分重疊第一半導體圖案。轉接電極設置于畫素區內，其中一部分的轉接電極與畫素電極接觸并在垂直投影方向上部分重疊該畫素電極，而另一部分的轉接電極位于絕緣層的表面且在垂直投影方向上未與畫素電極重疊。于在垂直投影方向上與第一柵極未重疊的第一半導體圖案中形成一第一摻雜區與一第二摻雜區，其中第一摻雜區與該第二摻雜區具有一第一摻雜類型。形成一介電層覆蓋絕緣層、畫素電極與第二圖案化導電層，并于介電層與絕緣層中形成一第一開口暴露出第一摻雜區以及一第二開口暴露出第二摻雜區，以及于介電層中形成一第三開口暴露出轉接電極。于介電層上形成一第三圖案化導電層，第三圖案化導電層包括一第一源極以及一第一漏極。第一源極填入第一開口并與第一摻雜區電性連接。第一漏極填入第二開口并與第二摻雜區電性連接以及填入第三開口與轉接電極電性連接。本發明的另一實施例提供一種顯不面板,包括一基板、一第一半導體圖案、一絕緣層、一畫素電極、一第一柵極、一轉接電極 、一介電層、一第一源極以及一第一漏極。基板具有一畫素區以及一第一薄膜晶體管區。第一半導體圖案設置于基板上并位于第一薄膜晶體管區內，其中第一半導體圖案具有一第一摻雜區與一第二摻雜區，且第一摻雜區與第二摻雜區具有一第一摻雜類型。絕緣層位于基板上并覆蓋第一半導體圖案。畫素電極設置于絕緣層上并位于畫素區內。第一柵極設置于絕緣層上并位于第一薄膜晶體管區，其中在一垂直投影方向上第一柵極未重疊第一摻雜區與第二摻雜區。轉接電極設置于畫素區內，其中一部分的轉接電極與畫素電極接觸并在垂直投影方向上部分重疊畫素電極，而另一部分的轉接電極位于絕緣層的表面且在垂直投影方向上未與畫素電極重疊。介電層覆蓋絕緣層、畫素電極以及第一柵極，其中介電層與絕緣層具有一第一開口部分暴露出第一摻雜區以及一第二開口部分暴露出第二摻雜區，以及介電層具有一第三開口部分暴露出轉接電極。第一源極填入第一開口并與第一摻雜區電性連接。第一漏極填入第二開口并與第二摻雜區電性連接以及填入第三開口與轉接電極電性連接。本發明的顯示面板及其制作方法具有下列優點。顯示面板的薄膜晶體管的源極摻雜區與漏極摻雜區、儲存電容下電極以及畫素電極可利用同一道灰階光罩加以形成。顯示面板的儲存電容的下電極與上電極可分別與薄膜晶體管的半導體層與柵極的制程整合，因此不需增加額外制程。此外，儲存電容的下電極系為摻雜半導體電極，因此可具有較佳的電容值。顯示面板具有與薄膜晶體管的柵極共同形成的連接電極，且薄膜晶體管的漏極系經由連接電極與畫素電極電性連接，因此連接電極不需利用額外制程加以制作，且此作法可避免畫素電極于蝕刻介電層時受到損傷。
圖1至圖10繪示了本發明的第一實施例的制作顯示面板的方法示意圖。
圖11繪示了本發明的第一實施例的變化實施例的制作顯示面板的方法示意圖。
圖12至圖20繪示了本發明的第二實施例的制作顯示面板的方法示意圖。
圖21繪示了本發明的第二實施例的變化實施例的制作顯示面板的方法示意圖。
圖22至圖25繪示了本發明的 第三實施例的制作顯示面板的方法示意圖。
圖26繪示了本發明的第三實施例的變化實施例的制作顯示面板的方法示意圖。
符號說明
10基板
IOP畫素區
101第一薄膜晶體管區
102第二薄膜晶體管區 IOC儲存電容區
12圖案化半導體層
121第一半導體圖案
122第二半導體圖案 12B儲存電容下電極 14絕緣層
16’ 第一導電層 18 圖案化光阻層181第一光阻層
182第二光阻層
183第三光阻層
16第一圖案化導電層
16P畫素電極
161第一阻擋圖案
162第二阻擋圖案
203第三摻雜區
204第四摻雜區122C第二通道區
22第二圖案化導電層
221第一柵極
222第二柵極22C轉接電極
22T儲存電容上電極
201第一摻雜區
202第二摻雜區
241第一輕摻雜區
242第二輕摻雜區121C第一通道區26介電層
141第一開口
142第二開口
145第五開口
146第六開口
143第三開口
28第三圖案化導電層281S第一源極
28ID第一漏極
282S第二源極
282D第二漏極
29保護層
144第四開口
30陣列基板32發光層34對向電極38框膠
50上蓋基 板
I顯示面板LC液晶層
40對向基板
42基板
CF彩色濾光片
BM黑色矩陣
44共通電極
I’顯示面板
16G第二柵極
2顯示面板 2’顯示面板 22G第三柵極
3顯示面板 3’顯示面板
具體實施方式為使熟習本發明所屬技術 領域的一般技藝者能更進一步了解本發明，下文特列舉本發明的較佳實施例，并配合所附圖式，詳細說明本發明的構成內容及所欲達成的功效。請參考圖1至圖10。圖1至圖10繪示了本發明的第一實施例的制作顯示面板的方法示意圖。本實施例系揭示制作電激發光顯示面板例如有機發光二極管顯示面板的方法為范例。如圖1所示，提供基板10。基板10具有畫素區10P、第一薄膜晶體管區101、第二薄膜晶體管區102以及儲存電容區10C，其中畫素區IOP主要系用以設置后續形成的畫素電極、第一薄膜晶體管區101與第二薄膜晶體管區102系分別用來設置后續形成的第一薄膜晶體管與第二薄膜晶體管，而儲存電容區IOC系用來設置后續形成的儲存電容。基板10可為各式硬式或軟式的透明基板例如玻璃基板、石英基板或塑膠基板等，但不以此為限。接著，于基板10上形成圖案化半導體層12。圖案化半導體層12可利用例如沉積、光刻與蝕刻技術加以形成，但不以此為限。圖案化半導體層12包括第一半導體圖案121設置于第一薄膜晶體管區101內、第二半導體圖案122設置于第二薄膜晶體管區102內，以及儲存電容下電極12B設置于儲存電容區IOC內。圖案化半導體層12可包括娃例如非晶娃層、多晶娃層、微晶娃層或納米晶娃層，或是氧化物半導體層例如氧化銦鎵鋅(indium gallium zincoxide, IGZO)、氧化銦鋒(indium zinc oxide, IZ0)、氧化銦錫(indium tin oxide, ITO)、氧化欽(titanium oxide, TiO)、氧化鋒(zinc oxide, ZnO)、氧化銦(indium oxide, InO)、氧化鎵(gallium oxide, GaO),或其它各種適合的半導體層。接著于基板10上形成絕緣層14。絕緣層14覆蓋圖案化半導體層12。絕緣層14系作為柵極絕緣層之用，其材料可為各式絕緣材料例如氧化硅、氮化硅或氮氧化硅等，但不以此為限。隨后，于絕緣層14上形成第一圖案化導電層，其中第一圖案化導電層包括畫素電極，設置于畫素區10P內。在本實施例中，第一圖案化導電層系利用圖2至圖6所示的方法加以形成。如圖2所示，于絕緣層14上形成第一導電層16’，再于第一導電層16’上形成圖案化光阻層18。圖案化光阻層18具有第一光阻層181位于畫素區10P內、第二光阻層182位于第一薄膜晶體管區101內，以及第三光阻層183位于第二薄膜晶體管區102內。圖案化光阻層18可利用例如光刻制程并搭配灰階光罩加以形成，但不以此為限。此外，第一光阻層181的厚度大于第二光阻層182的厚度與第三光阻層183的厚度，且第二光阻層182的厚度與第三光阻層183的厚度大體上可相等，但不以此為限。如圖3所示，接著去除未被第一光阻層181、第二光阻層182與第三光阻層183覆蓋的第一導電層16’，以形成第一圖案化導電層16。第一圖案化導電層16包括畫素電極16P位于畫素區IOP內、第一阻擋圖案161位于第一薄膜晶體管區101內，以及第二阻擋圖案162位于第二薄膜晶體管區102內，其中第一阻擋圖案161于垂直投影方向上覆蓋第一半導體圖案121，且第二阻擋圖案162于垂直投影方向上覆蓋部分第二半導體圖案122。第一圖案化導電層16可包括透明圖案化導電層或不透明圖案化導電層。若第一圖案化導電層16選用透明圖案化導電層，其材料可為例如氧化銦錫(ITO)、氧化銦鋅(IZO)或其它適合的透明導電材料。若第一圖案化導電層16選用不透明圖案化導電層，其的材料可為金屬或合金，例如金、銀、銅、鋁、鈦、鑰等金屬或其合金，但不以此為限。接著，于在垂直投影方向上與第二阻擋圖案162未重疊的第二半導體圖案122 (亦即第二阻擋圖案162未覆蓋的第二半導體圖案122)中形成第三摻雜區203與第四摻雜區204，以及對儲存電容下電極12B進行摻雜。此外，第三摻雜區203與第四摻雜區204之間的第二半導體圖案122則會形成第二通道區122C。第三摻雜區203與第四摻雜區204具有第二摻雜類型，例如P型摻雜，但不以此為限。第三摻雜區203、第四摻雜區204以及儲存電容下電極12B可利用例如離子注入制程加以形成，但不以此為限。如圖4所示，隨后，進行灰化制程以移除第二光阻層182與第三光阻層183。如圖5所示，移除第一阻擋圖案161以及第二阻擋圖案162。如圖6所示，接著，移除第一光阻層181，以暴露出畫素電極16P。如圖6所示，隨后于絕緣層14上形成第二圖案化導電層22。第二圖案化導電層22可利用例如沉積、光刻與蝕刻技術加以形成，但不以此為限。第二圖案化導電層22可包括不透明圖案化導電層或透明圖案化導電層。若第二圖案化導電層22選用不透明圖案化導電層，其的材料可為金屬或合金，例如金、銀、銅、鋁、鈦、鑰等金屬或其合金，但不以此為限。若第二圖案化導電層22選 用透明圖案化導電層，其材料可為例如氧化銦錫(ITO)、氧化銦鋅(IZO)或其它適合的透明導電材料。第二圖案化導電層22包括第一柵極221、第二柵極222、轉接電極22C以及儲存電容上電極22T。第一柵極221設置于絕緣層14上并位于第一薄膜晶體管區101內，其中在垂直投影方向上第一柵極221系部分重疊第一半導體圖案121。第二柵極222設置于絕緣層14上并位于第二薄膜晶體管區102內。在本實施例中，第一柵極221與第二柵極222為不透明電極。轉接電極22C設置于畫素區IOP內，其中一部分的轉接電極22C與畫素電極16P接觸并在垂直投影方向上部分重疊畫素電極16P，而另一部分的轉接電極22C位于絕緣層14的表面且在垂直投影方向上未與畫素電極16P重疊。精確地說，轉接電極22C覆蓋了畫素電極16P的部分上表面。儲存電容上電極22T設置于絕緣層14上并位于儲存電容區IOC內，且儲存電容上電極22T、儲存電容下電極12B以及位于儲存電容上電極22T與儲存電容下電極12B之間的絕緣層14構成儲存電容。接著，于在垂直投影方向上與第一柵極221未重疊的第一半導體圖案121中形成第一摻雜區201與第二摻雜區202，其中第一摻雜區201與第二摻雜區202具有與第二摻雜類型不同的第一摻雜類型，例如N型摻雜，但不以此為限。第一摻雜區201與第二摻雜區202可利用例如離子注入制程加以形成，但不以此為限。如圖7所示，為了避免短通道效應，本實施例的方法可選擇性地于第一半導體圖案121中形成第一輕摻雜區241與第二輕摻雜區242,作為輕摻雜漏極(lightly doped drain, LDD),以降低漏電流。第一輕摻雜區241與第二輕摻雜區242具有第一摻雜類型，且第一輕摻雜區241與第二輕摻雜區242的摻雜濃度小于第一摻雜區201與第二摻雜區202的摻雜濃度。此外，第一輕摻雜區241以及第二輕摻雜區242之間的第一半導體圖案121則會形成第一通道區121C。在本發明中，形成第一摻雜區201、第二摻雜區202、第一摻雜區201與第二摻雜區202的制程可如下所述，但不以此為限。去除部分的第一柵極221，以縮減第一柵極221的尺寸而進一步使部分的第一半導體圖案121在垂直投影方向上與第一柵極221不重疊。隨后，于在垂直投影方向上與縮減的第一柵極221未重疊的第一半導體圖案121中形成第一輕摻雜區241與第二輕摻雜區242。精確地說，在本實施例中，形成第一柵極221之后，可保留用以定義第一柵極221的光阻圖案(圖未示)，并利用例如離子注入制程形成第一摻雜區201與第二摻雜區202。接著，進行一等向性蝕刻制程例如濕蝕刻制程去除第一柵極221的部分側壁以縮減第一柵極221的尺寸。隨后移除光阻圖案，再利用縮減的第一柵極221作為遮罩并利用例如離子注入制程形成第一輕摻雜區241以及第二輕摻雜區242。在一變化實施例中，形成第一柵極221之后，接著利用例如離子注入制程形成第一摻雜區201與第二摻雜區202。隨后進行灰化(ashing)制程，縮減用以定義第一柵極221的光阻圖案(圖未示)的尺寸。接著，進行一非等向性蝕刻制程例如干蝕刻制程去除未被灰化后的光阻圖案所覆蓋的第一柵極221以縮減第一柵極221的尺寸。隨后再利用縮減的第一柵極221作為遮罩并利用例如離子注入制程形成第一輕摻雜區241以及第二輕摻雜區242，并移除光阻圖案。在上述兩實施例中，第一輕摻雜區241以及第二輕摻雜區242不需使用額外光罩而可以自行對準方式形成，藉此第一輕摻雜區241以及第二輕摻雜區242的位置與第一柵極221的位置不會產生相對偏移。在另一變化實施例中，形成第一柵極221之后，移除用以定義第一柵極221的光阻圖案，并利用例如離子注入制程形成第一摻雜區201與第二摻雜區202。接著，于第一柵極221上形成另一光阻圖案(圖未示)，其中光阻圖案的尺寸小于第一柵極221的尺寸。接著去除光阻圖案暴露出的第一柵極221以縮減第一柵極221的尺寸。隨后再利用縮減的第一柵極221作為遮罩并利用例如離子注入制程形成第一輕摻雜區241以及第二輕摻雜區242，并移除光阻圖案 。在又一變化實施例中，可利用光阻圖案(圖未示)形成第一柵極221。接著利用遮罩例如陰影遮罩(shadow mask)或光罩(photo mask)遮蔽欲形成第一輕摻雜區241以及第二輕摻雜區242的區域，并利用例如離子注入制程形成第一摻雜區201與第二摻雜區202。隨后移除遮罩，再利用第一柵極221作為遮罩并利用例如離子注入制程形成第一輕摻雜區241以及第二輕摻雜區242。如圖8所示，隨后形成介電層26覆蓋絕緣層14、畫素電極16P與第二圖案化導電層22,并于介電層26與絕緣層14中形成第一開口 141暴露出第一摻雜區201、第二開口 142暴露出第二摻雜區202、第五開口 145暴露出第三摻雜區203以及第六開口 146暴露出第四摻雜區204，以及于介電層26中形成第三開口 143暴露出轉接電極22C。第一開口 141、第二開口 142、第三開口 143、第五開口 145以及第六開口 146可利用例如光刻與蝕刻技術加以形成，但不以此為限。介電層26的材料可為無機介電材料例如氧化硅、氮化硅或氮氧化硅等，或有機介電材料例如壓克力，或有機/無機混合材料，但不以此為限。另外，在本實施例中，介電層26亦可作為平坦層之用，其具有大體上具有平坦的表面，但不以此為限。如圖9所示，接著于介電層26上形成第三圖案化導電層28。第三圖案化導電層28可利用例如沉積、光刻與蝕刻技術加以形成，但不以此為限。第三圖案化導電層28可包括不透明圖案化導電層或透明圖案化導電層。若第三圖案化導電層28選用不透明圖案化導電層，其的材料可為金屬或合金，例如金、銀、銅、鋁、鈦、鑰等金屬或其合金，但不以此為限。若第三圖案化導電層28選用透明圖案化導電層，其材料可為例如氧化銦錫(ITO)、氧化銦鋅(IZO)或其它適合的透明導電材料。第三圖案化導電層28包括第一源極281S、第一漏極281D、第二源極282S以及第二漏極282D。第一源極281S填入第一開口 141并與第一摻雜區201電性連接；第一漏極281D填入第二開口 142并與第二摻雜區202電性連接以及填入第三開口 143與轉接電極22C電性連接；第二源極282S填入第五開口 145并與第三摻雜區203電性連接；第二漏極282D填入第六開口 146并與第四摻雜區204電性連接。在本實施例中，第一漏極28ID系經由第三開口 143與轉接電極22C接觸，藉此第一漏極28ID透過轉接電極22C與畫素電極16P電性連接。由于第三開口 143系暴露出轉接電極22C的位置，而不是暴露出畫素電極16P，因此于蝕刻介電層26形成第三開口 143時，不會造成畫素電極16P的損傷。在本實施例中，于介電層26與絕緣層14中形成第一開口 141、第二開口 142、第五開口 145與第六開口 146，以及于介電層26中形成第三開口 143可利用同一道光刻暨蝕刻制程加以達成。舉例而言，可先進行干蝕刻制程蝕刻介電層26直到暴露出轉接電極22C以形成第三開口 143，以及蝕刻掉預定形成第一開口 141、第二開口 142、第五開口145與第六開口 146的位置的介電層26 ;接著再進行濕蝕刻制程蝕刻介電層26所暴露出的絕緣層14以形成第一開口 141、第二開口 142、第五開口 145與第六開口 146，此時轉接電極22C可作為蝕刻停止層之用，以避免畫素電極16P受損。在其它實施例中，亦可僅使用干蝕刻制程或僅使用濕蝕刻制程于介電層26與絕緣層14中形成第一開口 141、第二開口 142、第五開口 145與第六開口 146，以及于介電層26中形成第三開口 143。在本實施例中，第一柵極221、第一半導體圖案121、第一源極281S以及第一漏極281D構成了作為驅動薄膜晶體管的第一薄膜晶體管；第二柵極222、第一半導體圖案122、第二源極282S以及第二漏極282D構成了作為開關薄膜晶體管的第二薄膜晶體管。如圖10所示，隨后于介電層26上形成保護層29，其中保護層29覆蓋第一源極281S、第一漏極281D、第二源極282S以及第二漏極282D。接著于保護層29與介電層26中形成第四開口 144，暴露出畫素電極16P，以形成陣列基板30。第四開口 144可利用例如光刻與蝕刻技術加以形成，但不以此為限。保護層29的材料可為無機介電材料例如氧化硅、氮化硅或氮氧化硅等，或有機介電材料例如壓克力，或有機/無機混合材料，但不以此為限。在本實施例中，圖案化半導體層12的材料系選用非晶硅，但不以此為限。此外，本實施例的方法可另包括進行活化制程例如快速熱制程以及氫化制程例如等離子體氫化制程。活化制程可活化摻雜離子，以降低晶體管漏極與源極金屬和半導體介面的接觸電阻，使薄膜晶體管具有較佳的元件特性；氫化制程可提升薄膜晶體管的電子遷移率。活化制程可于離子摻雜之后的任何時間進行，而氫化制程需于介電層26形成之后方能進行，相關熱制程將因各材料耐熱程度不同，而搭配選擇合適時間進行。
如圖10所示，隨后于畫素電極16P上形成發光層32與對向電極34。發光層32可包括有機發光層，例如紅光有機發光層、綠光有機發光層、藍光有機發光層或白光有機發光層，但不以此為限。發光層32亦可為其它可發出所需顏色的光線的有機發光層或無機發光層。對向電極34的材料可為透明導電材料例如氧化銦錫、氧化銦鋅或其它適合的透明導電材料，或是不透明導電材料例如金屬或合金，例如金、銀、銅、鋁、鈦、鑰等金屬或其合金，但不以此為限。畫素電極16P與對向電極34系分別作為陽極與陰極，用以驅動發光層32發光。畫素電極16P、對向電極34與發光層32會形成有機發光二極管。此外,提供上蓋基板50，并利用框膠38接合陣列基板30與上蓋基板50以形成本實施例的顯示面板I。請參考圖11，并一并參考圖1至圖9。圖11繪示了本發明的第一實施例的變化實施例的制作顯示面板的方法示意圖。本變化實施例系揭示制作液晶顯示面板的方法為范例，其中圖1至圖9所繪示的步驟為本變化實施例與第一實施例的共同步驟，因此本變化實施例的方法可接續圖9的步驟后進行。如圖11所示，于形成保護層29之后，接著于畫素電極16P上形成液晶層LC。此外，提供對向基板40，并利用框膠38接合陣列基板30與對向基板40以形成本實施例的顯示面板I’。對向基板40可包括另一基板42、彩色濾光片CF、黑色矩陣BM以及共通電極44等元件，其位置與作用為該領域具通常知識者所知悉，在此不再贅述。在本實施例中，第一薄膜晶體管可作為液晶顯示面板的顯示區的開關薄膜晶體管之用，而第二薄膜晶體管則可作為液晶顯示面板的周邊電路區的驅動薄膜晶體管之用，但不以此為限。 本發明的顯示面板及其制作方法并不以上述實施例為限。下文將依序介紹本發明的其它較佳實施例及變化實施例的顯示面板及其制作方法，且為了便于比較各實施例的相異處并簡化說明，在下文的各實施例中使用相同的符號標注相同的元件，且主要針對各實施例的相異處進行說明，而不再對重復部分進行贅述。請參考圖12至圖20。圖12至圖20繪示了本發明的第二實施例的制作顯示面板的方法示意圖。本實施例系揭示制作電激發光顯示面板例如有機發光二極管顯示面板的方法為范例。如圖12所示，提供基板10。基板10具有畫素區10P、第一薄膜晶體管區101、第二薄膜晶體管區102以及儲存電容區10C，其中畫素區IOP主要系用以設置后續形成的畫素電極、第一薄膜晶體管區101與第二薄膜晶體管區102系分別用來設置后續形成的第一薄膜晶體管與第二薄膜晶體管，而儲存電容區IOC系用來設置后續形成的儲存電容。基板10可為各式硬式或軟式的透明基板例如玻璃基板、石英基板或塑膠基板等，但不以此為限。接著，于基板10上依序形成一圖案化半導體層12以及絕緣層14。圖案化半導體層12包括第一半導體圖案121設置于第一薄膜晶體管區101內、第二半導體圖案122設置于第二薄膜晶體管區102內，以及儲存電容下電極12B設置于儲存電容區IOC內。圖案化半導體層12可包括硅例如非晶硅層、多晶硅層、微晶硅層或納米晶硅層，或是氧化物半導體層例如氧化銦嫁鋒(indium gallium zinc oxide, IGZO)、氧化銦鋒(indium zinc oxide, IZO)、氧化銦錫(indium tin oxide, ITO)、氧化欽(titanium oxide, TiO)、氧化鋒(zinc oxide, ZnO)、氧化銦(indium oxide, InO)、氧化鎵(gallium oxide, GaO),或其它各種適合的半導體層。絕緣層14系作為柵極絕緣層之用，其材料可為各式絕緣材料例如氧化硅、氮化硅或氮氧化硅等，但不以此為限。隨后，于絕緣層14上形成第一圖案化導電層16，其中第一圖案化導電層16包括畫素電極設16P置于畫素區10P內，以及第二柵極16G設置于第二薄膜晶體管區102內。在本實施例中，第一圖案化導電層16系 利用圖13至17圖所示的方法加以形成。如圖13所示，于絕緣層14上形成第一導電層16’，再于第一導電層16’上形成圖案化光阻層18。圖案化光阻層18具有第一光阻層181位于畫素區IOP內、第二光阻層182位于第一薄膜晶體管區121內，以及第三光阻層183位于第二薄膜晶體管區120內。圖案化光阻層18可利用例如光刻制程并搭配灰階光罩加以形成，但不以此為限。此外，第二光阻層182的厚度小于第一光阻層181的厚度與第三光阻層183的厚度，且第一光阻層181的厚度與第三光阻層183的厚度大體上可相等，但不以此為限。如圖14所示，接著去除未被第一光阻層181、第二光阻層182與第三光阻層183覆蓋的第一導電層16’，以形成第一圖案化導電層16。第一圖案化導電層16包括畫素電極16P位于畫素區IOP內、第一阻擋圖案161位于第一薄膜晶體管區101內，以及第二柵極16G位于第二薄膜晶體管區102內，其中第一阻擋圖案161于垂直投影方向上覆蓋第一半導體圖案121，且第二柵極16G于垂直投影方向上部分覆蓋第二半導體圖案122。第一圖案化導電層16可包括透明圖案化導電層或不透明圖案化導電層。若第一圖案化導電層16選用透明圖案化導電層，其材料可為例如氧化銦錫(ITO)、氧化銦鋅(IZO)或其它適合的透明導電材料。若第一圖案化導電層16選用不透明圖案化導電層，其的材料可為金屬或合金，例如金、銀、銅、鋁、鈦、鑰等金屬或其合金，但不以此為限。接著，于在垂直投影方向上與第二柵極16G未重疊的第二半導體圖案122中形成第三摻雜區203與第四摻雜區204，以及對儲存電容下電極12B進 行摻雜。此外，第三摻雜區203與第四摻雜區204之間的第二半導體圖案122則會形成第二通道區122C。第三摻雜區203與第四摻雜區204具有第二摻雜類型，例如P型摻雜，但不以此為限。第三摻雜區203、第四摻雜區204以及儲存電容下電極12B可利用例如離子注入制程加以形成，但不以此為限。如圖15所示，隨后，進行灰化制程以移除第二光阻層182。如圖16所示，移除第一阻擋圖案161。如圖17所示，接著，移除第一光阻層181以暴露出畫素電極16P，以及移除第三光阻圖案183以暴露出第二柵極16G。在本實施例中，第二柵極16G為透明電極。如圖17所示，隨后于絕緣層14上形成第二圖案化導電層22。第二圖案化導電層22可利用例如沉積、光刻與蝕刻技術加以形成，但不以此為限。第二圖案化導電層22可包括不透明圖案化導電層或透明圖案化導電層。若第二圖案化導電層22選用不透明圖案化導電層，其的材料可為金屬或合金，例如金、銀、銅、鋁、鈦、鑰等金屬或其合金，但不以此為限。若第二圖案化導電層22選用透明圖案化導電層，其材料可為例如氧化銦錫(ΙΤ0)、氧化銦鋅(IZO)或其它適合的透明導電材料。第二圖案化導電層22包括第一柵極221、轉接電極22C以及儲存電容上電極22T。第一柵極221設置于絕緣層14上并位于第一薄膜晶體管區101內，其中在垂直投影方向上第一柵極221系部分重疊第一半導體圖案121。第一柵極221為不透明電極。轉接電極22C設置于畫素區IOP內，其中一部分的轉接電極22C與畫素電極16P接觸并在垂直投影方向上部分重疊畫素電極16P，而另一部分的轉接電極22C位于絕緣層14的表面且在垂直投影方向上未與畫素電極16P重疊。精確地說，轉接電極22C覆蓋了畫素電極16P的部分上表面。儲存電容上電極22T設置于絕緣層14上并位于儲存電容區IOC內，且儲存電容上電極22T、儲存電容下電極12B以及位于儲存電容上電極22T與儲存電容下電極12B之間的絕緣層14構成儲存電容。接著，于在垂直投影方向上與第一柵極221未重疊的第一半導體圖案121中形成第一摻雜區201與第二摻雜區202，其中第一摻雜區201與第二摻雜區202具有與第二摻雜類型不同的第一摻雜類型，例如N型摻雜，但不以此為限。第一摻雜區201與第二摻雜區202可利用例如離子注入制程加以形成，但不以此為限。此外，如圖18所示，為了避免短通道效應，本實施例的方法可選擇性地于第一半導體圖案121中形成第一輕摻雜區241與第二輕摻雜區242,作為輕摻雜漏極(lightly doped drain, LDD),以降低漏電流。第一輕摻雜區241與第二輕摻雜區242具有第一摻雜類型，且第一輕摻雜區241與第二輕摻雜區242的摻雜濃度小于第一摻雜區201與第二摻雜區202的摻雜濃度。此外，第一輕摻雜區241以及第二輕摻雜區242之間的第一半導體圖案121則會形成第一通道區121C。在本發明中，形成第一摻雜區201、第二摻雜區202、第一摻雜區201與第二摻雜區202的制程可如下所述，但不以此為限。去除部分的第一柵極221，以縮減第一柵極221的尺寸而進一步使部分的第一半導體圖案121在垂直投影方向上與第一柵極221不重疊。隨后，于在垂直投影方向上與縮減的第一柵極221未重疊的第一半導體圖案121中形成第一輕摻雜區241與第二輕摻雜區242。精確地說，在本實施例中，形成第一柵極221之后，可保留用以定義第一柵極221的光阻圖案(圖未示)，并利用例如離子注入制程形成第一摻雜區201與第二摻雜區202。接著，進行一等向性蝕刻制程例如濕蝕刻制程去除第一柵極221的部分側壁以縮減第一柵極221的尺寸。隨后移除光阻圖案，再利用縮減的第一柵極221作為遮罩并利用例如離子注入制程形成第一輕摻雜區241以及第二輕摻雜區242。在一變化實施例中，形成第一柵極221之后，接著利用例如離子注入制程形成第一摻雜區201與第二摻雜區202。隨后進行灰化(ashing)制程，縮減用以定義第一柵極221的光阻圖案(圖未示)的尺寸。接著，進行一非等向性蝕刻制程例如干蝕刻制程去除未被灰化后的光阻圖案所覆蓋的第一柵極221以縮減第一柵極221的尺寸。隨后再利用縮減的第一柵極221作為遮罩并利用例如離子注入制程形成第一輕摻雜區241以及第二輕摻雜區242，并移除光阻圖案。在上述兩實施例中，第一輕摻雜區241以及第二輕摻雜區242不需使用額外光罩而可以自行對準方式形成，藉此第一輕摻雜區241以及第二輕摻雜區242的位置與第一柵極221的位置不會產生相對偏移。在另一變化實施例中，形成第一柵極221之后，移除用以定義第一柵極221的光阻圖案，并利用例如離子注入制程形成第一摻雜區201與第二摻雜區202。接著，于第一柵極221上形成另一光阻圖案(圖未示)，其中光阻圖案的尺寸小于第一柵極221的尺寸。接著去除光阻圖案暴露出的第一柵極221以縮減第一柵極221的尺寸。隨后再利用縮減的第一柵極221作為遮罩并利用例如離子注入制程形成第一輕摻雜區241以及第二輕摻雜區242，并移除光阻圖案。在 又一變化實施例中，可利用光阻圖案(圖未示)形成第一柵極221。接著利用遮罩例如陰影遮罩(shadow mask)或光罩(photo mask)遮蔽欲形成第一輕摻雜區241以及第二輕摻雜區242的區域，并利用例如離子注入制程形成第一摻雜區201與第二摻雜區202。隨后移除遮罩，再利用第一柵極221作為遮罩并利用例如離子注入制程形成第一輕摻雜區241以及第二輕摻雜區242。如圖19所示，隨后形成介電層26覆蓋絕緣層14、畫素電極16P與第二圖案化導電層22,并于介電層26與絕緣層14中形成第一開口 141暴露出第一摻雜區201、第二開口 142暴露出第二摻雜區202、第五開口 145暴露出第三摻雜區203以及第六開口 146暴露出第四摻雜區204，以及于介電層26中形成第三開口 143暴露出轉接電極22C。第一開口 141、第二開口 142、第三開口 143、第五開口 145以及第六開口 146可利用例如光刻與蝕刻技術加以形成，但不以此為限。介電層26的材料可為無機介電材料例如氧化硅、氮化硅或氮氧化硅等，或有機介電材料例如壓克力，或有機/無機混合材料，但不以此為限。另外，在本實施例中，介電層26亦可作為平坦層之用，其具有大體上具有平坦的表面，但不以此為限。接著于介電層26上形成第三圖案化導電層28。第三圖案化導電層28可利用例如沉積、光刻與蝕刻技術加以形成，但不以此為限。第三圖案化導電層28包括不透明導電層，其材料可為金屬或合金，例如金、銀、銅、鋁、鈦、鑰等金屬或其合金，但不以此為限。第三圖案化導電層28包括第一源極281S、第一漏極281D、第二源極282S以及第二漏極282D。第一源極281S填入第一開口 141并與第一摻雜區201電性連接；第一漏極281D填入第二開口 142并與第二摻雜區202電性連接以及填入第三開口 143與轉接電極22C電性連接；第二源極282S填入第五開口 145并與第三摻雜區203電性連接；第二漏極282D填入第六開口 146并與第四摻雜區204電性連接。在本實施例中，第一漏極281D系經由第三開口 143與轉接電極22C接觸，藉此第一漏極281D透過轉接電極22C與畫素電極16P電性連接。由于第三開口 143系暴露出轉接電極22C的位置，而不是暴露出畫素電極16P，因此于蝕刻介電層26形成第三開口 143時，不會造成畫素電極16P的損傷。在本實施例中，于介電層26與絕緣層14中形成第一開口 141、第二開口 142、第五開口 145與第六開口 146，以及于介電層26中形成第三開口 143可利用同一道光刻暨蝕刻制程加以達成。舉例而言，可先進行干蝕刻制程蝕刻介電層26直到暴露出轉接電極22C以形成第三開口 143，以及蝕刻掉預定形成第一開口 141、第二開口 142、第五開口 145與第六開口 146的位置的介電層26 ;接著再進行濕蝕刻制程蝕刻介電層26所暴露出的絕緣層14以形成第一開口 141、第二開口 142、第五開口 145與第六開口 146，此時轉接電極22C可作為蝕刻停止層之用，以避免畫素電極16P受損。在其它實施例中，亦可僅使用干蝕刻制程或僅使用濕蝕刻制程于介電層26與絕緣層14中形成第一開口 141、第二開口 142、第五開口 145與第六開口 146，以及于介電層26中形成第三開口 143。在本實施例中，第一柵極221、第一半導體圖案121、第一源極281S以及第一漏極281D構成了作為驅動薄膜晶體管的第一薄膜晶體管；第二柵極16G、第一半導體圖案122、第二源極282S以及第二漏極282D構成了作為開關薄膜晶體管的第二薄膜晶體管。隨后，于介電層26上形成保護層29，其中保護層29覆蓋第一源極281S、第一漏極281D、第二源極282S以及第二漏極282D。接著于保護層29與介電層26中形成第四開口144，暴露出畫素電極16P ，以形成陣列基板30。第四開口 144可利用例如光刻與蝕刻技術加以形成，但不以此為限。保護層29的材料可為無機介電材料例如氧化硅、氮化硅或氮氧化硅等，或有機介電材料例如壓克力，或有機/無機混合材料，但不以此為限。在本實施例中，圖案化半導體層12的材料系選用非晶硅，但不以此為限。此外，本實施例的方法可另包括進行活化制程例如快速熱制程以及氫化制程例如等離子體氫化制程。活化制程可活化摻雜離子，以降低晶體管漏極與源極金屬和半導體介面的接觸電阻，使薄膜晶體管具有較佳的元件特性；氫化制程可提升薄膜晶體管的電子遷移率。活化制程可于離子摻雜之后的任何時間進行，而氫化制程需于介電層26形成之后方能進行，相關熱制程將因各材料耐熱程度不同，而搭配選擇合適時間進行。如圖20所不，隨后于畫素電極16P上形成發光層32與對向電極34。發光層32可包括有機發光層，例如紅光有機發光層、綠光有機發光層、藍光有機發光層或白光有機發光層，但不以此為限。發光層32亦可為其它可發出所需顏色的光線的有機發光層或無機發光層。對向電極34的材料可為透明導電材料例如氧化銦錫、氧化銦鋅或其它適合的透明導電材料，或是不透明導電材料例如金屬或合金，例如金、銀、銅、鋁、鈦、鑰等金屬或其合金，但不以此為限。畫素電極16P與對向電極34系分別作為陽極與陰極，用以驅動發光層32發光。畫素電極16P、對向電極34與發光層32會形成有機發光二極管。此外,提供上蓋基板50，并利用框膠38接合陣列基板30與上蓋基板50以形成本實施例的顯示面板2。請參考圖21，并一并參考圖12至圖19。圖21繪示了本發明的第二實施例的變化實施例的制作顯示面板的方法示意圖。本變化實施例系揭示制作液晶顯示面板的方法為范例，其中圖12至圖19所繪示的步驟為本變化實施例與第二實施例的共同步驟，因此本變化實施例的方法可接續圖19的步驟后進行。如圖21所示，于形成保護層29之后，接著于畫素電極16P上形成液晶層LC。此外，提供對向基板40，并利用框膠38接合陣列基板30與對向基板40以形成本實施例的顯示面板2’。對向基板40可包括另一基板42、彩色濾光片CF、黑色矩陣BM以及共通電極44等元件，其位置與作用為該領域具通常知識者所知悉，在此不再贅述。在本實施例中，第一薄膜晶體管可作為液晶顯示面板的顯示區的開關薄膜晶體管之用，而第二薄膜晶體管則可作為液晶顯示面板的周邊電路區的驅動薄膜晶體管之用，但不以此為限。請參考圖22至圖25。圖22至圖25繪示了本發明的第三實施例的制作顯示面板的方法示意圖。本實施例系揭示制作電激發光顯示面板例如有機發光二極管顯示面板的方法為范例，其中圖12至圖16所繪示的步驟為第二實施例與第三實施例的共同步驟，因此第三實施例的方法可接續圖16的步驟后進行。如圖22所示，隨后于絕緣層14上形成第二圖案化導電層22。第二圖案化導電層22可利用例如沉積、光刻與蝕刻技術加以形成，但不以此為限。第二圖案化導電層22包括不透明導電層，其材料可為金屬或合金，例如金、銀、銅、鋁、鈦、鑰等金屬或其合金，但不以此為限。第二圖案化導電層22包括第一柵極221、第三柵極22G、轉接電極22C以及儲存電容上電極22T。第一柵極221設置于絕緣層14上并位于第一薄膜晶體管區101內，其中在垂直投影方向上第一柵極221系部分重疊第一半導體圖案121。第三柵極22G設置于第二薄膜晶體管區102內，且第三柵極22G系形成于第二柵極16G上并與第二柵極16G接觸。第三柵極22G為不透明電極，而第二柵極16G為透明電極。在本實施例中，第三柵極22G的尺寸大體上小于第二柵極16G的尺寸大體上相同，但不以此為限。在其它實施例中，第 三柵極22G的尺寸可大于或等于第二柵極16G的尺寸。轉接電極22C設置于畫素區IOP內，其中一部分的轉接電極22C與畫素電極16P接觸并在垂直投影方向上部分重疊畫素電極16P，而另一部分的轉接電極22C位于絕緣層14的表面且在垂直投影方向上未與畫素電極16P重疊。精確地說，轉接電極22C覆蓋了畫素電極16P的部分上表面。儲存電容上電極22T設置于絕緣層14上并位于儲存電容區IOC內，且儲存電容上電極22T、儲存電容下電極12B以及位于儲存電容上電極22T與儲存電容下電極12B之間的絕緣層14構成儲存電容。接著，于在垂直投影方向上與第一柵極221未重疊的第一半導體圖案121中形成第一摻雜區201與第二摻雜區202，其中第一摻雜區201與第二摻雜區202具有與第二摻雜類型不同的第一摻雜類型，例如N型摻雜，但不以此為限。第一摻雜區201與第二摻雜區202可利用例如離子注入制程加以形成，但不以此為限。如圖23所示，為了避免短通道效應，本實施例的方法可選擇性地于第一半導體圖案121中形成第一輕摻雜區241與第二輕摻雜區242,作為輕摻雜漏極(lightly doped drain, LDD),以降低漏電流。第一輕摻雜區241與第二輕摻雜區242具有第一摻雜類型，且第一輕摻雜區241與第二輕摻雜區242的摻雜濃度小于第一摻雜區201與第二摻雜區202的摻雜濃度。此外，第一輕摻雜區241以及第二輕摻雜區242之間的第一半導體圖案121則會形成第一通道區121C。在本發明中，形成第一摻雜區201、第二摻雜區202、第一摻雜區201與第二摻雜區202的制程可如下所述，但不以此為限。去除部分的第一柵極221，以縮減第一柵極221的尺寸而進一步使部分的第一半導體圖案121在垂直投影方向上與第一柵極221不重疊。隨后，于在垂直投影方向上與縮減的第一柵極221未重疊的第一半導體圖案121中形成第一輕摻雜區241與第二輕摻雜區242。精確地說，在本實施例中，形成第一柵極221之后，可保留用以定義第一柵極221的光阻圖案(圖未示)，并利用例如離子注入制程形成第一摻雜區201與第二摻雜區202。接著，進行一等向性蝕刻制程例如濕蝕刻制程去除第一柵極221的部分側壁以縮減第一柵極221的尺寸。隨后移除光阻圖案，再利用縮減的第一柵極221作為遮罩并利用例如離子注入制程形成第一輕摻雜區241以及第二輕摻雜區242。在一變化實施例中，形成第一柵極221之后，接著利用例如離子注入制程形成第一摻雜區201與第二摻雜區202。隨后進行灰化(ashing)制程，縮減用以定義第一柵極221的光阻圖案(圖未示)的尺寸。接著，進行一非等向性蝕刻制程例如干蝕刻制程去除未被灰化后的光阻圖案所覆蓋的第一柵極221以縮減第一柵極221的尺寸。隨后再利用縮減的第一柵極221作為遮罩并利用例如離子注入制程形成第一輕摻雜區241以及第二輕摻雜區242，并移除光阻圖案。在上述兩實施例中，第一輕摻雜區241以及第二輕摻雜區242不需使用額外光罩而可以自行對準方式形成，藉此第一輕摻雜區241以及第二輕摻雜區242的位置與第一柵極221的位置不會產生相對偏移。在另一變化實施例中，形成第一柵極221之后，移除用以定義第一柵極221的光阻圖案，并利用例如離子注入制程形成第一摻雜區201與第二摻雜區202。接著，于第一柵極221上形成另一光阻圖案(圖未示)，其中光阻圖案的尺寸小于第一柵極221的尺寸。接著去除光阻圖案暴露出的第一柵極221以縮減第一柵極221的尺寸。隨后再利用縮減的第一柵極221作為遮罩并利用例如離子注入制程形成第一輕摻雜區241以及第二輕摻雜區242，并移除光阻圖案。在又一變化實施例中，可利用光阻圖案(圖未示)形成第一柵極221。接著利用遮罩例如陰影遮罩(shadow mask)或光罩(photo mask)遮蔽欲形成第一輕摻雜區241以及第二輕摻雜區242的區域，并利用例如離子注入制程形成第一摻雜區201與第二摻雜區202。隨后移除遮罩，再利用第一柵極221作為遮罩并利用例如離子注入制程形成第一輕摻雜區241以及第二輕摻雜區242。如圖24所示，隨后形成介電層26覆蓋絕緣層14、畫素電極16P與第二圖案化導電層22,并于介電層26與絕緣層14中形成第一開口 141暴露出第一摻雜區201、第二開口 142暴露出第二摻雜區202、第五開口 145暴露出第三摻雜區203以及第六開口 146暴露出第四摻雜區204，以及于介電層26中形成第三開口 143暴露出轉接電極22C。第一開口 141、第二開口 142、第三開口 143、第五開口 145以及第六開口 146可利用例如光刻與蝕刻技術加以形成，但不以此為限。介電層26的材料可為無機介電材料例如氧化硅、氮化硅或氮氧化硅等，或有機介電材料例如壓克力，或有機/無機混合材料，但不以此為限。另外，在本實施例中，介電層26亦可作為平坦層之用，其具有大體上具有平坦的表面，但不以此為限。接著于介電層26上形成第三圖案化導電層28。第三圖 案化導電層28可利用例如沉積、光刻與蝕刻技術加以形成，但不以此為限。第三圖案化導電層28包括不透明導電層，其材料可為金屬或合金，例如金、銀、銅、鋁、鈦、鑰等金屬或其合金，但不以此為限。第三圖案化導電層28包括第一源極281S、第一漏極281D、第二源極282S以及第二漏極282D。第一源極281S填入第一開口 141并與第一摻雜區201電性連接；第一漏極281D填入第二開口 142并與第二摻雜區202電性連接以及填入第三開口 143與轉接電極22C電性連接；第二源極282S填入第五開口 145并與第三摻雜區203電性連接；第二漏極282D填入第六開口 146并與第四摻雜區204電性連接。在本實施例中，第一漏極281D系經由第三開口 143與轉接電極22C接觸，藉此第一漏極281D透過轉接電極22C與畫素電極16P電性連接。由于第三開口 143系暴露出轉接電極22C的位置，而不是暴露出畫素電極16P，因此于蝕刻介電層26形成第三開口 143時，不會造成畫素電極16P的損傷。在本實施例中，于介電層26與絕緣層14中形成第一開口 141、第二開口 142、第五開口 145與第六開口 146，以及于介電層26中形成第三開口 143可利用同一道光刻暨蝕刻制程加以達成。舉例而言，可先進行干蝕刻制程蝕刻介電層26直到暴露出轉接電極22C以形成第三開口 143，以及蝕刻掉預定形成第一開口 141、第二開口 142、第五開口 145與第六開口 146的位置的介電層26 ;接著再進行濕蝕刻制程蝕刻介電層26所暴露出的絕緣層14以形成第一開口 141、第二開口 142、第五開口 145與第六開口 146，此時轉接電極22C可作為蝕刻停止層之用，以避免畫素電極16P受損。在其它實施例中，亦可僅使用干蝕刻制程或僅使用濕蝕刻制程于介電層26與絕緣層14中形成第一開口 141、第二開口 142、第五開口 145與第六開口 146，以及于介電層26中形成第三開口 143。在本實施例中，第一柵極221、第一半導體圖案121、第一源極281S以及第一漏極281D構成了作為驅動薄膜晶體管的第一薄膜晶體管；第二柵極16G、第一半導體圖案122、第二源極282S以及第二漏極282D構成了作為開關薄膜晶體管的第二薄膜晶體管。隨后，于介電層26上形成保護層29，其中保護層29覆蓋第一源極281S、第一漏極281D、第二源極282S以及第二漏極282D。接著于保護層29與介電層26中形成第四開口144，暴露出畫素電極16P，以形成陣列基板30。第四開口 144可利用例如光刻與蝕刻技術加以形成，但不以此為限。保護層29的材料可為無機介電材料例如氧化硅、氮化硅或氮氧化硅等，或有機介電材料例如壓克力，或有機/無機混合材料，但不以此為限。在本實施例中，圖案化半導體層12的材料系選用非晶硅，但不以此為限。此外，本實施例的方法可另包括進行活化制程例如快速熱制程以及氫化制程例如等離子體氫化制程。活化制程可活化摻雜離子，以降低晶體管 漏極與源極金屬和半導體介面的接觸電阻，使薄膜晶體管具有較佳的元件特性；氫化制程可提升薄膜晶體管的電子遷移率。活化制程可于離子摻雜之后的任何時間進行，而氫化制程需于介電層26形成之后方能進行，相關熱制程將因各材料耐熱程度不同，而搭配選擇合適時間進行。如圖25所不，隨后于畫素電極16P上形成發光層32與對向電極34。發光層32可包括有機發光層，例如紅光有機發光層、綠光有機發光層、藍光有機發光層或白光有機發光層，但不以此為限。發光層32亦可為其它可發出所需顏色的光線的有機發光層或無機發光層。對向電極34的材料可為透明導電材料例如氧化銦錫、氧化銦鋅或其它適合的透明導電材料，或是不透明導電材料例如金屬或合金，例如金、銀、銅、鋁、鈦、鑰等金屬或其合金，但不以此為限。畫素電極16P與對向電極34系分別作為陽極與陰極，用以驅動發光層32發光。畫素電極16P、對向電極34與發光層32會形成有機發光二極管。此外,提供上蓋基板50，并利用框膠38接合陣列基板30與上蓋基板50以形成本實施例的顯示面板3。
請參考圖26，并一并參考圖22至圖24。圖26繪示了本發明的第三實施例的變化實施例的制作顯示面板的方法示意圖。本變化實施例系揭示制作液晶顯示面板的方法為范例，其中圖22至圖24所繪示的步驟為本變化實施例與第三實施例的共同步驟，因此本變化實施例的方法可接續圖24的步驟后進行。如圖26所示，于形成保護層29之后，接著于畫素電極16P上形成液晶層LC。此外，提供對向基板40，并利用框膠38接合陣列基板30與對向基板40以形成本實施例的顯示面板3’。對向基板40可包括另一基板42、彩色濾光片CF、黑色矩陣BM以及共通電極44等元件，其位置與作用為該領域具通常知識者所知悉，在此不再贅述。在本實施例中，第一薄膜晶體管可作為液晶顯示面板的顯示區的開關薄膜晶體管之用，而第二薄膜晶體管則可作為液晶顯示面板的周邊電路區的驅動薄膜晶體管之用，但不以此為限。綜上所述，本發明的顯示面板及其制作方法具有下列優點。顯示面板的薄膜晶體管的源極摻雜區與漏極摻雜區、儲存電容下電極以及畫素電極可利用同一道灰階光罩加以形成。顯示面板的儲存電容的下電極與上電極分別為摻雜半導體電極與不透明電極，其分別可與薄膜晶體管的半導體層與柵極的制程整合，因此不需增加額外制程且具有較佳的電容值。顯示面板具有與薄膜晶體管的柵極共同形成的連接電極，且薄膜晶體管的漏極系經由連接電極與畫素電極電性連接，因此連接電極不需利用額外制程加以制作，且此作法可避免畫素電極于蝕刻介電層時受到損傷。再者，薄膜晶體管的源極摻雜區與漏極摻雜區系利用柵極作為遮罩進行離子注入，因此不需使用額外光罩而可以自行對準方式形成。此外，由圖案化透明導電層構成的畫素電極系于由第一圖案化不透明導電層構成的轉接電極之后形成，因此于沉積不透明導電層時不會造成圖案化透明導電層的結晶。另外，由于畫素電極與轉接電極僅有小面積的重疊，因此在高溫制程時不會產生剝離問題。以上所述僅為本發明的較佳實施例，凡依本發明申請專利范圍所做的均等變化與修飾，皆應屬本發明的涵蓋范 圍。
權利要求
1.一種制作顯示面板的方法，包括: 提供一基板，該基板具有一畫素區以及一第一薄膜晶體管區； 于該基板上形成一圖案化半導體層，該圖案化半導體層包括一第一第一半導體圖案，設置于該第一薄膜晶體管區內； 于該基板上形成一絕緣層，其中該絕緣層覆蓋該圖案化半導體層； 于該絕緣層上形成一第一圖案化導電層，該第一圖案化導電層包括一畫素電極，設置于該畫素區內； 于該絕緣層上形成一第二圖案化導電層，該第二圖案化導電層包括: 一第一柵極，設置于該第一薄膜晶體管區內，其中在一垂直投影方向上該第一柵極部分重疊該第一半導體圖案；以及 一轉接電極，設置于該畫素區內，其中一部分的該轉接電極與該畫素電極接觸并在該垂直投影方向上部分重疊該畫素電極，而另一部分的該轉接電極位于該絕緣層的表面且在該垂直投影方向上未與該畫素電極重疊； 于在該垂直投影方向上與該第一柵極未重疊的該第一半導體圖案中形成一第一摻雜區與一第二摻雜區，其中該第一摻雜區與該第二摻雜區具有一第一摻雜類型； 形成一介電層覆蓋該絕緣層、該畫素電極與該第二圖案化導電層，并于該介電層與該絕緣層中形成一第一開口暴露出該第一摻雜區以及一第二開口暴露出該第二摻雜區，以及于該介電層中形成一第三開口暴露出該轉接電極；以及 于該介電層上形成一第三圖案化導電層，該第三圖案化導電層包括: 一第一源極，填入該第一開口并與該第一摻雜區電性連接；以及一第一漏極，填入該第二開口并與該第二摻雜區電性連接以及填入該第三開口與該轉接電極電性連接。
2.根據權利要求1所述的制作顯示面板的方法，其特征在于，該圖案化半導體層包括一多晶硅半導體層、該第一圖案化導電層包括一透明導電層、該第二圖案化導電層包括一不透明導電層，且該第三圖案化導電層包括一不透明導電層。
3.根據權利要求1所述的制作顯示面板的方法，其特征在于，另包括于該介電層上形成一保護層，以覆蓋該第一源極與該第一漏極，并于該保護層與該介電層中形成一第四開口，暴露出該畫素電極。
4.根據權利要求3所述的制作顯示面板的方法，其特征在于，該基板更具有一第二薄膜晶體管區以及一儲存電容區， 該圖案化半導體層更包括: 一第二半導體圖案，設置于該基板上并位于該第二薄膜晶體管區內，其中該第二半導體圖案具有一第三摻雜區與一第四摻雜區，且該第三摻雜區與該第四摻雜區具有一不同于該第一摻雜類型的第二摻雜類型；以及 一儲存電容下電極，設置于該基板上并位于該儲存電容區內； 該第二圖案化導電層更包括: 一第二柵極，設置于該絕緣層上并位于該第二薄膜晶體管區內；以及 一儲存電容上電極，設置于該絕緣層上并位于該儲存電容區內； 該介電層與該絕緣層更具有:一第五開口，暴露出該第三摻雜區；以及 一第六開口，暴露出該第四摻雜區；以及 該第三圖案化導電層更包括: 一第二源極，位于該第二薄膜晶體管區內，該第二源極填入該第五開口并與該第三摻雜區電性連接；以及 一第二漏極，位于該第二薄膜晶體管區內，該第二漏極填入該第六開口并與該第四摻雜區電性連接。
5.根據權利要求4所述的制作顯示面板的方法，其特征在于，形成該第一圖案化導電層的步驟包括: 于該絕緣層上形成一第一導電層； 于該第一導電層上形成一圖案化光阻層，該圖案化光阻層具有: 一第一光阻層，位于該畫素區內； 一第二光阻層，位于該第一薄膜晶體管區內；以及 一第三光阻層，位于該第二薄膜晶體管區內，其中該第一光阻層的厚度大于該第二光阻層的厚度與該第三光阻層的厚度； 去除未被該第一光阻層、該第二光阻層與該第三光阻層覆蓋的該第一導電層，以于該畫素區內形成該畫素電極、于該第一薄膜晶體管區內形成一第一阻擋圖案，以及于該第二薄膜晶體管區內形成一第二阻擋圖案，其中該第一阻擋圖案于該垂直投影方向上覆蓋該第一半導體圖案，且該第二阻擋圖案于該垂直投影方向上部分覆蓋該第二半導體圖案； 于在該垂直投影方向上與該第二阻擋圖案未重疊的該第二半導體圖案中形成該第三摻雜區與該第四摻雜區，以及對該儲存電容下電極進行摻雜； 進行一灰化制程以移除該第二光阻層與該第三光阻層； 移除該第一阻擋圖案以及該第二阻擋圖案；以及 移除該第一光阻層。
6.根據權利要求3所述的制作顯示面板的方法，其特征在于，該基板更具有一第二薄膜晶體管區以及一儲存電容區， 該圖案化半導體層更包括: 一第二半導體圖案，設置于該基板上并位于該第二薄膜晶體管區內，其中該第二半導體圖案具有一第三摻雜區與一第四摻雜區，且該第三摻雜區與該第四摻雜區具有一不同于該第一摻雜類型的第二摻雜類型；以及 一儲存電容下電極，設置于該基板上并位于該儲存電容區內； 該第二圖案化導電層更包括: 一儲存電容上電極，設置于該絕緣層上并位于該儲存電容區內； 該介電層與該絕緣層更具有: 一第五開口，暴露出該第三摻雜區；以及 一第六開口，暴露出該第四摻雜區；以及 該第三圖案化導電層更包括: 一第二源極，位于該第二薄膜晶體管區內，該第二源極填入該第五開口并與該第三摻雜區電性連接；以及一第二漏極，位于該第二薄膜晶體管區內，該第二漏極填入該第六開口并與該第四摻雜區電性連接。
7.根據權利要求6所述的制作顯示面板的方法，其特征在于，形成該第一圖案化導電層的步驟包括: 于該絕緣層上形成一第一導電層； 于該第一導電層上形成一圖案化光阻層，該圖案化光阻層具有: 一第一光阻層，位于該畫素區內； 一第二光阻層，位于該第一薄膜晶體管區內；以及 一第三光阻層，位于該第二薄膜晶體管區內，其中該第二光阻層的厚度小于該第一光阻層的厚度與該第三光阻層的厚度； 去除未被該第一光阻層、該第二光阻層與該第三光阻層覆蓋的該第一導電層，以于該畫素區內形成該畫素電極、于該第一薄膜晶體管區內形成一第一阻擋圖案，以及于該第二薄膜晶體管區內形成一第二柵極，其中該第一阻擋圖案于該垂直投影方向上覆蓋該第一半導體圖案，且該第二柵極于該垂直投影方向上部分覆蓋該第二半導體圖案； 于在該垂直投影方向上與該第二柵極未重疊的該第二半導體圖案中形成該第三摻雜區與該第四摻雜區，以及對該儲存電容下電極進行摻雜； 進行一灰化制程以移除該第二光阻層； 移除該第一阻擋圖案；以及 移除該第一光阻層以及該第三光阻層。`
8.根據權利要求7所述的制作顯示面板的方法，其特征在于，該第二圖案化導電層更包括一第三柵極，設置于該第二薄膜晶體管區內，且該第三柵極形成于該第二柵極上并與該第二柵極接觸。
9.根據權利要求1所述的制作顯示面板的方法，其特征在于，另包括: 去除部分的該第一柵極以縮減該第一柵極的尺寸而進一步暴露出部分的該第一半導體圖案；以及 于在該垂直投影方向上與縮減的該第一柵極未重疊的該第一半導體圖案中形成一第一輕摻雜區與一第二輕摻雜區，其中該第一輕摻雜區與該第二輕摻雜區具有該第一摻雜類型，且該第一輕摻雜區與該第二輕摻雜區的摻雜濃度小于該第一摻雜區與該第二摻雜區的摻雜濃度。
10.根據權利要求1所述的制作顯示面板的方法，其特征在于，另包括: 于該畫素電極上形成一發光層；以及 于該發光層上形成一對向電極。
11.根據權利要求1所述的制作顯示面板的方法，其特征在于，另包括于該畫素電極上形成一液晶層。
12.—種顯不面板,包括: 一基板，該基板具有一畫素區以及一第一薄膜晶體管區； 一第一半導體圖案，設置于該基板上并位于該第一薄膜晶體管區內，其中該第一半導體圖案具有一第一摻雜區與一第二摻雜區，且該第一摻雜區與該第二摻雜區具有一第一摻雜類型；一絕緣層，位于該基板上并覆蓋該第一半導體圖案； 一畫素電極，設置于該絕緣層上并位于該畫素區內； 一第一柵極，設置于該絕緣層上并位于該第一薄膜晶體管區，其中在一垂直投影方向上該第一柵極未重疊該第一摻雜區與該第二摻雜區； 一轉接電極，設置于該畫素區內，其中一部分的該轉接電極與該畫素電極接觸并在該垂直投影方向上部分重疊該畫素電極，而另一部分的該轉接電極位于該絕緣層的表面且在該垂直投影方向上未與該畫素電極重疊； 一介電層，覆蓋該絕緣層、該畫素電極以及該第一柵極，其中該介電層與該絕緣層具有一第一開口部分暴露出該第一摻雜區以及一第二開口部分暴露出該第二摻雜區，以及該介電層具有一第三開口部分暴露出該轉接電極； 一第一源極，填入該第一開口并與該第一摻雜區電性連接；以及一第一漏極，填入該第二開口并與該第二摻雜區電性連接以及填入該第三開口與該轉接電極電性連接。
13.根據權利要求12所述的顯示面板，其特征在于，該畫素電極包括一透明電極，且該轉接電極包括一不透明電極。
14.根據權利要求12所述的顯示面板，其特征在于，另包括一保護層設置于該介電層上，并覆蓋該第一源極與該第一漏極，其中該保護層與該介電層具有一第四開口，暴露出該畫素電極。
15.根據權利要求14所述的顯示面板，其特征在于，該基板更具有一第二薄膜晶體管區以及一儲存電容區，該顯示面板更包括: 一第二半導體圖案，設置于該基板上并位于該第二薄膜晶體管區內，其中該第二半導體圖案具有一第三摻雜區與 一第四摻雜區，且該第三摻雜區與該第四摻雜區具有一不同于該第一摻雜類型的第二摻雜類型； 一儲存電容下電極，設置于該基板上并位于該儲存電容區內； 一儲存電容上電極，設置于該絕緣層上并位于該儲存電容區內； 一第二源極，設置于該介電層上并位于該第二薄膜晶體管區內，該第二源極與該第三摻雜區電性連接；以及 一第二漏極，設置于該介電層上并位于該第二薄膜晶體管區，該第二漏極與該第四摻雜區電性連接。
16.根據權利要求15所述的顯示面板，其特征在于，另包括一第二柵極，設置于該絕緣層上并位于該第二薄膜晶體管區內。
17.根據權利要求16所述的顯示面板，其特征在于，該第二柵極包括一不透明電極。
18.根據權利要求16所述的顯示面板，其特征在于，該第二柵極包括一透明電極。
19.根據權利要求15所述的顯示面板，其特征在于，另包括一第二柵極與一第三柵極，設置于該絕緣層上并位于該第二薄膜晶體管區內，其中該第二柵極包括一透明電極，該第三柵極包括一不透明電極，且該第三柵極設置于該第二柵極上并與該第二柵極接觸。
20.根據權利要求12所述的顯示面板，其特征在于，該第一半導體圖案更具有一第一輕摻雜區與一第二輕摻雜區，該第一輕摻雜區與該第二輕摻雜區在該垂直投影方向上未與該第一柵極重疊，該第一輕摻雜區與該第二輕摻雜區具有該第一摻雜類型，且該第一輕摻雜區與該第二輕摻雜區的摻雜濃度小于該第一摻雜區與該第二摻雜區的摻雜濃度。
21.根據權利要求12所述的顯示面板，其特征在于，另包括: 一發光層，設置于該畫素電極上；以及 一對向電極，設置于該發光層上。
22.根據權利要求12所述的顯示面板， 其特征在于，另包括一液晶層，設置于該畫素電極上。
全文摘要
本發明提供一種顯示面板及其制作方法。本發明的顯示面板包括連接電極。連接電極系與薄膜晶體管的柵極由同一道光罩形成，且薄膜晶體管的漏極系經由連接電極與畫素電極電性連接。因此，連接電極不需利用額外制程加以制作，且連接電極可避免畫素電極于蝕刻介電層時受到損傷。顯示面板的薄膜晶體管的源極摻雜區與漏極摻雜區、儲存電容下電極以及畫素電極可利用同一道灰階光罩加以形成。
文檔編號H01L27/12GK103227150SQ20131017865
公開日2013年7月31日 申請日期2013年5月15日 優先權日2013年3月22日
發明者周政偉, 胡晉瑋 申請人:友達光電股份有限公司