3d集成電路以及3d 圖像傳感器結構的制作方法
【專利摘要】本發明公開了一種集成電路實施例，包括支撐第一后端制程層的第一器件以及具有旋涂玻璃通孔并支撐第二后端制程層的第二器件，所述第一后端制程層包括第一對準標記，所述第二后端制程層包括第二對準標記，所述旋涂玻璃通孔允許利用紫外線使所述第二對準標記與所述第一對準標記對準。本發明還公開了3D集成電路以及3D圖像傳感器結構。
【專利說明】3D集成電路以及3D圖像傳感器結構
【技術領域】
[0001]本發明涉及半導體【技術領域】，更具體地，涉及3D集成電路以及3D圖像傳感器結構。
【背景技術】
[0002]當光投向光電二極管時，互補金屬氧化物半導體(CMOS)圖像傳感器(CIS) —般利用形成在半導體襯底的像素區陣列中的一系列光電二極管來進行感測。可形成與每個像素區中的每個光電二極管相鄰的轉移晶體管例如場效應晶體管(FET)，以在要求的時間內傳輸根據光電二極管內感測到的光所產生的信號。這使得光電二極管以及傳輸晶體管能通過在要求的時間操作傳輸晶體管來在要求的時間捕捉到圖像。
[0003]常規的CIS可以前照式(FSI)配置或背照式(BSI)配置方式形成。無論以何種配置來形成，CIS通常包括一個或多個例如由銅(Cu)來形成的硅通孔(TSV)。不幸地，這些TSV可能會產生高應力，這將對CIS中FET的性能造成不利的影響。
[0004]除以上所述之外，制造常規CIS器件的生產工藝常常包括將一個器件相對于另一個器件對準。由于硅(Si)對短波長的透明度較低，所以對準工藝典型地使用紅外線(IR)波長來實施。
【發明內容】
[0005]為了解決現有技術中所存在的問題，根據本發明的一個方面，提供了一種集成電路，包括:
[0006]支撐第一后端制程層的第一器件，所述第一后端制程層包括第一對準標記；以及
[0007]包括旋涂玻璃通孔并支撐第二后端制程層的第二器件，所述第二后端制程層包括第二對準標記，所述旋涂玻璃通孔允許利用紫外線使所述第二對準標記與所述第一對準標記對準。
[0008]在可選實施例中，所述旋涂玻璃通孔允許利用所述紫外線使所述第二對準標記與所述第一對準標記在大約0.1 μ m的范圍內對準。
[0009]在可選實施例中，所述旋涂玻璃通孔與所述第一對準標記和所述第二對準標記中的每一個都垂直對準。
[0010]在可選實施例中，所述旋涂玻璃通孔在水平方向上相對于金屬層偏移而不相對于所述第一后端制程層中的第一對準標記以及所述第二后端制程層中的第二對準標記偏移。
[0011]在可選實施例中，通過所述第二后端制程層的一部分將所述旋涂玻璃通孔和所述第二對準標記分隔開。
[0012]在可選實施例中，所述旋涂玻璃通孔在所述第二器件中產生壓縮應力。
[0013]在可選實施例中，所述第二器件包括至少一個與所述旋涂玻璃通孔水平相鄰的銅填充硅通孔(TSV)。
[0014]在可選實施例中，所述第一對準標記與所述第二對準標記接觸。[0015]在可選實施例中，所述第一后端制程層鄰接所述第二后端制程層。
[0016]在可選實施例中，所述第一器件是互補金屬氧化物半導體(CMOS)圖像傳感器(CIS)或專用集成電路(ASIC)。
[0017]在可選實施例中，所述第二器件是專用集成電路(ASIC)。
[0018]根據本發明的另一方面，還提供了一種三維集成電路，包括:
[0019]傳感器器件；
[0020]形成在所述傳感器器件上的第一后端制程層，所述第一后端制程層包括第一對準標記；
[0021]包括旋涂玻璃通孔的專用電路器件；以及
[0022]形成在所述專用電路器件上的第二后端制程層，所述第二后端制程層包括第二對準標記，所述第二對準標記被配置成在紫外線穿過所述旋涂玻璃時與所述第一對準標記對準。
[0023]在可選實施例中，所述旋涂玻璃通孔允許利用所述紫外線使所述第二對準標記與所述第一對準標記在大約0.1 μ m的范圍內對準。
[0024]在可選實施例中，旋涂玻璃通孔與所述第一對準標記以及所述第二對準標記中的每一個垂直對準。
[0025]在可選實施例中，所述旋涂玻璃通孔在所述專用電路器件中產生壓縮應力。
[0026]根據本發明的又一方面，還提供了一種形成集成電路的方法，包括:
[0027]形成第一器件；
[0028]在所述第一器件上方形成第一后端制程層，所述第一后端制程層包括第一對準標記；
[0029]形成具有旋涂玻璃通孔的第二器件；
[0030]在所述第二器件上方形成第二后端制程層，所述第二后端制程層包括第二對準標記；以及
[0031]使紫外線穿過所述旋涂玻璃通孔以將所述第一對準標記與所述第二對準標記對準。
[0032]在可選實施例中，所述方法還包括利用所述紫外線使所述第一對準標記與所述第二對準標記在0.1 μ m的范圍內對準。
[0033]在可選實施例中，所述方法還包括利用所述旋涂玻璃在所述第二器件中產生壓縮應力。
[0034]在可選實施例中，所述方法還包括形成至少一個與所述旋涂玻璃通孔水平相鄰的銅填充硅通孔(TSV)。
[0035]在可選實施例中，所述方法還包括使所述紫外線穿過安裝至所述第二器件的玻璃器件。
【專利附圖】
【附圖說明】
[0036]為更完整地理解實施例及其優點，現將結合附圖進行的以下描述作為參考，其中:
[0037]圖1示出的是使用旋涂玻璃通孔將第一對準標記及第二對準標記對準的集成電路的實施例；
[0038]圖2示出了在圖1的集成電路中的旋涂玻璃通孔所產生的壓縮應力；以及
[0039]圖3a到圖3n共同示出了制造圖1集成電路的工藝的過程截面圖。
[0040]除非另有說明，在不同的視圖中相同的數字以及符號通常表示相同的部件。各視圖用于清楚地示出各實施例的相關方面，并不必須按比例繪制。
【具體實施方式】
[0041]下面詳細討論本發明各優選實施例的制造和使用。然而，本發明提供了許多可以在各種具體環境中實現的可應用的概念。所討論的具體實施例僅僅示出了制造和使用本發明的具體方式，而不用于限制本發明的范圍。
[0042]將參考具體環境中的優選實施例來描述本發明，即三維(3D)集成電路或3D互補金屬氧化物半導體(CMOS)圖像傳感器(CIS)。然而，本發明中的概念也可適用于其它集成電路或半導體器件。
[0043]現在參考圖1，示出了集成電路10的實施例。集成電路10包括第一晶圓12、第一后端制程層(back end of line layer) 14、第二晶圓16以及第二后端制程層18。在一實施例中，第一晶圓12是包括例如多個光電二極管20的傳感器晶圓。在一實施例中，第一晶圓12是專用集成電路(ASIC)。應當理解，第一晶圓12中也可包括或包含其它元件或器件。然而，為易于示例說明，在圖中已將這些省略。
[0044]如圖1所不,第一晶圓12支撐第一后端制程層14。在一實施例中，在第一晶圓12上形成第一后端制程層14。如圖所示，第一后端制程層14包括不同的金屬層22。應當理解，第一后端制程層14也可包括接觸件、絕緣層(即，電介質)、金屬層以及接合點等等。然而，為易于示例說明，在圖中已將這些省略。
[0045]繼續參考圖1，第一后端制程層14還包括第一對準標記24。在一實施例中，用與第一后端制程層14中的金屬層22所使用的相同金屬來形成第一對準標記24。雖然在圖1中由兩個分開的金屬部分來形成第一對準標記24，但在其它實施例中也可用其它的方式來形成第一對準標記24。在一實施例中，第一對準標記24可以是在第一后端制程層14上的一個記號或結構。
[0046]如圖1所示，第二晶圓16支撐第二后端制程層18。在一實施例中，在第二晶圓16上形成第二后端制程層18。如圖所示，第二后端制程層18包括不同的金屬層22。應當理解，第二后端制程層18也可包括接觸件、絕緣層(即，電介質)、金屬層以及接合點等等。然而，為易于示例說明，在圖中已將這些省略。
[0047]繼續參考圖1，第二后端制程層18還包括第二對準標記26。在一實施例中，第二對準標記26由與第二后端制程層18中的金屬層22使用的相同金屬來形成。雖然在圖1中第二對準標記26由兩個分隔開的金屬部分來形成，但在其它實施例中第二對準標記26也可用其它的方式來形成。在一實施例中，第二對準標記26可以是在第二后端制程層18上的一個標記或結構。
[0048]在一實施例中，第二晶圓16是包括例如各種器件(例如，晶體管、電容器、電阻器等)的專用集成電路(ASIC)晶圓。應當理解，在第二晶圓16中也可包括或包含其它元件或器件。然而，為易于示例說明，在圖中已將這些省略。[0049]如圖1所示，在一實施例中，第二晶圓16包括旋涂玻璃通孔28。旋涂玻璃通孔28大體上與第一和第二對準標記24，26中的每一個垂直對準。另外，總體上，旋涂玻璃通孔在水平方向上相對于金屬層22偏移,但不會相對于第一后端制程層14中的第一對準標記24以及第二后端制程層18中的第二對準標記26偏移。通過第二后端制程層18的一部分將旋涂玻璃通孔28與第二對準標記26分隔開。
[0050]旋涂玻璃通孔28允許利用紫外線30使第二對準標記26與第一對準標記24對準。換言之，當紫外線30穿過旋涂玻璃通孔28時，第二對準標記26可與第一對準標記24對準。在一實施例中，通過利用紫外線30，旋涂玻璃通孔28可使第二對準標記26與第一對準標記在約0.1 μ m之內(誤差)對準。由于紅外線(IR)較長的波長，這樣的對準精度是使用紅外線達不到的。如圖1所示，紫外線30可由光源32提供，并可通過臨時安裝至第二晶圓16的玻璃載體晶圓34傳播。
[0051]在一實施例中，第二晶圓16包括至少一個硅通孔(TSV)36。在一實施例中，硅通孔36由銅或其它合適的導電金屬來形成。如圖1所示，銅填充硅通孔36在第二晶圓16中與旋涂玻璃通孔28在水平方向上相鄰。銅填充硅通孔36大體完全穿過第二晶圓16。如此，銅填充硅通孔36可用于電連接設置在第二晶圓16的相對側上的器件或者元件。
[0052]現參考圖2，在一實施例中，旋涂玻璃通孔28在第二晶圓16中產生壓縮應力。這與在第二晶圓16中的水平相鄰的銅填充硅通孔36產生的拉伸應力相對。因此，旋涂玻璃通孔28可減少或抵消由銅填充硅通孔36在第二晶圓16中產生的應力。這樣使得對第二晶圓16中的半導體器件例如場效應晶體管(FET s)的操作可控。
[0053]共同參考圖3a-圖3n，示出了制造圖1中所示的集成電路10的工藝的實施例。在圖3a中，對襯底38(例如硅襯底)進行蝕刻以形成第一凹槽和第二凹槽40，42。在圖3b中，在襯底38的一部分的上方以及在第二凹槽42中形成光刻膠44。之后,在圖3c中，對光刻膠44進行回蝕刻。接下來。在圖3d中，旋涂玻璃涂層46形成在襯底38的上方、第一凹槽40的內部以及填充第二凹槽的光刻膠44的剩余部分的上方。在圖3e中，對旋涂玻璃涂層46進行回蝕刻。
[0054]現在參考圖3f，圖3e中光刻膠44已去除，對保留在第一凹槽40中的旋涂玻璃涂層46實施退火工藝。接下來，在圖3g中，在保留在第一凹槽40中的旋涂玻璃涂層46的上方、襯底38的上方以及第二凹槽42中形成銅勢壘層48以及晶種層50。在圖3h中，通過電化學鍍(ECP)工藝在晶種層50的上方形成銅涂層52，并與晶種層50融合。如圖所示，銅涂層52的一部分與銅勢壘層48的一部分填充第二凹槽42。
[0055]轉到圖3i，實施化學機械拋光(CMP)工藝以將襯底38的一部分、銅勢壘層48、旋涂玻璃涂層46以及銅涂層52去除。如圖所示，工藝為第二晶圓16提供了大體上平坦的表面。接下來，在圖3j中，實施后端制程(BEOL)工藝以在第二晶圓16的上方形成第二后端制程層18。在一實施例中，采用后端制程工藝形成第二對準標記26。在其它實施例中，可在工藝的其它點和使用其它工藝來形成第二對準標記26。
[0056]現在參考圖3k，將玻璃載體晶圓54設置在第二后端制程層18的前側，并實施硅晶圓薄化工藝。如圖3k中所示，硅晶圓工藝至少部分地限定了旋涂玻璃通孔28以及銅填充硅通孔36。之后，在圖31中，從第二后端制程層18的前側去除玻璃載體晶圓54，并將玻璃載體晶圓54設置到第二晶圓16的背側。[0057]接下來，在圖3m中，翻轉器件(例如，第二晶圓16、第二后端制程層18以及玻璃載體晶圓54)使得第二對準標記26面向形成在第一晶圓12上方的第一后端制程層14上的第一對準標記24。在圖3n中，由光源32產生的紫外線30穿透玻璃載體晶圓54以及旋涂玻璃通孔28，使得可使用紫外線30將第一對準標記24與第二對準標記26恰好對準。在第一以及第二對準標記24，26對準后，實施混合接合工藝以及退火工藝以將第一以及第二后端制程層14，18接合在一起。之后，可去除玻璃載體晶圓54以及可使用集成電路10。
[0058]根據一種實施例的集成電路，該集成電路包括支撐第一后端制程層的第一器件，所述第一后端制程層包括第一對準標記，以及包括旋涂玻璃通孔并支撐第二后端制程層的第二器件，所述第二后端制程層包括第二對準標記，所述旋涂玻璃通孔允許利用紫外線使所述第二對準標記與所述第一對準標記對準。
[0059]根據一種實施例的三維集成電路，所述三維集成電路包括傳感器器件，形成在所述傳感器器件上的第一后端制程層，所述第一后端制程層包括第一對準標記，包括旋涂玻璃通孔的專用電路器件，以及形成在所述專用電路器件上的第二后端制程層，所述第二后端制程層包括第二對準標記，所述第二對準標記可配置成當紫外線通過所述旋涂玻璃時與所述第一對準標記對準。
[0060]根據一種實施例的形成集成電路的方法，包括形成第一器件，在所述第一器件上方形成第一后端制程層，所述第一后端制程層包括第一對準標記，形成具有旋涂玻璃通孔的第二器件，在所述第二器件上方形成第二后端制程層，所述第二后端制程層包括第二對準標記，以及使紫外線通過所述旋涂玻璃通孔以將所述第一對準標記與所述第二對準標記對準。
[0061]盡管本發明提供了示例性實施例，然而所述描述并不旨在以限制的方式進行解釋。對本領域技術人員而言，參考所述描述可對示例性實施例以及其它實施例作不同的改變以及組合是明顯的。因此，所附權利要求書旨在包括任何這種改變或實施例。
【權利要求】
1.一種集成電路，包括: 支撐第一后端制程層的第一器件，所述第一后端制程層包括第一對準標記；以及包括旋涂玻璃通孔并支撐第二后端制程層的第二器件，所述第二后端制程層包括第二對準標記，所述旋涂玻璃通孔允許利用紫外線使所述第二對準標記與所述第一對準標記對準。
2.根據權利要求1所述的集成電路，其中，所述旋涂玻璃通孔允許利用所述紫外線使所述第二對準標記與所述第一對準標記在大約0.1 μ m的范圍內對準。
3.根據權利要求1所述的集成電路，其中，所述旋涂玻璃通孔與所述第一對準標記和所述第二對準標記中的每一個都垂直對準。
4.根據權利要求1所述的集成電路，其中，所述旋涂玻璃通孔在水平方向上相對于金屬層偏移而不相對于所述第一后端制程層中的第一對準標記以及所述第二后端制程層中的第二對準標記偏移。
5.根據權利要求1所述的集成電路，其中，通過所述第二后端制程層的一部分將所述旋涂玻璃通孔和所述第二對準標記分隔開。
6.—種三維集成電路,包括: 傳感器器件； 形成在所述傳感器器件上的第一后端制程層，所述第一后端制程層包括第一對準標記； 包括旋涂玻璃通孔的專用電路器件；以及 形成在所述專用電路器件上的第二后端制程層，所述第二后端制程層包括第二對準標記，所述第二對準標記被配置成在紫外線穿過所述旋涂玻璃時與所述第一對準標記對準。
7.根據權利要求6所述的集成電路，其中，所述旋涂玻璃通孔允許利用所述紫外線使所述第二對準標記與所述第一對準標記在大約0.1 μ m的范圍內對準。
8.根據權利要求6所述的集成電路，旋涂玻璃通孔與所述第一對準標記以及所述第二對準標記中的每一個垂直對準。
9.一種形成集成電路的方法，包括: 形成第一器件； 在所述第一器件上方形成第一后端制程層，所述第一后端制程層包括第一對準標記； 形成具有旋涂玻璃通孔的第二器件； 在所述第二器件上方形成第二后端制程層，所述第二后端制程層包括第二對準標記；以及 使紫外線穿過所述旋涂玻璃通孔以將所述第一對準標記與所述第二對準標記對準。
10.根據權利要求9所述的方法，還包括利用所述紫外線使所述第一對準標記與所述第二對準標記在0.1 μ m的范圍內對準。
【文檔編號】H01L27/146GK103681706SQ201310161149
【公開日】2014年3月26日 申請日期:2013年5月3日 優先權日:2012年9月19日
【發明者】匡訓沖 申請人:臺灣積體電路制造股份有限公司