半導體器件和制造該半導體器件的方法
【專利摘要】本發明公開一種半導體器件以及制造該半導體器件的方法，可以防止在形成硅穿孔（TSV）時發生銅（Cu）離子遷移。該半導體器件包括：硅穿孔（TSV），其形成為穿過半導體基板；氧化物膜，其位于TSV的下部側壁上；以及第一防護膜，其形成為覆蓋TSV的上部、TSV的上部側壁和氧化物膜的上表面。
【專利說明】半導體器件和制造該半導體器件的方法
【技術領域】
[0001]本發明涉及半導體器件和制造該半導體器件的方法，更具體地涉及用于防止金屬遷移的技術，例如，當用銅(Cu)形成硅穿孔(TSV)時，防止銅離子遷移。
【背景技術】
[0002]在半導體集成電路(1C)的封裝技術中，已經快速開發出三維(3D)疊層技術以增大封裝密度并減小電子器件的尺寸，最終生產出高性能半導體器件。通過堆疊具有相同存儲容量的多個芯片來形成3D疊層封裝，該3D疊層封裝通常被稱為疊層芯片封裝。
[0003]因為疊層芯片封裝可以使封裝的生產成本降低并可以在大規模生產的基礎上生產，所以疊層芯片封裝是有利的。相反地，疊層芯片封裝的不利之處在于:由于通常使疊層芯片的數量和尺寸增加，所以用于封裝的電連接的線空間變小至尺寸不足。
[0004]也就是說，常規的疊層芯片封裝包括均被安裝在相互連接的基板上的多個芯片。這種構造允許各個芯片的焊盤經由配線與基板的導電電路圖案電連接。然而，用于配線結合的空間以及用于將基板連接至配線的電路圖案區域是必須的，這導致半導體封裝的尺寸增大。
[0005]為了解決上述問題，設計出了硅穿孔(TSV)結構來實現疊層芯片封裝。更具體地說，在晶片中的各個芯片中形成TSV之后，利用TSV豎直地實現了芯片之間的物理及電連接。
[0006]然而，如果在制造工序期間利用反復的加熱處理來使TSV露出，則TSV中包含的金屬材料(例如，Cu離子)可能受到應力作用并集中到半導體器件的有源區中。集中的金屬材料可能起到少數載流子的產生與復合中心的作用，于是出現漏電流。因此，使半導體封裝的電學特性劣化。
[0007]當形成構造成穿過半導體基板和層間絕緣層的TSV時，Cu離子可能在被吸收到單元區域的半導體基板的有源區中之前遷移穿過氧化物膜，因而導致沉積在有源區上的位線觸點中產生裂紋。
【發明內容】
[0008]本發明旨在提供一種基本解決了由于現有技術的限制和缺點而導致的一個或多個問題的半導體器件和制造該半導體器件的方法。
[0009]本發明涉及可以防止在形成硅穿孔(TSV)時發生Cu遷移的半導體器件和制造該半導體器件的方法。
[0010]根據本發明的一個方面，一種半導體器件包括:硅穿孔(TSV)，其構造成穿過半導體基板；氧化物膜，其位于所述TSV的下部側壁上；以及第一防護膜，其形成為覆蓋所述TSV的上表面、所述TSV的側壁的上部和所述氧化物膜的上表面。
[0011]根據本發明的另一個方面，一種半導體器件包括:硅穿孔(TSV)，其形成為穿過半導體基板；氧化物膜，其位于所述TSV的下部側壁上；以及第一防護膜，其形成為覆蓋所述TSV的上表面，其中，所述第一防護膜的形成在TSV的上部邊緣處的部分具有傾斜表面。
[0012]根據本發明的另一個方面，一種半導體器件包括:硅穿孔(TSV)，其構造成穿過半導體基板；氧化物膜，其位于所述TSV的下部側壁上，并設置成低于所述半導體基板的上表面；以及第一防護膜，其形成在所述TSV和所述氧化物膜上，并形成在所述TSV的側壁與所述半導體基板之間。
[0013]所述半導體器件還可以包括第二防護膜，所述第二防護膜形成在所述TSV的側壁與所述氧化物膜之間。所述第一防護膜和所述第二防護膜均包括蝕刻選擇性比所述氧化物膜的蝕刻選擇性低的材料。
[0014]所述第一防護膜和所述第二防護膜均由氮化物材料、多晶材料、以及它們的組合中的任意一者形成。所述半導體器件還可以包括金屬阻擋膜，所述金屬阻擋膜形成在所述TSV的側壁與所述第二防護膜之間以及所述TSV的上表面與所述第一防護膜之間。
[0015]所述半導體器件還可以包括金屬阻擋膜，所述金屬阻擋膜形成在所述TSV的側壁與所述氧化物膜之間以及所述TSV的上表面與所述第一防護膜之間。
[0016]所述金屬阻擋膜由鉭(Ta)膜、鈦(Ti)膜、以及它們的層合疊層中的任意一者形成。所述金屬阻擋膜形成為具有1000A個:5000A的厚度。
[0017]根據本發明的另一個方面，一種制造半導體器件的方法包括:在半導體基板中形成孔；在所述孔的內表面上形成氧化物膜和金屬阻擋膜；用導電材料填充所述孔，以形成TSV ;將所述半導體基板的背側移除預定深度，以使所述氧化物膜露出；使用所述金屬阻擋膜作為掩模來移除所述氧化物膜；以及形成第一防護膜來覆蓋所述金屬阻擋膜的上部。
[0018]形成所述TSV的步驟還包括:在所述氧化物膜與所述金屬阻擋膜之間形成第二防護膜。
[0019]移除所述半導體基板的步驟包括:蝕刻所述半導體基板，以使所述半導體基板的一部分具有從TSV的上表面向下形成的傾斜臺階。
[0020]形成所述第一防護膜的步驟包括:形成所述第一防護膜以(i)覆蓋所述TSV的上表面并(ii)覆蓋所述半導體基板的傾斜臺階部分。
[0021]移除所述半導體基板的步驟包括:在500mT至1000mT的高壓下在最高功率為1000w至1500w以及最低功率為100w至500w的情況下，使用lOOOsccm至2000sccm的HBr氣體、5sccm至lOsccm的02氣體和lOOsccm至500sccm的He氣體來蝕刻所述半導體基板。
[0022]根據本發明的另一個方面，一種制造半導體器件的方法包括:在半導體基板中形成孔；在所述孔的內表面上形成氧化物膜和金屬阻擋膜；用導電材料填充所述孔，以形成硅穿孔(TSV);使用所述氧化物膜作為掩模來移除所述半導體基板的背側，以使所述氧化物膜的上表面露出；使用所述金屬阻擋膜作為掩模來移除所述氧化物膜的露出的上表面，以使所述金屬阻擋膜的上表面露出；將所述金屬阻擋膜與所述半導體基板之間的所述氧化物膜的側壁的上部移除，以形成氧化物膜凹陷部；以及形成第一防護膜，所述第一防護膜覆蓋所述金屬阻擋膜的露出的上表面并填充所述氧化物膜凹陷部。
[0023]形成所述TSV的步驟還包括:在所述氧化物膜與所述金屬阻擋膜之間形成第二防護膜。所述第一防護膜和所述第二防護膜均由蝕刻選擇性比所述氧化物膜的蝕刻選擇性低的材料形成。
[0024]所述金屬阻擋膜由鉭(Ta)膜、鈦(Ti)膜、以及它們的疊層中的任意一者形成。所述金屬阻擋膜形成為具有1 oooA.至5000 A的厚度。
[0025]根據本發明的另一個方面，一種半導體器件包括:硅穿孔(TSV)，其穿過半導體基板；第一防護膜，其設置在所述硅穿孔(TSV)與所述半導體基板之間；以及第二防護膜，其形成在所述硅穿孔(TSV)上并在所述半導體基板上延伸；其中，所述第一防護膜和所述第二防護膜將所述硅穿孔(TSV)與所述半導體基板隔離。
[0026]所述第一防護膜和所述第二防護膜均包括反銅擴散特性比氧化物材料的反銅擴散特性更優的材料。
[0027]所述第一防護膜和所述第二防護膜均包括氮化物材料、多晶材料、以及它們的組
合中的任意一者。
[0028]第二防護膜115a具有臺階，所述臺階從所述硅穿孔(TSV)的上表面向下延伸到所述半導體基板的上表面。所述臺階是角度小于90度的傾斜臺階。
[0029]所述第一防護膜沿第一方向延伸，其中，所述第二防護膜沿與所述第一方向垂直的第二方向延伸。
[0030]所述第二防護膜包括延伸部，所述延伸部沿所述第一方向延伸并位于所述第一防護膜上方。
[0031]應該理解的是，本發明的以上概括描述和以下詳細描述都是示例性的和解釋性的，并且旨在提供權利要求書所要求保護的本發明的更詳細的解釋。
【專利附圖】
【附圖說明】
[0032]圖1是示出根據本發明的第一實施例的半導體器件的剖視圖。
[0033]圖2a至圖21是示出制造根據本發明的第一實施例的半導體器件的方法的剖視圖。
[0034]圖3是示出根據本發明的第二實施例的半導體器件的剖視圖。
[0035]圖4a至圖4e是示出制造根據本發明的第二實施例的半導體器件的方法的剖視圖。
[0036]圖5是示出根據本發明的第三實施例的半導體器件的剖視圖。
【具體實施方式】
[0037]下面參考附圖所示的實例來詳細描述本發明的實施例。在全部附圖中將盡量用相同的附圖標記表示相同或相似的部分。在本發明的以下描述中，當會使得本發明的主題不清楚時，將省略對本文所包括的現有構造或功能的詳細描述。
[0038]下面參考圖1至圖5描述根據本發明的實施例的半導體器件和制造該半導體器件的方法。
[0039]圖1是示出根據本發明的第一實施例的半導體器件的剖視圖。
[0040]參考圖1，根據本發明的第一實施例的半導體器件包括:TSV 109，其形成為穿過半導體基板101和層間絕緣膜111 ;金屬阻擋膜108，其形成為包圍TSV 109 ;防護膜107，其形成為包圍金屬阻擋膜108 ;氧化物膜105，其形成在防護膜107的側壁上；以及防護膜115a，其以預定厚度形成在半導體基板101和防護膜107上。在一個實施例中，半導體基板101的與TSV 109的上部側壁鄰接的部分形成為以預定角度傾斜，從而形成傾斜部分113。防護膜115a形成為覆蓋防護膜107的上部并位于傾斜部分113上，并且防護膜115a形成有位于TSV 109的上邊緣(B)處的傾斜臺階。結果，防護膜115a在TSV 109和半導體基板101的上部構造成形式。
[0041]如上所述，根據本發明的第一實施例，TSV 109的上部被防護膜115a覆蓋，因而即使TSV 109的上部露出，仍可以防止發生Cu遷移。另外，由于還在TSV 109的側壁上形成有防護膜107，所以可以防止通過TSV 109的側壁發生Cu遷移。
[0042]然而，如果位于TSV 109的側壁處的半導體基板101和氧化物膜105是完全豎直的并且不具有傾斜部分113，則最終的結構容易被應力破壞，并有可能在后續的沉積工序中(即，當沉積防護膜115a時)出現裂紋。因此，優選的是，半導體基板101的上邊緣和氧化物膜105的上邊緣形成為具有預定傾斜度。
[0043]另外，由于防護膜115a形成為具有位于TSV 109的上邊緣處的傾斜臺階，所以可以防止裂紋等；否則，如果防護膜115a沒有形成傾斜度，則可能產生裂紋。
[0044]圖2a至圖21是示出制造根據本發明的第一實施例的半導體器件的方法的剖視圖。下面參考圖2a至圖21描述制造根據本發明的第一實施例的半導體器件的方法。
[0045]參考圖2a，蝕刻包括晶體管(未示出)的半導體基板101和層間絕緣膜111，從而形成豎直孔103。
[0046]然后，如圖2b所示，在半導體基板101和豎直孔103的側壁和底部形成具有預定厚度的氧化物膜105。
[0047]然后，如圖2c所示，將氧化物膜105平坦化，以使半導體基板101的上表面露出，并使氧化物膜105僅保留在豎直孔103的內表面上。優選地，該平坦化步驟可以利用化學機械拋光(CMP )法來執行。
[0048]如圖2d所示，在包括氧化物膜105在內的豎直孔103的底部和側壁以及半導體基板101的上表面上沉積預定厚度的防護膜107。
[0049]如圖2e所示，將防護膜107平坦化，以使半導體基板101的上表面露出，并使防護膜107僅保留在豎直孔103的內表面上。然后，在包括防護膜107在內的豎直孔103的側壁和底部上且在半導體基板101的上部上沉積預定厚度的金屬阻擋膜108，然后將金屬阻擋膜108平坦化，以使半導體基板101露出。在一個實施例中，金屬阻擋膜108可以由單種膜形成，例如鉭(Ta)、鈦(Ti)等。在另一實施例中，金屬阻擋膜108可以使用至少兩種金屬材料堆疊成混合形式。例如，金屬阻擋膜108可以由如下結構來形成:鉭(Ta)和氮化鉭(TaN)的疊層結構4S(Ta)、鈦(Ti)和氮化鈦(TiN)的疊層結構jS(Ta)和鎢(W)的疊層結構；鉭(Ta)和氮化鎢(WN)的疊層結構；或者它們的組合。優選地，金屬阻擋膜108可以形成為具
有1000A至5000 A的厚度。
[0050]然后，在包括依次沉積的氧化物膜105、防護膜107和金屬阻擋膜108在內的豎直孔103的側壁和底部上沉積金屬晶種。用從金屬晶種生長出來的金屬膜110填充孔103的內部，這將形成TSV 109。在一個實施例中，如果金屬晶種包括銅(Cu)，則可以使用濺射法來執行金屬晶種的沉積，并可以使用電鍍法來執行金屬膜110的沉積。然后，執行金屬膜110的退火，從而改善金屬膜的特性。可以在大約100°C的溫度下執行退火工序。防護膜107可以由蝕刻選擇性比氧化物膜105的蝕刻選擇性低的材料形成。例如，防護膜107可以由氮化物膜、多晶材料等形成。[0051]然后，如圖2f所示，執行金屬膜110的平坦化，從而在半導體基板101中形成TSV109。
[0052]然后，如圖2g所示，將半導體基板101翻轉，以使半導體基板101的背面向上。優選地，層間絕緣膜111可以由氧化物材料形成。然后，TSV 109與焊盤(未示出)接觸，焊盤將與其它TSV或封裝墊相連。TSV 109可以經由金屬線(Ml、M2)而與焊盤間接地接觸。參考圖2h，蝕刻半導體基板101的背面，以使TSV 109的上部露出。在一個實施例中，可以使用與形成在半導體基板101上方的TSV 109或金屬線M2相連的載流子基板(未示出)、以及與載流子基板(未示出)相連的焊盤(未示出)來研磨半導體基板101的背面。
[0053]圖2h至圖21示出半導體基板101，半導體基板101被上下翻轉，從而半導體基板101的背面向上露出。另外，應該注意到，出于示例的目的，在圖2a至圖2g中示出了在半導體基板中形成溝槽以形成TSV的方法，并且溝槽可以以各種方法來形成以便形成TSV。
[0054]再次參考圖a，蝕刻半導體基板101的背面，以研磨半導體101的背面。這樣，蝕刻掉TSV 109上方的半導體基板101，以使氧化物膜105露出。半導體基板101具有位于TSV 109的上邊緣處的傾斜臺階。為了形成傾斜臺階，可以通過在500mT至1000mT的高壓氛圍中在最高功率為lOOOw至1500?以及最低功率為100w至500w的情況下將HBr氣體(lOOOsccm 至 2000sccm)、02 氣體(5sccm 至 lOsccm)和 He 氣體(lOOsccm 至 500sccm)混合,對半導體基板101執行傾斜蝕刻工序。
[0055]優選地，可以從TSV 109的上表面蝕刻掉10 μ m厚的半導體基板101。
[0056]另外，在將載流子基板(未示出)安裝在半導體基板101的背面上并且焊盤設置在載流子基板與半導體基板 101之間的情況下，可以使用焊盤來研磨半導體基板101的背面。在這種情況下，當研磨半導體基板的背面時，可以使用載流子基板支撐并固定半導體基板。然后，如圖2i所示，使用防護膜107和金屬阻擋膜108作為阻擋物，沿著傾斜臺階蝕刻氧化物膜105的上部和上邊緣。也就是說，使半導體基板101的背側的防護膜107 (在執行過度蝕刻(excessive etch)的情況下，還包括金屬阻擋膜108)露出，并且將氧化物膜105傾斜地蝕刻至與位于TSV 109的上部側壁處的傾斜部分113對齊。結果，半導體基板101的背側和TSV 109上方的防護膜107的背側形成&廓。在一個實施例中，可以利用干式或濕式蝕刻工序蝕刻氧化物膜105。
[0057]如果過度地執行背磨工序(參見圖2h)或蝕刻氧化物膜105的工序(參見圖2i)，則會將防護膜107的上部移除，并且可能使TSV109露出。如果TSV 109露出，則形成TSV 109的金屬材料(即，銅(Cu)微粒)可能沿著氧化物膜105擴散到半導體基板的有源區中。根據本發明的一個實施例，為了防止這種微粒從TSV 109的上表面流出并擴散到有源區中，在TSV 109的上表面上設置防護膜115a，如下文所述。
[0058]如圖2j所示，在TSV 109上形成防護膜115a，從而使TSV 109被防護膜115a和防護膜107包圍，由此使TSV 109與半導體基板101隔離。更具體地說，在半導體基板101的整個背面以及露出的防護膜107的整個表面上沉積具有預定厚度的防護膜115a。在一個實施例中，防護膜115a可以由蝕刻選擇性比氧化物膜105的蝕刻選擇性低的材料形成。例如，防護膜105a可以由氮化物膜、多晶材料等形成。
[0059]然后，在防護膜115a上沉積層間絕緣膜117，如圖2k所示。在一個實施例中，層間絕緣膜117可以包括氧化物材料。[0060]然后，如圖21所示，將層間絕緣膜117平坦化，以使防護膜115a的上部露出。在一個實施例中，該平坦化步驟可以利用CMP工序來執行。
[0061]如上所述，根據本發明的第一實施例，將氧化物膜105的上部和上邊緣移除，并用防護膜115a代替。結果，可以防止Cu遷移穿過位于TSV 109的上部和側壁處的氧化物膜。在一個實施例中，防護膜115a可以由在防止Cu擴散方面優于氧化物膜105的材料形成。例如，可以采用氮基材料作為防護膜115a。
[0062]另外，金屬阻擋膜108可以在防護膜107與TSV109之間形成為具有預定厚度，并且可以使用材料(例如，Ta、TaN、TaW等)的組合來形成，從而可以防止Cu從TSV 109的上部和側壁遷移。
[0063]圖3是示出根據本發明的第二實施例的半導體器件的剖視圖。
[0064]參考圖3，根據本發明的第二實施例的半導體器件包括:TSV 109，其形成為穿過半導體基板101和層間絕緣膜111 ;金屬阻擋膜108，其形成為包圍TSV 109 ;防護膜107，其形成為包圍金屬阻擋膜108 ;氧化物膜105，其形成在防護膜107的側壁上；以及防護膜115b，其形成在半導體基板101的整個表面和防護膜107上，具有預定厚度，并延伸到TSV
109的側壁處的氧化物膜凹陷部上。
[0065]根據第二實施例，防護膜115b形成為覆蓋防護膜107的上部以及防護膜107的側壁部分(C)的氧化膜凹陷部，從而防護膜115b形成一~μ形狀。換句話說，防護膜115b設置在TSV 109的側壁的頂部和上部上，從而防護膜115b在半導體基板101的表面上橫向延伸并且跨過TSV 109的側壁的上部延伸到半導體基板的表面下方。在一個實施例中，防護膜107和金屬阻擋膜108可以設置在TSV 109與防護膜115b之間。在下文中，將防護膜115b的這種形狀稱為“錘形形狀”。
[0066]如上所述，根據本發明的第二實施例，用防護膜115b覆蓋TSV 109的上部，并且防護膜115b通過如下方式形成:TSV 109的側壁形成在半導體基板101的暴露位置下方。結果，可以防止Cu遷移穿過TSV 109的側壁和上部。
[0067]另外，防護膜115b形成為錘形形狀以防止Cu遷移。與圖5所示的(_T~L形)防護膜的豎直構造相比，錘狀防護膜115b可以更有效地防止半導體基板101和氧化物膜105中出現裂紋。
[0068]圖4a至圖4e是示出制造根據本發明的第二實施例的半導體器件的方法的剖視圖。
[0069]本發明的第二實施例與本發明的第一實施例可以在圖2a至圖2g所示的上述制造步驟方面基本相同，但與第一實施例的不同之處至少在于蝕刻半導體基板101的背面的工序。同樣地，將省略對相同或相似步驟的詳細描述。下面參考圖4a至圖4e對本發明的第二實施例進行詳細描述。
[0070]參考圖4a，蝕刻半導體基板101，以使形成在TSV 109上的氧化物膜105以及氧化物膜105的上部側壁露出。在一個實施例中，與TSV 109垂直地對經過蝕刻的半導體基板101進行均勻蝕刻，以相對于氧化物膜105的上表面形成臺階。臺階基本上不具有傾斜度。
[0071]然后，如圖4b所示，使用防護膜107和金屬阻擋膜108作為阻擋物，對氧化物膜105的形成在TSV 109上方的部分以及氧化物膜105的上部側壁進行蝕刻。在一個實施例中，將氧化物膜105的上部側壁蝕刻得更深，以從半導體基板101的露出的上表面向下形成臺階，從而形成氧化物膜凹陷部112。這里，為了形成氧化物膜凹陷部112，可以適當地調節蝕刻條件。例如，必要時可以增加氧化物膜蝕刻時間，或者可以將蝕刻劑更換成其它蝕刻劑。
[0072]然后，如圖4c所示，在半導體基板101、防護膜107和氧化物膜凹陷部112上沉積防護膜115b。在一個實施例中，可以用蝕刻選擇性比氧化物膜105的蝕刻選擇性低的材料來沉積防護膜107或115b。例如，防護膜107或115b可以由氮化物膜或多晶材料形成。結果，防護膜115b沉積在TSV 109的上部上并填充氧化物膜凹陷部112，從而防止Cu沿著氧化物膜105遷移。
[0073]參考圖4d，在防護膜115b上沉積層間絕緣膜117。層間絕緣膜117可以包括氧化物材料。
[0074]然后，如圖4e所示，將層間絕緣膜117平坦化，以使防護膜115b的上部露出。優選地，該平坦化步驟可以利用化學機械拋光(CMP )來執行。
[0075]圖5是示出根據本發明的第三實施例的半導體器件的剖視圖。
[0076]參考圖5，根據本發明的第三實施例的半導體器件包括:TSV 109，其形成為穿過半導體基板101和層間絕緣膜111 ;金屬阻擋膜108，其形成為包圍TSV 109 ;防護膜107，其形成為包圍金屬阻擋膜108 ;氧化物膜105，其形成在防護膜107的側壁上；以及防護膜115c，其形成在半導體基板101的整個表面和防護膜107上且在氧化物膜105的上部側壁上，并具有預定厚度。
[0077]防護膜115c在TSV 109和半導體基板101上形成_T~L形狀。也就是說，根據第三實施例，防護膜115c可以設置在TSV 109的上表面和側壁的上部上，并在半導體基板101上橫向延伸。然而，與第二實施例不同的是，在第三實施例中，防護膜115c可以不延伸至半導體基板101的上表面的下方。根據第三實施例的防護膜115c可以防止Cu遷移穿過TSV109的上部和側壁。
[0078]除了形成氧化物膜凹陷部112的工序之外，圖5所示的第三實施例的半導體制造方法可以與圖4a至圖4e所示的工序基本相同。這里將省略對這種工序的詳細描述，以便于描述和更好地理解本發明。
[0079]如上文所述的本發明的第一實施例至第三實施例，在TSV 109的上部和側壁上沉積預定厚度的金屬阻擋膜108，從而可以更有效地防止發生Cu遷移。
[0080]在一個實施例中，盡管本發明的第一實施例至第三實施例示例性地公開了:組合使用形成在TSV 109上的防護膜(115a、115b、115c)以及形成在TSV 109的側壁上的防護膜107，但應該注意到，即使當形成了沉積在TSV 109上的防護膜(115a、115b、115c)但未設置側壁上的防護膜107時，或者當形成了側壁上的防護膜107而未形成沉積在TSV 109上的防護膜(115a、115b、115c)時,第一實施例至第三實施例仍然可以防止發生Cu遷移。
[0081]另外，本發明的第一實施例至第三實施例所示的金屬阻擋膜108可以由鉭(Ta)或鈦(Ti)制成的單種膜形成。金屬阻擋膜108可以使用至少兩種金屬材料堆疊成混合形式。例如，金屬阻擋膜108可以由如下疊層結構中的至少一種疊層結構形成:鉭(Ta)和氮化鉭(TaN)的疊層結構；.(Τ&)、鈦(Ti)和氮化鈦(TiN)的疊層結構jS(Ta)和鎢(W)的疊層結構；以及鉭(Ta)和氮化鎢(WN)的疊層結構。優選地，金屬阻擋膜108可以形成為具有iOOOA至5000 A的厚度。[0082]另外，根據本發明的第一實施例至第三實施例，TSV 109的側壁上的防護膜107以及形成在TSV 109的上表面上的防護膜(115a、115b、115c)均可以由蝕刻選擇性比氧化物膜105的蝕刻選擇性低的材料形成。例如，防護膜107、115a、115b或115c可以由氮化物材料或多晶材料形成。在一個實施例中，防護膜107或防護膜(115a、115b、115c)可以由能夠防止Cu遷移的同一種材料形成，也可以由不同的材料形成。
[0083]從以上描述中可以容易地看出，根據本發明的半導體器件和制造該半導體器件的方法可以防止在形成硅穿孔(TSV)時發生Cu遷移，從而防止發生位線觸點裂紋并提高了半導體器件的成品率。
[0084]本領域的技術人員將意識到，在不脫離本發明的精神和本質特征的情況下，可以以與本文所給出的具體方式不同的方式來實施本發明。因此，就所有方面而言，應該認為上述實施例是示例性的，而不是限制性的。本發明的范圍應該由權利要求書及其等同內容來確定，而不是由上述描述來確定，并且本文意圖涵蓋落入所附權利要求書的含義和等同范圍內的全部修改。另外，對本領域的技術人員而言顯而易見的是，在從屬權利要求中未彼此明確地引用的權利要求可以作為本發明的示例性實施例相組合，或者在本申請提交之后的后續修改中被包括為新的權利要求。
[0085]本發明的上述實施例是示例性的而非限制性的。各種替代及等同的方式都是可行的。本發明并不限于本文中所描述的沉積、蝕刻、拋光以及圖案化步驟的類型。本發明也不限于任何特定類型的半導體器件。舉例而言，本發明可應用于動態隨機存取存儲(DRAM)器件或非易失性存儲器件。對本
【發明內容】
所作的其它增加、刪減或修改是顯而易見的并且落入所附權利要求書的范圍內。
[0086]本申請要求2012年8月20日提交的韓國專利申請N0.10-2012-0090828的優先權，該韓國專利申請的全部內容以引用的方式并入本文。
【權利要求】
1.一種半導體器件，包括:硅穿孔，其構造成穿過半導體基板；氧化物膜，其位于所述硅穿孔的下部側壁上；以及第一防護膜，其形成為覆蓋所述硅穿孔的上表面、所述硅穿孔的側壁的上部和所述氧化物膜的上表面。
2.根據權利要求1所述的半導體器件，還包括:第二防護膜，其形成在所述硅穿孔的側壁與所述氧化物膜之間。
3.根據權利要求2所述的半導體器件，其中，所述第一防護膜和所述第二防護膜均包括蝕刻選擇性比所述氧化物膜的蝕刻選擇性低的材料。
4.根據權利要求3所述的半導體器件，其中，所述第一防護膜和所述第二防護膜均由氮化物材料、多晶材料、以及它們的組合中的任意一者形成。
5.根據權利要求2所述的半導體器件，所述半導體器件還包括:金屬阻擋膜，其形成在所述硅穿孔的側壁與所述第二防護膜之間以及所述硅穿孔的上表面與所述第一防護膜之間。
6.根據權利要求1所述的半導體器件，還包括:金屬阻擋膜，其形成在所述硅穿孔的側壁與所述氧化物膜之間以及所述硅穿孔的上表面與所述第一防護膜之間。
7.根據權利要求6所述的半導體器件，其中，所述金屬阻擋膜由鉭膜、鈦膜、以及它們的層合疊層中的任意一者形成。
8.根據權利要求6所述的半導體器件，其中，所述金屬阻擋膜形成為具有1000A至5000 A的厚度。
9.一種半導體器件，包括:硅穿孔，其構造成穿過半導體基板；氧化物膜，其位于所述硅穿孔的下部側壁上；以及第一防護膜，其形成為覆蓋所述硅穿孔的上表面，其中，所述第一防護膜的形成在所述硅穿孔的上邊緣處的部分具有傾斜表面。
10.一種半導體器件，包括:硅穿孔，其構造成穿過半導體基板；氧化物膜，其位于所述硅穿孔的下部側壁上，并設置成低于所述半導體基板的上表面；以及第一防護膜，其形成在所述硅穿孔和所述氧化物膜上，并形成在所述硅穿孔的側壁與所述半導體基板之間。
【文檔編號】H01L21/768GK103633041SQ201310150428
【公開日】2014年3月12日 申請日期:2013年4月26日 優先權日:2012年8月20日
【發明者】李東烈 申請人:愛思開海力士有限公司