淺溝槽隔離結構的形成方法
【專利摘要】本發明提出一種淺溝槽隔離結構的形成方法，形成第二淺溝槽隔離溝道后保留光阻層，借著光阻層對第一淺溝槽隔離溝道的遮擋繼續進行第一次回拉刻蝕，暴露出第二淺溝槽隔離溝道邊角的介質層，之后去除光阻層，再對半導體襯底進行第二次回拉刻蝕，暴露出第一淺溝槽隔離溝道以及第二淺溝槽隔離溝道邊角的介質層，這樣便能平衡第一淺溝槽隔離溝道以及第二淺溝槽隔離溝道的回拉刻蝕程度，使第二淺溝槽隔離溝道邊角的介質層暴露更多并且變的更加圓滑，使后續形成在邊角處的柵極氧化層可長得更厚，提高了擊穿電壓；同時保證第一淺溝槽隔離溝道的邊角暴露的不會過多，防止在后續形成隧穿氧化層的時候消耗過多邊角處的半導體襯底而降低了有效區域的面積。
【專利說明】淺溝槽隔離結構的形成方法
【技術領域】
[0001] 本發明涉及半導體制造領域，尤其涉及一種淺溝槽隔離結構的形成方法。
【背景技術】
[0002] 在當今半導體工藝技術中，淺溝槽隔離結構（STI)工藝是前道工藝中最重要和最 復雜的工藝之一，盡管此工藝已經被廣泛應用于〇. 25微米以下的半導體制造工藝技術中， 但隨著特征尺寸的不斷降低，淺溝槽隔離結構工藝也在不斷的改進和發展。對于淺溝槽隔 離結構工藝的基本要求是：當大量的晶體管器件等集成到越來越小的芯片上時，它能很好 的起到把每一個微小器件絕緣隔離開的作用，同時又不會影響這些器件的工作特性。當晶 圓上被刻出一條條淺溝槽隔離溝道的時候，周圍器件的特性對于這些淺溝槽隔離結構的形 狀非常敏感，原因是淺溝槽隔離結構的形狀同時也決定了器件有源區的形狀和大小，當這 些有源區被加上一定電壓后，在它的邊角部位就會產生很強的區域電場，從而影響和改變 相關晶體管等小器件的工作特性，這是因為淺溝槽隔離結構的邊角上的介質層較薄，很容 易被擊穿，失去絕緣隔離的作用。
[0003] 因此，現在技術中通常會采用回拉刻蝕（Pull-Back)工藝，將淺溝槽隔離溝道的邊 角更多的暴露出來，這樣有利于后續在邊角處形成淺溝槽隔離物或者內襯，從而使形成的 淺溝槽隔離結構起到良好的絕緣作用。請參考圖1，半導體襯底30上設有存儲區10和器件 區20,所述半導體襯底30表面依次形成有氧化層40和掩膜層50,所述掩膜層50覆蓋于所 述氧化層40上，所述半導體襯底30設有淺溝槽隔離溝道，所述存儲區10的淺溝槽隔離溝 道11橫截面最大寬度通常小于所述器件區20的淺溝槽隔離溝道12橫截面最大寬度，在進 行Pull-Back工藝時，利用同一濕法刻蝕工藝，使用酸液對半導體襯底30的表面進行快速 漂洗，從而刻蝕一小部分的掩膜層50,同時暴露出所述存儲區10的淺溝槽隔離溝道11邊角 處的氧化層40 (如圖中虛線圈所示)和器件區20的淺溝槽隔離溝道12邊角處的氧化層40 (如圖中實線圈所示);這樣淺溝槽隔離溝道邊角的介質層暴露，可使邊角處在后續的氧化過 程變的更圓，在后續柵極氧化層在邊角處可長得更厚，提高擊穿電壓。
[0004] 然而，由于所述存儲區10的淺溝槽隔離溝道11橫截面最大寬度小于所述器件區 20的淺溝槽隔離溝道12橫截面最大寬度，即所述器件區20的特征尺寸大于所述存儲區10 的特征尺寸，也就是形成在所述存儲區10的淺溝槽隔離溝道11之間的氧化層40以及掩膜 層50的尺寸小于形成在所述器件區20的淺溝槽隔離溝道12之間的氧化層40以及掩膜層 50的尺寸。因此，在對半導體襯底30進行Pull-Back工藝時，若所述存儲區10和所述器件 區20被回拉刻蝕掉的掩膜層50的程度一致，當回拉刻蝕程度相對于器件區20合適時，相 對于存儲區10的尺寸來說會過刻蝕；當回拉刻蝕程度相對于存儲區10合適時，相對于器件 區20則會刻蝕不足。
[0005] 因此，如何平衡存儲區10與器件區20之間的回拉刻蝕程度便成為本領域技術人 員亟待解決的問題。
【發明內容】
[0006] 本發明的目的在于提供一種淺溝槽隔離結構的形成方法，用于平衡不同區域的回 拉程度。
[0007] 為了實現上述目的，本發明提出一種淺溝槽隔離結構的形成方法，包括：
[0008] 提供半導體襯底，所述半導體包括第一區域和第二區域，在所述半導體襯底上依 次形成介質層以及掩膜層；
[0009] 刻蝕第一區域的掩膜層、介質層以及半導體襯底，形成第一淺溝槽隔離溝道；
[0010] 在所述掩膜層的表面以及所述第一淺溝槽隔離溝道內形成光阻層，所述第一淺溝 槽隔離溝道內的光阻層遮擋住所述掩膜層和介質層；
[0011] 圖形化所述第二區域的光阻層；
[0012] 以圖形化后的光阻層作為掩膜依次刻蝕第二區域的所述掩膜層、介質層以及半導 體襯底，形成第二淺溝槽隔離溝道，所述第二淺溝槽隔離溝道的最大橫截面寬度大于所述 第一淺溝槽隔離溝道的最大橫截面寬度；
[0013] 對所述第二淺溝槽隔離溝道進行第一回拉刻蝕，暴露出所述第二淺溝槽隔離溝道 邊角的介質層；
[0014] 去除所述光阻層；
[0015] 對所述半導體襯底進行第二回拉刻蝕，暴露出所述第一淺溝槽隔離溝道以及第二 淺溝槽隔離溝道邊角的介質層；
[0016] 在所述第一淺溝槽隔離溝道和第二淺溝槽隔離溝道中填充淺溝槽隔離物。
[0017] 進一步的，所述第一淺溝槽隔離溝道的最大橫截面寬度是40納米?120納米。
[0018] 進一步的，所述第二淺溝槽隔離溝道的最大橫截面寬度大于150納米。
[0019] 進一步的，所述第一淺溝槽隔離溝道內的光阻層表面與所述掩膜層表面齊平。
[0020] 進一步的，所述第一回拉刻蝕采用干法刻蝕。
[0021] 進一步的，所述第一回拉刻蝕的刻蝕氣體是CxFy，C xFy的流量范圍是lOsccm? lOOsccm，所述第一回拉刻蝕的時間范圍是5s?60s。
[0022] 進一步的，所述第二回拉刻蝕采用濕法刻蝕。
[0023] 進一步的，所述第二回拉刻蝕的刻蝕液體是磷酸，所述第二回拉刻蝕的時間范圍 是 5s ?120s。
[0024] 進一步的，在填充淺溝槽隔離物之前先在所述第一淺溝槽隔離溝道以及第二淺溝 槽隔離溝道中形成內襯。
[0025] 進一步的，所述內襯的材質為氧化硅。
[0026] 進一步的，所述介質層以及淺溝槽隔離物的材質均為氧化硅。
[0027] 進一步的，所述掩膜層的材質為氮化硅。
[0028] 與現有技術相比，本發明的有益效果主要體現在：在刻蝕形成第二淺溝槽隔離溝 道之后不立即去除光阻層，而是借著光阻層對第一淺溝槽隔離溝道的遮擋繼續進行第一次 回拉刻蝕，從而暴露出所述第二淺溝槽隔離溝道邊角的介質層，之后去除所述光阻層，再次 對半導體襯底進行第二次回拉刻蝕，暴露出所述第一淺溝槽隔離溝道以及第二淺溝槽隔離 溝道邊角的介質層，這樣便能平衡所述第一淺溝槽隔離溝道以及第二淺溝槽隔離溝道的回 拉刻蝕程度，使第二淺溝槽隔離溝道邊角的介質層暴露更多，可使邊角處在后續的氧化過 程變的更圓，使后續柵極氧化層在邊角處可長得更厚，提高擊穿電壓；同時保證第一淺溝槽 隔離溝道的邊角暴露的不會過多，防止在后續形成隧穿氧化層的時候消耗過多邊角處的半 導體襯底而降低了有效區域的面積。
【專利附圖】
【附圖說明】
[0029] 圖1為現有技術中淺溝槽隔離形成結構示意圖；
[0030] 圖2為本發明一實施例中淺溝槽隔離結構的形成方法的流程示意圖；
[0031] 圖3至圖8為本發明一實施例中淺溝槽隔離結構的形成方法過程中的器件剖面結 構示意圖。
【具體實施方式】
[0032] 以下結合附圖和具體實施例對本發明提出的淺溝槽隔離結構的形成方法作進一 步詳細說明。根據下面說明和權利要求書，本發明的優點和特征將更清楚。需說明的是，附 圖均采用非常簡化的形式且均使用非精準的比例，僅用以方便、明晰地輔助說明本發明實 施例的目的。
[0033] 情參考圖2,在本實施例中提出一種淺溝槽隔離結構的形成方法，包括：
[0034] 首先，執行步驟S100,提供半導體襯底100,所述半導體襯底100包括第一區域101 和第二區域102,本實施例中所述第一區域101為存儲區，所述第二區域102為器件區，在所 述半導體襯底1〇〇上依次形成介質層200以及掩膜層300,如圖3所示；所述介質層200 - 方面能夠提高所述掩膜層300與所述半導體襯底100之間的粘附性，另一方面能夠增加后 續形成淺溝槽隔離結構邊角的絕緣性；所述掩膜層300用于作為刻蝕的掩膜，便于后續刻 蝕形成淺溝槽隔離溝道；其中，所述介質層200為氧化硅，所述掩膜層300為氮化硅；
[0035] 接著，執行步驟S200,刻蝕第一區域101的所述掩膜層300、介質層200以及半導 體襯底100,在第一區域101中形成第一淺溝槽隔離溝道110,如圖4所示；本實施例中，在 刻蝕之前先形成一層存儲區光阻層（圖未示)，然后以所述存儲區光阻層作為掩膜依次刻蝕 所述第一區域101的掩膜層300、介質層200以及半導體襯底100,從而形成所述第一淺溝 槽隔離溝道110 ;為后續填充方便，所述第一淺溝槽隔離溝道110截面形狀優選為上寬下窄 的倒梯形，所述第一淺溝槽隔離溝道110的最大橫截面寬度范圍是40納米?120納米，例 如是80納米；然后，即可去除所述存儲區光阻層；
[0036] 接著，執行步驟S300,在所述掩膜層300的表面涂覆光阻層400,同時由于光阻層 400具有一定的流動性，所述第一淺溝槽隔離溝道110內也填滿了光阻層400并且所述光 阻層400能夠遮擋住在第一淺溝槽隔離溝道110內介質層200和掩膜層300 ;本實施例中， 所述第一淺溝槽隔離溝道110內的光阻層400的表面與掩膜層300基本齊平，如圖5所示； 在本發明其他實施例中，所述光阻層400的表面也可高于所述掩膜層300 ;優選的，所述第 一淺溝槽隔離溝道110的深度是1000埃?5000埃，例如是3000埃，介質層200的厚度是 10埃?50埃，例如是20埃，所述光阻層400的厚度至少為5000埃?8000埃，例如是7000 埃；
[0037] 接著，執行步驟S400,圖形化第二區域102的光阻層；
[0038] 接著，執行步驟S500,以所述圖形化后的光阻層400作為掩膜依次刻蝕所述掩膜 層300、介質層200以及半導體襯底100,在第二區域102中形成第二淺溝槽隔離溝道120， 如圖6所示；為后續填充方便，所述第二淺溝槽隔離溝道120截面形狀優選為上寬下窄的倒 梯形；所述第二淺溝槽隔離溝道120的最大橫截面寬度大于所述第一淺溝槽隔離溝道110 的最大橫截面寬度，所述第二淺溝槽隔離溝道120的最大橫截面寬度是大于150納米，例如 是300納米；
[0039] 接著，執行步驟S600,對所述第二淺溝槽隔離溝道120進行第一回拉刻蝕，刻蝕所 述第二區域102的掩膜層300并暴露出所述第二淺溝槽隔離溝道120邊角的介質層200 ; 由于進行第一回拉刻蝕時并沒有去除所述光阻層400,因此可以借著所述光阻層400作為 掩膜對所述第二淺溝槽隔離溝道120進行第一回拉刻蝕，由于第一區域101中有光阻層400 的保護，不會傷害到所述第一淺溝槽隔離溝道110邊角的介質層200和掩膜層300 ;本實施 例中，所述第一回拉刻蝕采用干法刻蝕，刻蝕氣體是CxFy，其中X為大于0小于5的自然數， y為大于0小于5的自然數，例如是CF4 ;刻蝕氣體是CxFy的流量范圍是lOsccm?lOOsccm， 例如是50sccm，刻蝕的時間范圍是5s?60s，例如是20s ;
[0040] 接下來，執行步驟S700,去除所述光阻層400,如圖7所示；
[0041] 接著，執行步驟S800,對所述半導體襯底100進行第二回拉刻蝕，刻蝕所述掩膜層 300并暴露出所述第一淺溝槽隔離溝道110以及第二淺溝槽隔離溝道120邊角的介質層 200,如圖8所示；所述第二回拉刻蝕采用濕法刻蝕，其是同時對所述第一淺溝槽隔離溝道 110以及第二淺溝槽隔離溝道120的邊角都進行刻蝕，由于所述第二淺溝槽隔離溝道120的 邊角的介質層共被刻蝕兩次，因此所述第二淺溝槽隔離溝道120的邊角的介質層的刻蝕程 度(如圖中實線圈所示）大于第一淺溝槽隔離溝道110的邊角的介質層的刻蝕程度(如圖中 虛線圈所示)，從而能使所述第一淺溝槽隔離溝道110的邊角被刻蝕的程度合適，也能夠使 所述第二淺溝槽隔離溝道120的邊角被刻蝕的程度合適，這樣便能夠解決現有技術中存在 無法平衡所述第一淺溝槽隔離溝道110以及所述第二淺溝槽隔離溝道120的刻蝕程度的問 題；
[0042] 最后，執行步驟S900,在所述第一淺溝槽隔離溝道110以及第二淺溝槽隔離溝道 120中填充淺溝槽隔離物（圖未示)，從而形成淺溝槽隔離結構。在本實施例中，在填充淺溝 槽隔離物之前先在所述第一淺溝槽隔離溝道110以及第二淺溝槽隔離溝道120中填充內襯 (圖未示)，所述內襯的材質例如為氧化硅，其中，所述淺溝槽隔離物的材質為氧化硅，優選 的，內襯的氧化硅的厚度較薄，用于增加介質層200在淺溝槽隔離溝道邊角的圓滑度，從而 能夠提高淺溝槽隔離結構邊角的絕緣性。
[0043] 綜上，在本發明實施例提供的淺溝槽隔離結構的形成方法中，在刻蝕形成第二淺 溝槽隔離溝道120之后不立即去除所述光阻層400,而是借著光阻層400對第一淺溝槽隔 離溝道110中的掩膜層300和介質層200的遮擋繼續進行第一次回拉刻蝕，從而暴露出所 述第二淺溝槽隔離溝道120邊角的介質層200,之后去除所述光阻層400,再次對半導體襯 底100進行第二次回拉刻蝕，暴露出所述第一淺溝槽隔離溝道110以及第二淺溝槽隔離溝 道120邊角的介質層，這樣便能平衡所述第一淺溝槽隔離溝道110以及第二淺溝槽隔離溝 道120的回拉刻蝕程度，使第二淺溝槽隔離溝道120邊角的介質層暴露更多，可使邊角處在 后續的氧化過程變的更圓，使后續柵極氧化層在邊角處可長得更厚，提高擊穿電壓；同時保 證第一淺溝槽隔離溝道110的邊角暴露的不會過多，防止在后續形成隧穿氧化層的時候消 耗過多邊角處的半導體襯底100而降低了有效區域的面積。。
[0044] 上述僅為本發明的優選實施例而已，并不對本發明起到任何限制作用。任何所屬 【技術領域】的技術人員，在不脫離本發明的技術方案的范圍內，對本發明揭露的技術方案和 技術內容做任何形式的等同替換或修改等變動，均屬未脫離本發明的技術方案的內容，仍 屬于本發明的保護范圍之內。
【權利要求】
1. 一種淺溝槽隔離結構的形成方法，包括： 提供半導體襯底，所述半導體包括第一區域和第二區域，在所述半導體襯底上依次形 成介質層以及掩膜層； 刻蝕第一區域的掩膜層、介質層以及半導體襯底，形成第一淺溝槽隔離溝道； 在所述掩膜層的表面以及所述第一淺溝槽隔離溝道內形成光阻層，所述第一淺溝槽隔 離溝道內的光阻層遮擋住所述掩膜層和介質層； 圖形化所述第二區域的光阻層； 以圖形化后的光阻層作為掩膜依次刻蝕第二區域的所述掩膜層、介質層以及半導體襯 底，形成第二淺溝槽隔離溝道，所述第二淺溝槽隔離溝道的最大橫截面寬度大于所述第一 淺溝槽隔離溝道的最大橫截面寬度； 對所述第二淺溝槽隔離溝道進行第一回拉刻蝕，暴露出所述第二淺溝槽隔離溝道邊角 的介質層； 去除所述光阻層； 對所述半導體襯底進行第二回拉刻蝕，暴露出所述第一淺溝槽隔離溝道以及第二淺溝 槽隔離溝道邊角的介質層； 在所述第一淺溝槽隔離溝道和第二淺溝槽隔離溝道中填充淺溝槽隔離物。
2. 如權利要求1所述的淺溝槽隔離結構的形成方法，其特征在于，所述第一淺溝槽隔 離溝道的最大橫截面寬度是40納米?120納米。
3. 如權利要求1所述的淺溝槽隔離結構的形成方法，其特征在于，所述第二淺溝槽隔 離溝道的最大橫截面寬度大于150納米。
4. 如權利要求1所述的淺溝槽隔離結構的形成方法，其特征在于，所述第一淺溝槽隔 離溝道內的光阻層表面與所述掩膜層表面齊平。
5. 如權利要求1所述的淺溝槽隔離結構的形成方法，其特征在于，所述第一回拉刻蝕 采用干法刻蝕。
6. 如權利要求5所述的淺溝槽隔離結構的形成方法，其特征在于，所述第一回拉刻蝕 的刻蝕氣體是CxFy，C xFy的流量范圍是lOsccm?lOOsccm，所述第一回拉刻蝕的時間范圍是 5s ?60s。
7. 如權利要求1所述的淺溝槽隔離結構的形成方法，其特征在于，所述第二回拉刻蝕 采用濕法刻蝕。
8. 如權利要求7所述的淺溝槽隔離結構的形成方法，其特征在于，所述第二回拉刻蝕 的刻蝕液體是磷酸，所述第二回拉刻蝕的時間范圍是5s?120s。
9. 如權利要求1所述的淺溝槽隔離結構的形成方法，其特征在于，在填充淺溝槽隔離 物之前先在所述第一淺溝槽隔離溝道以及第二淺溝槽隔離溝道中形成內襯。
10. 如權利要求9所述的淺溝槽隔離結構的形成方法，其特征在于，所述內襯的材質為 氧化硅。
11. 如權利要求1所述的淺溝槽隔離結構的形成方法，其特征在于，所述介質層以及淺 溝槽隔離物的材質均為氧化硅。
12. 如權利要求1所述的淺溝槽隔離結構的形成方法，其特征在于，所述掩膜層的材質 為氮化硅。
【文檔編號】H01L21/762GK104103571SQ201310129640
【公開日】2014年10月15日 申請日期:2013年4月15日 優先權日:2013年4月15日
【發明者】楊蕓 申請人:中芯國際集成電路制造(上海)有限公司