銅內連結構及其制造方法
【專利摘要】本發明公開一種銅內連結構及其制造方法，所述方法包括提供具有導電區域的基板，在基板上形成具有介層開口的絕緣層，介層開口暴露出導電區域。依序通過沉積及回流工藝，在第一絕緣層上形成銅層，且填滿介層開口。在銅層上形成掩模層以覆蓋介層開口，接著對未被掩模層覆蓋的銅層進行非等向性氧化。通過濕蝕刻工藝去除掩模層及氧化銅層，以形成位于介層開口的銅插塞及位于銅插塞上的銅接線。本發明因為通過形成銅層后所進行的回流工藝可消除對應于介層開口的銅層內所形成的孔洞，因此可增加銅內連結構的可靠度。再者，通過非電鍍工藝形成銅層，銅內連線內的雜質可以減少或消除。因此，可降低銅內連線的電阻，進而增強其電特性。
【專利說明】銅內連結構及其制造方法
【技術領域】
[0001]本發明涉及一種半導體技術，尤其涉及一種銅內連結構及其制造方法。
【背景技術】
[0002]集成電路(integrated circuit, IC)的制造中，集成電路其中的半導體裝置(例如晶體管、電阻、電容或其他公知的半導體部件)的尺寸不斷縮小，以增加裝置密度。個別半導體裝置通常由內連結構作為電性連接。
[0003]上述內連結構包括插塞及金屬層，其中鋁及鋁合金常作為金屬內連材料。然而，因為銅比慣用的鋁及鋁合金具有較低的電阻，可以減少時間常數(RC，R是集成電路的電阻，而C是集成電路的電容)的延遲及集成電路的電力損耗，因此，銅廣泛地應用于半導體裝置的內連結構。
[0004]內連結構通常通過雙鑲嵌工藝所制造。圖1A至圖1E繪示出由雙鑲嵌工藝制造銅內連結構的公知方法剖面示意圖。請參照圖1A，提供一基板100，例如一硅基板。基板100可包含導電層102，其包括金屬(例如銅)，通常用于接線連接基板內及基板上不相連的半導體裝置(未繪示)。一絕緣層104形成于基板100上，其包括內層介電層(interlayerdielectric, ILD)和 / 或金屬層間介電層(intermetal dielectric, IMD)。再者，具有開口圖案106a的第一光阻層106形成于絕緣層104上。
[0005]請參照圖1B，由第一光阻層106作為蝕刻掩模層進行非等向性蝕刻，產生穿透絕緣層104的介層開口 104a,以暴露出導電層102。去除第一光阻層106后,具有溝槽開口圖案108a的第二光阻層108形成于絕緣層104上。
[0006]請參照圖1C，由第二光阻層108作為蝕刻掩模層，同樣進行非等向性蝕刻，產生穿透絕緣層104的溝槽開口 104b，如此一來溝槽開口 104b對應于介層開口 104a上方，而形成雙鑲嵌開口。去除第二光阻層108后，在絕緣層104上及雙鑲嵌開口(即溝槽開口 104b及介層開口 104a)的內側表面順應性形成銅種子層110。
[0007]請參照圖1D，進行電鍍工藝，以在絕緣層104上形成銅層112，且填滿雙鑲嵌開口。之后，通過化學機械研磨工藝(chemical mechanical polishing, CMP),去除雙鑲嵌開口上過量的銅層112,如圖1E所示。
[0008]然而，由于當半導體裝置的尺寸縮小，內連結構的尺寸也縮小，因而增加了雙鑲嵌開口的深寬比(aspect ratio, AR)。如此一來，當進行電鍍工藝時,銅層112內可能形成一個或多個孔洞114(如圖1D及圖1E所示)。再者，因為進行電鍍工藝的緣故，銅層112內的雜質(未繪示)可能會增加，此缺點使內連結構的電阻增加而使其可靠度降低。
[0009]因此，為了減輕或排除上述的問題，有必要發展出改良的銅內連結構及其改良的制造方法。
【發明內容】
[0010]為了克服現有技術的缺陷，本發明提供一種銅內連結構的制造方法，包括提供具有導電區域的基板，在基板上形成具有介層開口的第一絕緣層，介層開口暴露出導電區域。依序通過沉積及回流工藝，在第一絕緣層上形成銅層且填滿介層開口，在銅層上形成掩模層以覆蓋介層開口，接著對未被掩模層覆蓋的銅層進行非等向性氧化。通過濕蝕刻工藝去除掩模層及氧化銅層，以形成位于介層開口內的銅插塞及位于該銅插塞上的銅接線。
[0011]本發明因為通過形成銅層后所進行的回流工藝可消除對應于介層開口的銅層內所形成的孔洞，因此可增加銅內連結構的可靠度。再者，通過非電鍍工藝形成銅層，銅內連線內的雜質可以減少或消除。因此，可降低銅內連線的電阻，進而增強其電特性。
【專利附圖】
【附圖說明】
[0012]圖1A至圖1E是繪示出由雙鑲嵌工藝制造銅內連結構的公知方法剖面示意圖。
[0013]圖2A至圖2F是繪示出根據本發明實施例的用于半導體裝置的銅內連結構制造方法剖面示意圖。
[0014]其中，附圖標記說明如下:
[0015]公知
[0016]
【權利要求】
1.一種銅內連結構的制造方法，包括: 提供具有一導電區域的一基板； 在該基板上形成具有一介層開口的一第一絕緣層，其中該介層開口暴露出該導電區域； 依序通過沉積及回流工藝在該第一絕緣層上形成一銅層且填滿該介層開口； 在該銅層上形成一掩模層，以覆蓋該介層開口 ； 對未被該掩模層覆蓋的該銅層進行非等向性氧化；以及 通過一濕蝕刻工藝去除該掩模層及該氧化銅層，以形成位于該介層開口內的一銅插塞及位于該銅插塞上的一銅接線。
2.權利要求1所述的銅內連結構的制造方法，還包括: 在該第一絕緣層及該銅接線上順應性覆蓋一第二絕緣層；以及 在該第二絕緣層上形成一第三絕緣層，以覆蓋該第一絕緣層及該銅接線。
3.權利要求2所述的銅內連結構的制造方法，其中該第一絕緣層及該第三絕緣層包括氧化硅，且該第二絕緣層包括一低介電常數的阻障層。
4.權利要求1所述的銅內連結構的制造方法，其中該導電區域包括一金屬層或一摻雜區。
5.權利要求1所述的銅內連結構的制造方法，其中該沉積工藝包括一物理性氣相沉積工藝。
6.權利要求1所述的銅內連結構的制造方法，其中該銅層通過一去耦合等離子體氧化工藝進行非等向性氧化。
7.權利要求1所述的銅內連結構的制造方法，其中該濕蝕刻工藝所使用的一蝕刻溶液包括醋酸及氫氟酸。
8.權利要求7所述的銅內連結構的制造方法，其中該蝕刻溶液，還包括硝酸。
9.一種銅內連結構，包括: 一基板，具有一導電區域； 一第一絕緣層，具有一介層開口且設置于該基板上，其中該介層開口暴露出該導電區域； 一銅接線，設置于該第一絕緣層上； 一銅插塞，從銅接線延伸入該介層開口 ；以及 一第二絕緣層，順應性覆蓋該第一絕緣層及該銅接線。
10.權利要求9所述的銅內連結構，還包括一第三絕緣層，設置于該第二絕緣層上，以覆蓋該第一絕緣層及該銅接線。
11.權利要求10所述的銅內連結構，其中該第三絕緣層，包括氧化硅。
12.權利要求9所述的銅內連結構，其中該第一絕緣層包括氧化硅。
13.權利要求9所述的銅內連結構，其中該第二絕緣層包括一低介電常數的阻障層。
14.權利要求9所述的銅內連結構，其中該導電區域包括一金屬層或一摻雜區。
【文檔編號】H01L21/768GK103515308SQ201310101937
【公開日】2014年1月15日 申請日期:2013年3月27日 優先權日:2012年6月27日
【發明者】黃琦雯, 蘇國輝 申請人:南亞科技股份有限公司