專利名稱：一種σ型硅溝槽的制造方法
技術領域：
本發明一般涉及CMOS半導體器件制造工藝，更確切的說，涉及一種Σ型硅溝槽的制造方法。
背景技術：
隨著半導體制作工藝的日益提升以及CMOS半導體器件工藝的發展，半導體器件的比例尺寸不斷縮小，為滿足器件性能提高需要引入應力硅工程。目前在PMOS上比較通用應力硅工程是SiGe工藝，SiGe工藝具有優異的射頻性能，更由于其較高的性價比，被廣泛應用于移動通信、衛星定位和RFID (Radio Frequency IDentification,無線射頻識別)等市場；SiGe工藝還可以與常規的數字模擬電路相集成，制造出功能完整的SoC(系統級芯片)芯片。目前采用SiGe材料制作射頻集成電路已成為國際上的研究熱點。隨著無線電應用越來越廣泛，使用的帶寬和頻率也越來越高，因此寬帶、超寬帶的無線電應用研究具有重要意義。SiGe工藝需要先在硅片上挖取硅溝槽，現有的溝槽一般包括有U型和Σ型。Σ型硅溝槽比U型有更高的應力效果，器件性能更為突出。現有技術中制造方法一般使用不同硅晶向刻蝕速率藥液進行刻蝕形成Σ型硅溝槽，例如采用濃度為2.38%、40度的TMAH (四甲基氫氧化銨)溶液進行刻蝕，但是溶液價格比較昂貴，制造成本較高，刻蝕速率也不太理想，同時在刻蝕過程中還容易對半導體結構其他位置造成損傷，對產品也造成了一定影響。中國專利(公開號:102683180A)公開了一種凹槽刻蝕方法以及半導體器件制造方法，其中包括:在硅片上涂覆具有具體厚度的光刻膠；形成所述光刻膠的用于刻蝕出凹槽的圖案；以及利用形成有圖案的光刻膠，執行等離子刻蝕；其中，對光刻膠的所述具體厚度以及等離子刻蝕過程中的刻蝕能量進行控制，以使等離子體消耗完所述光刻膠而刻蝕到所述光刻膠的下面的硅片。該發明的目的是為了提供一種可能夠以簡化的方法來形成上部的角輪廓形成為圓弧形狀的凹槽，在實際刻蝕過程中刻蝕速度比較緩慢，同時在刻蝕過程中也沒有相應的保護措施，容易對其他不需要刻蝕的部位造成損傷，在實際制作過程中有一定的局限性。中國專利淺溝槽形成方法(公開號:101752286A)，其中，包括:在半導體基底上形成鈍化層及圖形化的抗蝕劑層；以所述圖形化的抗蝕劑層為掩膜，采用第一刻蝕氣體去除部分厚度的所述鈍化層；以刻蝕后的所述鈍化層為硬掩膜，采用異于所述第一刻蝕氣體的第二刻蝕氣體去除剩余的所述鈍化層并刻蝕部分深度的所述半導體基底，形成所述淺溝槽。該發明在實際刻蝕速率較慢，形成溝槽時間較長，同樣不利于半導體溝槽制造工藝的發展。
發明內容
本發明根據現有技術中刻蝕形成Σ型溝槽成本較高同時刻蝕速率較慢的問題，提供了一種Σ型溝槽制造方法，通過在U型溝槽注入離子，于半導體襯底形成一 Σ型離子摻雜區，然后使用濕法刻蝕可快速去除該離子摻雜區，于半導體襯底形成所需Σ型硅溝槽，同時很好的保護了半導體襯底和多晶硅柵極。為了實現以上目的，本發明采用的技術方案為:一種Σ型硅溝槽的制造方法，應用于具有多晶硅柵極的半導體結構上，所述半導體結構包括多晶硅柵極和半導體襯底，所述多晶硅柵極部分覆蓋所述半導體襯底的上表面，且所述多晶硅柵極的表面覆蓋有一阻擋層，其中，包括以下步驟:步驟S1、部分刻蝕所述半導體襯底，于所述半導體襯底內形成U型溝槽；步驟S2、以傾斜角度進行離子注入工藝，于所述U型溝槽的底部及其側壁的半導體襯底中形成Σ型離子摻雜區；步驟S3、刻蝕所述Σ型離子摻雜區，形成Σ型溝槽。上述的一種Σ型硅溝槽的制造方法，其中，所述半導體襯底為硅基板。上述的一種Σ型硅溝槽的制造方法，其中，所述阻擋層為氮化硅層。上述的一種Σ型硅溝槽的制造方法，其中，步驟SI中采用干法刻蝕工藝形成所述U型溝槽。上述的一種Σ型硅溝槽的制造方法，其中，步驟S2中采用磷離子進行所述離子注入工藝。上述的一種Σ型硅溝槽的制造方法，其中，步驟S2中的所述傾斜角度為進行所述離子注入工藝時注入離子的方向與所述硅基板上表面的角度，且該傾斜角度為10-45度。上述的一種Σ型硅溝槽的制造方法，其中，步驟S2中所述離子注入工藝的注入離子能量為10KeV_50eV,注入離子量大于lel5atom/cm2。上述的一種Σ型硅溝槽的制造方法，其中，步驟S2中在注入所述離子過程中，將所述半導體襯底旋轉4次，所述旋轉4次的角度分別為90°、180°、270°、360°。上述的一種Σ型硅溝槽的制造方法，其中，步驟S2中半導體襯底每次旋轉間隔的時間相等。上述的一種Σ型硅溝槽的制造方法，其中，步驟S3中采用氫氟酸對所述Σ型離子摻雜區進行濕法刻蝕。由于本發明采用了以上技術方案在Σ型槽制作過程中很好的保護了多晶硅柵極，通過調整離子的注入角度可得到不同角度的Σ型溝槽，同時還可通過控制磷離子的注入量來控制Σ型槽的深度，保護了半導體襯底及多晶硅柵極，同時大幅度提高了刻蝕速度，成本也較低，設備通用，提升了生產效率。
圖1-3為本發明一種Σ型硅溝槽的制造方法的流程圖。
具體實施例方式下面結合附圖和具體實施例對本發明作進一步說明，但不作為本發明的限定。圖1-3為本發明一種Σ型硅溝槽的制造方法的流程圖，包括以下步驟:步驟S1、提供一具有多晶硅柵極的半導體結構，該半導體結構包括半導體襯底101和多晶娃柵極102,多晶娃柵極102的表面形成有一氮化娃阻擋層103,米用干法刻蝕在半導體襯底內刻蝕形成多個U型溝槽區104，U型溝槽區104位于所述多晶硅柵極102下表面的周圍。步驟S2、以10-45度的傾斜角度注入高劑量離子，在本發明的實施例中，采用高劑量的磷離子進行注入，同時注入磷離子的能量為10KeV-50KeV，注入磷離子量大于1E15原子/cm2，于U型溝槽區的下表面及側面形成Σ型離子摻雜區105，同時在離子注入過程中，需要將半導體襯底101'旋轉4次，每次旋轉的角度為90°，180° ,270° ,360°，并控制每次旋轉的間隔時間相等，以減小Σ型離子摻雜區底部與側壁的傾斜角度差。步驟S3、使用氫氟酸進行濕法刻蝕工藝去除Σ型離子摻雜區105，由于氫氟酸對經過離子注入摻雜過的硅有很快的刻蝕速率，可快速刻蝕Σ型離子摻雜區105并在硅基板內形成所需Σ型溝槽，同時氫氟酸對摻雜離子硅的高選擇比性，很好的保護了硅基板未摻雜區，該步驟完成后形成如圖3所示結構。由于在采用磷離子劑量超過lE15atom (原子)/cm2進行離子注入工藝后，繼續采用氫氟酸進行濕法刻蝕而形成溝槽時，其對離子注入區域的刻蝕速率會高于15A/min，而對未摻雜離子的硅基板的其他區域的刻蝕速率卻低于1.5A/min，即采用氫氟酸對離子注入工藝后的硅基板進行刻蝕時，該硅基板不同的區域(離子注入區域和非離子注入區域)其刻蝕速率的差別在10倍以上；所以，當在所需制造溝槽的硅基板位置處進行注入離子后可極大提升該區域的刻蝕速率，進而于硅基板內快速形成所需U型溝槽區域，同時由于氫氟酸對單晶硅的硅基板及二氧化硅的阻擋層刻蝕速率較慢，在刻蝕過程中減少了氫氟酸對硅基板及多晶硅柵極造成的損傷，保護了硅基板和多晶硅柵極。下面提供一個具體實施例來對本發明進行進一步闡述:I)提供一具有多晶硅柵極的半導體襯底，采用干法刻蝕在半導體襯底形成多個U型溝槽，U型溝槽位于多晶硅柵極下表面的兩側，同時在多晶硅柵極的表面覆蓋一氮化硅阻擋層。2)以40度的傾斜角度注入高劑量磷離子，其中，注入磷離子的能量為15KeV，注入磷離子量為2E15原子/cm2，并在離子注入過程中，將硅片旋轉4次，每次旋轉的角度分別為90° ,180° ,270° ,360°，并保證每次旋轉的間隔時間相等，在半導體襯底內U型溝槽的下方形成了一底面與側壁角度為40度，厚度為319A的Σ型離子摻雜層。3)使用氫氟酸進行濕法刻蝕，在半導體襯底內U型溝槽的下方刻蝕掉315A厚度的離子摻雜層，從而實現了制造Σ型溝槽，實現了制造Σ型溝槽的技術要求。綜上所述，本發明一種Σ型硅溝槽的制造方法在Σ型槽制作過程中很好的保護了多晶硅柵極，通過調整離子的注入角度可得到不同角度的Σ型溝槽，同時還可通過控制磷離子的注入量來控制Σ型槽的深度，同時大幅度提高了刻蝕速度，成本也較低，設備通用，提升了生產效率。以上所述僅為本發明較佳的實施例，并非因此限制本發明的實施方式及保護范圍，對于本領域技術人員而言，應當能夠意識到凡運用本發明說明書及圖示內容所作出的等同替換和顯而易見的變化所得到的方案，均應當包含在本發明的保護范圍內。
權利要求
1.一種Σ型硅溝槽的制造方法，應用于具有多晶硅柵極的半導體結構上，所述半導體結構包括多晶硅柵極和半導體襯底，所述多晶硅柵極部分覆蓋所述半導體襯底的上表面，且所述多晶硅柵極的表面覆蓋有一阻擋層，其特征在于，包括以下步驟: 步驟S1、部分刻蝕所述半導體襯底，于所述半導體襯底內形成U型溝槽； 步驟S2、以傾斜角度進行離子注入工藝，于所述U型溝槽的底部及其側壁的半導體襯底中形成Σ型離子摻雜區； 步驟S3、刻蝕所述Σ型離子摻雜區，形成Σ型溝槽。
2.根據權利要求1所述的一種Σ型硅溝槽的制造方法，其特征在于，所述半導體襯底為娃基板。
3.根據權利要求1所述的一種Σ型硅溝槽的制造方法，其特征在于，所述阻擋層為氮化娃層。
4.根據權利要求1所述的一種Σ型硅溝槽的制造方法，其特征在于，步驟SI中采用干法刻蝕工藝形成所述U型溝槽。
5.根據權利要求1所述的一種Σ型硅溝槽的制造方法，其特征在于，步驟S2中采用磷離子進行所述離子注入工藝。
6.根據權利要求1所述的一種Σ型硅溝槽的制造方法，其特征在于，步驟S2中的所述傾斜角度為進行所述離子注入工藝時注入離子的方向與所述硅基板上表面的角度，且該傾斜角度為10-45度。
7.根據權利要求1所述的一種Σ型硅溝槽的制造方法，其特征在于，步驟S2中所述離子注入工藝的注入離子能量為10KeV_50KeV,注入離子量大于lE15atom/cm2。
8.根據權利要求1所述的一種Σ型硅溝槽的制造方法，其特征在于，步驟S2中在注入所述離子過程中，將所述半導體襯底旋轉4次，其中，所述旋轉4次的角度分別為90°，180° ,270° ,360° 。
9.根據權利要求8所述的一種Σ型硅溝槽的制造方法，其特征在于，步驟S2中半導體襯底每次旋轉間隔的時間相等。
10.根據權利要求1所述的一種Σ型硅溝槽的制造方法，其特征在于，步驟S3中采用氫氟酸對所述Σ型離子摻雜區進行濕法刻蝕。
全文摘要
本發明涉及CMOS半導體器件制造工藝，更確切的說，涉及一種Σ型硅溝槽的制造方法，包括以下步驟步驟S1、于所述半導體襯底內刻蝕形成多個U型溝槽，所述U型溝槽位于所述多晶硅柵極下表面的周圍；步驟S2、以傾斜角度注入高劑量磷離子，于所述U型溝槽的下表面及側面形成Σ型離子摻雜區；步驟S3、使用氫氟酸刻蝕去除所述Σ型離子摻雜區，于所述半導體襯底內形成Σ型溝槽。本發明通過在硅區內注入高劑量離子，然后利用氫氟酸對摻雜磷離子的硅區進行高選擇比刻蝕，提高了刻蝕速率，很好的保護了半導體襯底，同時生產成本也較低。
文檔編號H01L21/266GK103151257SQ20131008211
公開日2013年6月12日 申請日期2013年3月14日 優先權日2013年3月14日
發明者景旭斌 申請人:上海華力微電子有限公司