降低柵區域的表層氧化對襯底消耗的方法
【專利摘要】本發明提供一種降低柵區域的表層氧化對襯底消耗的方法，至少包括以下步驟：提供一半導體襯底，在所述半導體襯底上形成柵區域；進行氮離子注入，在柵區域兩側的半導體襯底上部形成注氮層；采用氧化工藝，在柵區域及其兩側的襯底上形成氧化層。本發明通過在氧化工藝之前，在柵區域兩側的半導體襯底上注氮以形成注氮層，使柵極區域兩側的半導體襯底表面形成的氧化層厚度大大變薄，從而降低了襯底的消耗量，使得在去除氧化層后，襯底下凹程度大大降低，提高了器件性能。
【專利說明】降低柵區域的表層氧化對襯底消耗的方法
【技術領域】
[0001]本發明屬于半導體制造領域，涉及一種襯底的處理方法，特別是涉及一種降低柵區域的表層氧化對襯底消耗的方法。
【背景技術】
[0002]金屬氧化物器件(MOS)器件結構包括有源區、源極、漏極和柵極，其中，有源區位于半導體襯底中，柵極位于有源區上方，柵極兩側的有源區分別進行離子注入后形成源極和漏極，柵極下方具有導電溝道，柵極和導電溝道之間有柵氧化層。根據離子注入的不同類型，MOS器件又分為PMOS器件和NMOS器件。在MOS器件的制造過程中，最先在半導體襯底上生長柵氧化層和柵極，再生長MOS器件的其它結構。
[0003]在互補金屬氧化物器件(CMOS)的制造工藝中，柵極的制造工藝舉足輕重，其代表整個半導體制造工藝的工藝水準，這是由于柵極的線寬、電阻率等參數直接影響形成的互補金屬氧化物器件的響應速率、功耗等參數，因此必須嚴格控制柵極的輪廓和尺寸。
[0004]目前，互補金屬氧化物器件的柵極通常由多晶硅制成，一般采用干法刻蝕工藝來刻蝕所述多晶硅。通常包括如下步驟:在半導體襯底上形成柵氧化層，然后在柵氧化層上沉積多晶硅層，再刻蝕多晶硅層和柵氧化層，形成柵區域。但是在多晶硅刻蝕后，會在多晶硅表面形成損傷。為了修復干法刻蝕形成的損傷，通常還需要將多晶硅表面及其兩邊的襯底表面進行氧化，形成氧化層，所述氧化層還可充當后續隔離層的緩沖層。所述氧化層在后續一系列工序后將被去除。
[0005]在上述形成氧化層的過程中，會消耗一部分襯底。以硅襯底為例，硅的消耗量與形成的二氧化硅氧化層的厚度比為0.44:1,即形成I個厚度的氧化層會消耗掉0.44個厚度的襯底，這將會導致在后續去掉氧化層之后，柵極兩側的襯底下凹，影響半導體器件的性能。
【發明內容】
[0006]鑒于以上所述現有技術的缺點，本發明的目的在于提供一種降低柵區域的表層氧化對襯底消耗的方法，用于解決現有技術中去掉柵區域及其兩側的襯底上的氧化層之后，柵極兩側的襯底下凹，影響半導體器件的性能的問題。
[0007]為實現上述目的及其他相關目的，本發明提供一種降低柵區域的表層氧化對襯底消耗的方法，該方法至少包括以下步驟:
[0008]I)提供一半導體襯底，在所述半導體襯底上形成柵區域；
[0009]2)進行氮離子注入，在柵區域兩側的半導體襯底上部形成注氮層；
[0010]3)采用氧化工藝，在步驟2)獲得的結構上形成氧化層。
[0011]可選地，于所述步驟2)之前還包括在所述柵區域上表面形成硬掩膜的步驟。
[0012]可選地，于所述步驟3)之前還包括一熱處理的步驟。
[0013]可選地，所述熱處理的溫度范圍是50(Tl000 °C，熱處理時間為廣30 s,熱處理氣氛為惰性氣體。
[0014]可選地，所述半導體襯底的材料為Si ;所述柵區域的材料包括多晶硅。
[0015]可選地，于所述步驟3)中，在柵區域兩側的半導體襯底表面形成的氧化層厚度范圍是10~100埃。
[0016]可選地，所述注氮層的厚度范圍是100-500埃。
[0017]可選地,所述氮離子注入的劑量范圍是1E13~1E15 atom/cm2,能量范圍是0.5~10KeV。
[0018]可選地，于所述步驟3)中，所述氧化工藝的溫度范圍是50(T1000 °C，氧化時間為1~30 S。
[0019]可選地，在氧化過程中通入氧氣，氧氣的流量范圍是I sccnTlO Slm0
[0020]如上所述，本發明的降低柵區域的表層氧化對襯底消耗的方法，具有以下有益效果:通過在氧化工藝之前，在柵區域兩側的半導體襯底上注氮以形成注氮層，使柵極區域兩側的半導體襯底表面形成的氧化層厚度大大變薄，從而降低了襯底的消耗量，在去除氧化層后襯底下凹程度大大降低，提高了器件性能。
【專利附圖】
【附圖說明】
[0021]圖1顯示為本發明的降低柵區域的表層氧化對襯底消耗的方法中在半導體襯底上形成柵氧化層和多晶硅層的示意圖。
[0022]圖2顯示為本發明的降低柵區域的表層氧化對襯底消耗的方法中進行刻蝕形成柵區域的示意圖。
[0023]圖3顯示為本發明的降低柵區域的表層氧化對襯底消耗的方法中進行注氮以在柵區域兩側的半導體襯底上部形成注氮層的示意圖。
[0024]圖4顯示為本發明的降低柵區域的表層氧化對襯底消耗的方法中采用氧化工藝在柵區域及其兩側的半導體襯底表面形成氧化層的示意圖。
[0025]圖5顯示為在圖2所示結構的柵區域及其兩側的半導體襯底表面形成氧化層的示意圖。
[0026]圖6顯示為圖4中虛線方框所示區域的放大圖。
[0027]圖7顯示為圖5中虛線方框所示區域的放大圖。
[0028]元件標號說明
[0029]I半導體襯底
[0030]2柵氧化層
[0031]3柵極材料層
[0032]4柵區域
[0033]5注氮層
[0034]6氧化層
[0035]Cl1注氮后襯底消耗厚度
[0036]d2未注氮時襯底消耗厚度
【具體實施方式】
[0037]以下通過特定的具體實例說明本發明的實施方式，本領域技術人員可由本說明書所揭露的內容輕易地了解本發明的其他優點與功效。本發明還可以通過另外不同的【具體實施方式】加以實施或應用，本說明書中的各項細節也可以基于不同觀點與應用，在沒有背離本發明的精神下進行各種修飾或改變。
[0038]請參閱圖1至圖7。需要說明的是，本實施例中所提供的圖示僅以示意方式說明本發明的基本構想，遂圖式中僅顯示與本發明中有關的組件而非按照實際實施時的組件數目、形狀及尺寸繪制，其實際實施時各組件的型態、數量及比例可為一種隨意的改變，且其組件布局型態也可能更為復雜。
[0039]本發明提供一種降低柵區域的表層氧化對襯底消耗的方法，包括以下步驟:
[0040]步驟1)，請參閱圖1及圖2，首先請參閱圖1，如圖所示，首先提供一半導體襯底1，本實施例中，所述半導體襯底I的材料為Si，然后在所述半導體襯底I上依次形成柵氧化層2和柵極材料層3。
[0041]具體的，可采用熱氧化工藝將所述半導體襯底I表面氧化，形成所述柵氧化層2。所述柵極材料層3的材料可包括多晶硅。再請參閱圖2，如圖所示，進行刻蝕，在所述半導體襯底I上形成柵區域4。
[0042]具體的，可采用干法刻蝕形成所述柵區域4，所述柵區域4為島狀，包括下部的柵氧化層和上部的柵極。根據器件的類型，柵極可采用P型或N型摻雜。
[0043]步驟2)，請參閱圖3，如圖所示，進行氮離子注入，在所述柵區域4兩側的半導體襯底上部形成注氮層5。
[0044]具體的，所述氮離子注入的劑量范圍是1E13~1E15 atom/cm2，能量范圍是0.5^10KeV0可采取不同的角度注入氮離子，本實施例中，氮離子注入角度范圍優選為(TlO度(相對于垂直襯底方向)。根據不同的注入角度，所述柵區域的頂部和側面也會有氮離子注入。
[0045]具體的，所述柵區域兩側的半導體襯底上部的注氮層5的厚度范圍是100-500埃，若所述半導體襯底的材料為Si，則注氮層5的材料可以是氮化硅。所述注氮層5在氧氣氣氛下的氧化速率遠低于硅或者多晶硅的氧化速率。本實施例中，柵極表面也有氮離子注入，其氧化速率同樣會大幅降低。若氮離子注入方向與柵區域上表面垂直，則柵區域只有上表面有氮離子注入而側面沒有氮離子注入，在后續的氧化過程中，側面的氧化程度會大于上表面的氧化程度。
[0046]在另一實施例中，在氮離子注入前可在柵區域4上表面形成硬掩膜，所述硬掩膜的材料可以是氮化硅，也可以為其它材料，其作用在于阻擋氮離子注入柵極。
[0047]步驟3)，請參閱圖4，如圖所示，采用氧化工藝，在所述柵區域4及其兩側的半導體襯底I的表面形成氧化層6。形成氧化層的目的一方面是為了修復刻蝕對柵區域表面形成的損傷，另一方面是作為后續隔離層的緩沖層。但在氧化柵區域表面時不可避免會將其兩側的半導體襯底也部分氧化，而對于柵區域兩側的半導體襯底上的氧化層，其厚度越薄越好，這樣對器件的影響也就越小。
[0048]具體的，可采用快速熱處理工藝(RTP)或在加熱容器中形成所述氧化層。氧化溫度范圍是50(Ti00(rc，氧化時間為廣30 S。在氧化過程中通入氧氣，氧氣的流量范圍是Isccm~10 slm0
[0049]由于所述注氮層5在氧氣氣氛下的氧化速率遠低于硅或者多晶硅的氧化速率，其表面形成的氧化層厚度很薄，為10-100埃，即在柵區域兩側的半導體襯底表面形成的氧化層厚度范圍是?0-ιοο埃。
[0050]此處需要指出的是，柵區域4表面的氧化層厚度范圍亦可為10-100埃，柵區域表面氧化層的主要作用是為了修復刻蝕對柵區域表面造成的損傷，但所述柵區域4表面的氧化層厚度對器件的影響不如其兩側的襯底上的氧化層厚度對器件的影響大，兩側的襯底上氧化層厚度越大，消耗的襯底就越多，去除氧化層后襯底下凹的程度就越厲害，因此本發明中，對柵區域兩側的襯底上的氧化層厚度的控制才最關鍵，越薄越好。
[0051]請參閱圖5，如圖所示，顯示為在圖2所示結構(即沒有經過注氮步驟)的柵區域及其兩側的半導體襯底表面形成氧化層的示意圖，可見，其柵區域兩側的半導體襯底表面的氧化層厚度要比所述注氮層5上部的氧化層厚度厚得多。而氧化層的厚度與消耗的襯底厚度的比例一定，即氧化層越薄，消耗的襯底越少。以Si襯底為例，硅的消耗量與形成的二氧化硅氧化層的厚度比為0.44:1，若形成的氧化層厚度為10-100埃，則消耗的襯底厚度為
4.4^44埃，在后續工藝中去掉氧化層后，襯底下凹的程度非常小。
[0052]請參閱圖6和圖7，其中，圖6顯示為圖4中虛線方框所示區域的放大圖，圖7顯示為圖5中虛線方框所示區域的放大圖。圖6中，Cl1為注氮后襯底消耗厚度，圖7中，d2為未注氮時襯底消耗厚度，可見注氮后襯底消耗厚度遠小于未注氮時襯底消耗厚度，在后續工藝中去除氧化層后，襯底的下凹程度也會大大降低。
[0053]在另一實施例中，在注氮之后、形成氧化層之前還包括一熱處理的步驟，其作用是修復由于離子注入對硅襯底造成的損傷，所述熱處理的溫度范圍是50(T1000 °C，熱處理時間為f 30 S，熱處理氣氛為惰性氣體,如氮氣或氬氣。
[0054]綜上所述，本發明的降低柵區域的表層氧化對襯底消耗的方法通過在氧化工藝之前，在柵區域兩側的半導體襯底上注氮以形成注氮層，使柵極區域兩側的半導體襯底表面形成的氧化層厚度大大變薄，從而降低了襯底的消耗量，在后續工藝中去除氧化層后，襯底下凹程度大大降低，提高了器件性能。所以，本發明有效克服了現有技術中的種種缺點而具高度產業利用價值。
[0055]上述實施例僅例示性說明本發明的原理及其功效，而非用于限制本發明。任何熟悉此技術的人士皆可在不違背本發明的精神及范疇下，對上述實施例進行修飾或改變。因此，舉凡所屬【技術領域】中具有通常知識者在未脫離本發明所揭示的精神與技術思想下所完成的一切等效修飾或改變，仍應由本發明的權利要求所涵蓋。
【權利要求】
1.一種降低柵區域的表層氧化對襯底消耗的方法，其特征在于，該方法至少包括以下步驟: 1)提供一半導體襯底，在所述半導體襯底上形成柵區域； 2)進行氮離子注入，在柵區域兩側的半導體襯底上部形成注氮層； 3)采用氧化工藝，在步驟2)獲得的結構上形成氧化層。
2.根據權利要求1所述的降低柵區域的表層氧化對襯底消耗的方法，其特征在于:于所述步驟2)之前還包括在所述柵區域上表面形成硬掩膜的步驟。
3.根據權利要求1所述的降低柵區域的表層氧化對襯底消耗的方法，其特征在于:于所述步驟3)之前還包括一熱處理的步驟。
4.根據權利要求3所述的降低柵區域的表層氧化對襯底消耗的方法，其特征在于:所述熱處理的溫度范圍是50(T1000 °C，熱處理時間為廣30 S，熱處理氣氛為惰性氣體。
5.根據權利要求1所述的降低柵區域的表層氧化對襯底消耗的方法，其特征在于:所述半導體襯底的材料為Si ;所述柵區域的材料包括多晶硅。
6.根據權利要求1所述的降低柵區域的表層氧化對襯底消耗的方法，其特征在于:于所述步驟3)中，在柵區域兩側的半導體襯底表面形成的氧化層厚度范圍是10-100埃。
7.根據權利要求 1所述的降低柵區域的表層氧化對襯底消耗的方法，其特征在于:所述注氮層的厚度范圍是100-500埃。
8.根據權利要求1所述的降低柵區域的表層氧化對襯底消耗的方法，其特征在于:所述氮離子注入的劑量范圍是1Ε13~1Ε15 atom/cm2，能量范圍是0.5~10 KeV0
9.根據權利要求1所述的降低柵區域的表層氧化對襯底消耗的方法，其特征在于:于所述步驟3)中，所述氧化工藝的溫度范圍是50(T1000 °C，氧化時間為廣30 S。
10.根據權利要求9所述的降低柵區域的表層氧化對襯底消耗的方法，其特征在于:在氧化過程中通入氧氣，氧氣的流量范圍是I SccnTlO slm。
【文檔編號】H01L21/336GK104051264SQ201310077005
【公開日】2014年9月17日 申請日期:2013年3月11日 優先權日:2013年3月11日
【發明者】陳勇 申請人:中芯國際集成電路制造(上海)有限公司