半導體器件的制作方法

半導體器件的制作方法
【專利摘要】本發明提供了一種半導體器件，包括：第一半導體區，具有第一導電類型；第二半導體區，具有第二導電類型，并且形成在第一半導體區的一個表面上；第三半導體區，具有第一導電類型，并且形成在第二半導體區的一個表面上；柵極電極，形成在穿過第二半導體區和第三半導體區以到達第一半導體區的內部的溝槽中；以及空穴注入單元，形成在柵極電極和第一半導體區之間。
【專利說明】半導體器件
[0001]相關申請的交叉引用
[0002]本申請要求于2012年10月29日向韓國知識產權局提交的韓國專利申請N0.10-2012-0120725的優先權，將其公開文本通過引證結合于此。
【技術領域】
[0003]本發明涉及一種半導體器件。
【背景技術】
[0004]近來，已要求減少由功率轉換器消耗的功率。因此，已積極進行對用于降低在功率轉換器中起重要作用的功率半導體器件的功耗的技術的研究。
[0005]具體地，已積極進行對功率半導體器件中的絕緣柵雙極晶體管(IGBT)的研究。IGBT可以通過電導調制效應減小接通電壓并且增加電流密度。
[0006]在電流密度增加的情況下，飽和電壓(VM,sat)可減小。此外，在電流密度增加的情況下，在相同的電流速率下，芯片尺寸可顯著減小，從而可降低芯片制造成本。
[0007]IGBT可包括平面型IGBT、溝槽型IGBT等。平面型IGBT具有柵極電極形成在晶片表面上的結構。溝槽型IGBT具有氧化膜被置于在豎直方向上形成在晶片表面下方的溝槽中并且柵極電極被埋在其中的結構。
[0008]由于溝槽型IGBT具有形成在溝槽的兩個內壁中的通道，因此其具有比平面型IGBT的通道密度高的通道密度。因此，溝槽型IGBT可增加導電調制效應。
[0009]因此，已積極進行對IGBT (特別是溝槽型IGBT)的研究。
[0010]然而，在普通IGBT的情況下，應該接通IGBT下方的p-η結。也就是，僅在向IGBT施加具有閾值或更大的電壓的情況下，IGBT可工作。因此，在具有等于閾值或更小的電壓的電壓區內，IGBT不能使用。
[0011]相關技術文獻
[0012](專利文獻I)日本專利特開N0.JP2001-313393。

【發明內容】

[0013]本發明的一個方面提供了一種絕緣柵雙極晶體管(IGBT)，其能夠不受閾值限制的情況下工作。
[0014]本發明的另一方面提供了一種半導體器件，其具有改進的電流密度。
[0015]根據本發明的一個方面，提供了一種半導體器件，包括:第一半導體區，具有第一導電類型；第二半導體區，具有第二導電類型，并且形成在第一半導體區的一個表面上；第三半導體區，具有第一導電類型，并且形成在第二半導體區的一個表面上；柵極電極，形成在穿過第二半導體區和第三半導體區以到達第一半導體區的內部的溝槽中；以及空穴注入單元，形成在柵極電極和第一半導體區之間。
[0016]空穴注入單元可允許，當施加柵電壓時將空穴注入到第一半導體區中。[0017]空穴注入單元可與第一半導體區形成異質結。
[0018]半導體器件可還包括形成在柵極電極和第一半導體區至第三半導體區之間的絕緣層。
[0019]第一半導體區可包括具有比第一半導體區的雜質濃度高的雜質濃度的第一導電類型緩沖層。
[0020]第一半導體區可包括具有接觸第二半導體區的上表面并且具有比于第一半導體區的雜質濃度高的雜質濃度的第一導電類型本體層。
[0021]第一導電類型可以是η-型，并且第二導電類型可以是P-型。
[0022]半導體器件可還包括:層間絕緣膜，形成在溝槽之上；以及發射極電極(emitterelectrode),形成在層間絕緣膜上。
[0023]發射極電極可導電地接觸第三半導體區和第二半導體區。
[0024]半導體器件可還包括形成在第一半導體區的另一表面上的集電極電極(collector electrode)。
[0025]根據本發明的另一方面，提供了一種半導體器件，包括:第一半導體區，具有第一導電類型；第二半導體區，具有第二導電類型，并且形成在第一半導體區的一個表面上；第三半導體區，具有第一導電類型，并且形成在第二半導體區的一個表面上，柵極電極，形成在穿過第二半導體區和第三半導體區以到達第一半導體區的內部的溝槽中；以及空穴注入單元，設置在柵極電極下方，并且與第一半導體區形成異質結。
[0026]空穴注入單元可形成在柵極電極和第一半導體區之間。
[0027]空穴注入單元可允許，當施加柵電壓時，將空穴注入到第一半導體區中。
[0028]根據本發明的另一方面，提供了一種半導體器件，包括:第一半導體區，具有第一導電類型；第二半導體區，具有第二導電類型，并且形成在第一半導體區的一個表面上；第三半導體區，具有第一導電類型，并且形成在第二半導體區的一個表面上；柵極電極，形成在穿過第二半導體區和第三半導體區以到達第一半導體區的內部的溝槽中；以及空穴注入單元，設置在柵極電極，并且允許將空穴注入到第一半導體區中。
【專利附圖】

【附圖說明】
[0029]從以下結合附圖的詳細說明，將更清楚地理解本發明的以上以及其他方面、特征以及其他優點，其中:
[0030]圖1是溝槽型絕緣柵雙極晶體管(IGBT)的橫截面圖；
[0031]圖2是示意性地示出了根據本發明的一個實施例的溝槽型IGBT的橫截面圖；
[0032]圖3是示出了根據本發明的該實施例的空穴注入單元和第一半導體區之間的結合面(junction surface)上的帶隙的視圖；
[0033]圖4是示出了根據本發明的該實施例的IGBT中的集電極-發射極電壓(Vra)和集電極電流(Ic)之間關系的視圖；
[0034]圖5是示意性地示出了根據本發明的另一實施例的IGBT的橫截面圖；以及
[0035]圖6是示意性地示出了根據本發明的另一實施例的IGBT的橫截面圖。
【具體實施方式】[0036]在下文中，將參照附圖詳細說明本發明的實施例。然而，本發明可以多種不同的形式體現，并且不應被解釋為限于本文中闡述的實施例。相反地，提供這些實施例，使得該公開將是透徹且完整的，并且將向本領域技術人員充分地傳達本發明的范圍。在附圖中，為了清楚起見，可放大元件的形狀和尺寸，并且通篇將使用相同的參考表號指代相同或相似的元件。
[0037]可通過功率金屬氧化物半導體場效應晶體管(MOSFET )、絕緣柵雙極晶體管(IGBT)、多種類型的閘流晶體管中的任一者實現功率切換。將基于IGBT描述本文中公開的大部分新技術。然而，本文中公開的本發明的不同實施例不限于IGBT，也可應用至不同類型的功率切換技術，包括功率MOSFET以及除二極管之外的不同類型的閘流晶體管。此外，在本發明的不同實施例中，描述了 IGBT包括特定的P-型區和η-型區。然而，如本文中所公開的，本發明的實施例可同樣地應用于包括具有相反導電類型的不同區的器件。
[0038]此外，如本文中所使用的，可將術語η-型和P-型限定為第一導電類型或第二導電類型。同時，第一導電類型和第二導電類型可表示不同的導電類型。
[0039]此外，一般來說，“ + ”指的是高濃度摻雜狀態，并且指的是低濃度摻雜狀態。
[0040]圖1是溝槽型IGBT的橫截面圖。
[0041]如圖1中所示，普通溝槽型IGBT100可包括:ρ_型半導體區10 ;η_型半導體區22，形成在P-型半導體區10的一個表面上；η-型半導體區24、形成在η型半導體區22的一個表面上并且以低濃度摻雜；ρ-型半導體區30，形成在η-型半導體區24的一個表面上并且以低濃度摻雜型半導體區40，形成在P-型半導體區30的一個表面上上并且以高濃度摻雜。
[0042]此外，溝槽型IGBT100可包括存在于溝槽中的柵極電極60，該溝槽形成為在深度方向上穿過P-型半導體區30和以高濃度摻雜的η-型半導體區40，以到達以低濃度摻雜的η-型半導體區24。
[0043]此外，溝槽型IGBT100可包括形成在柵極電極60和溝槽的內側表面之間的絕緣層62。
[0044]也就是，溝槽型IGBT100可包括形成在柵極電極60和以高濃度摻雜的η_型半導體區40、柵極電極60和P-型半導體區30、以及柵極電極60和以低濃度摻雜的η-型半導體區24之間的絕緣層62。
[0045]覆蓋在溝槽之上的層間絕緣膜70可使發射極電極90和柵極電極60彼此絕緣。
[0046]形成在層間絕緣膜70上的發射極電極90可形成為，通過利用安裝在層間絕緣膜70中的敞開窗口，通常導電地接觸以高濃度摻雜的η-型半導體區40和P-型半導體區30。
[0047]此外，在P-型半導體區10的另一表面上可形成集電極電極80。
[0048]為了接通圖1中的溝槽型IGBT，需要在這樣的狀態中對柵極電極60施加具有預定值或更高的電壓:在該狀態中，施加至集電極電極80的電壓大于施加至發射極電極90的電壓。
[0049]通過上述電壓，使電荷積聚在柵極電極60中，并且同時，作為柵極氧化膜的絕緣層62被置于柵極電極60和P-型半導體區30之間，從而在P-型半導體區30的面向柵極電極60的表面上形成η-型反型溝槽(inversionchannel)(未示出)。
[0050]通過η-型反型溝槽，將電子從以高濃度摻雜的η-型半導體區40注入到以低濃度摻雜的η-型半導體區24中。通過注入的電子正向偏壓集電極結(η-型半導體區22和P-型半導體區10之間的結)，并且在向上方向上從P-型半導體區10引入空穴，從而接通溝槽型IGBT。
[0051]同時，當正向偏壓集電極結時，由于ρ-η結，出現壓降。
[0052]這種接通狀態中的集電極電極和發射極電極之間的壓降值與接通電壓對應。
[0053]如果將IGBT從接通狀態轉換成斷開狀態，施加至柵極電極60的電壓需要達到預定值或更小。
[0054]通過上面提到的過程，積聚在柵極電極60中的電荷通過柵極電阻排放至柵極驅動電路。在此，由于η-型反型溝槽被轉換成P-型反型溝槽，所以不存在電子通過的路徑。因此，電子未供應至以低濃度摻雜的η-型半導體區24。因此，由于未從P-型半導體區10引入空穴，積聚在以低濃度摻雜的η-型半導體區24中的電子和空穴被排放至集電極電極80和發射極電極90，或者彼此再結合。因此，電流消失，并且IGBT斷開。
[0055]圖2是示意性地示出了根據本發明的一個實施例的溝槽型IGBT的橫截面圖。
[0056]參照圖2，溝槽型IGBT1000可包括:以低濃度摻雜的η_型半導體區200 ；ρ-型半導體區300，形成在以低濃度摻雜的η-型半導體區200的一個表面上；以及η-型半導體區400，形成在P-型半導體區300的一個表面上并且以高濃度摻雜。
[0057]同時，為了便于解釋，可將以低濃度摻雜的η-型半導體區200限定為第一半導體區。此外，可將P-型半導體區300限定為第二半導體區。此外，可將η-型半導體區400限定為第三半導體區。
[0058]此外，溝槽型IGBT1000可包括存在于溝槽中的柵極電極600，該溝槽形成為在深度方向上穿過P-型半導體區300和以高濃度摻雜的η-型半導體區400，以到達以低濃度摻雜的η-半導體區200。
[0059]此外，溝槽型IGBT1000可包括形成在柵極電極600和溝槽的內側表面之間的絕緣層 620。
[0060]也就是，溝槽型IGBT1000可包括形成在柵極電極600和以高濃度摻雜的η_型半導體區400、柵極電極600和P-型半導體區300、以及柵極電極600和以低濃度摻雜的η-型半導體區200之間的絕緣層620。
[0061]覆蓋在溝槽之上的層間絕緣膜700可使發射極電極900和柵極電極600彼此絕緣。
[0062]形成在層間絕緣膜700上的發射極電極900可形成為，利用待安裝在層間絕緣膜700中的敞開窗口，通常導電地接觸以高濃度摻雜的η-型半導體區400和P-型半導體區300。
[0063]此外，在以低濃度摻雜的η-型半導體區200的另一表面上可形成集電極電極800。
[0064]根據本發明的該實施例，在柵極電極600和限定為第一半導體區的η-型半導體區200 (在下文中，稱為第一半導體區200)之間可形成空穴注入單元500。
[0065]空穴注入單元500可具有柵極電極600與之接觸的表面。此外，空穴注入單元500可具有第一半導體區200與之接觸的表面。此外，空穴注入單元500可具有絕緣層620與之接觸的表面。
[0066]空穴注入單元500可與第一半導體區200形成異質結。[0067]可在第一半導體區200的帶隙區中形成空穴注入單元500的帶隙區。
[0068]例如，空穴注入單元500的導帶的最低能級可低于形成第一半導體區200的材料的導帶的最低能級。此外，空穴注入單元500的價帶的最高能級高于形成第一半導體區200的材料的價帶的最高能級。
[0069]根據本發明的該實施例，當向集電極電極800和發射極電極900之間的間隔施加預定電壓時，向柵極電極600施加預定電壓，空穴注入單元500可將空穴注入到第一半導體區200中。
[0070]圖3是示出了根據本發明的該實施例的空穴注入單元500和第一半導體區200之間的結合面上的帶隙的視圖。
[0071]圖3A示出了當沒有施加電壓時，空穴注入單元500和第一半導體區200之間的結表面上的帶隙。
[0072]參照圖3A，空穴注入單元500的導帶的最低能級I低于形成第一半導體區200材料的導帶的最低能級II。在此，將兩個能級(I和II)之間的差值限定為Ec。
[0073]此外，空穴注入單元500的價帶的最高能級III高于形成第一半導體區200材料的價帶的最高能級IV。在此，將兩個能級(III和IV)之間的差值限定為Εν。
[0074]圖3Β示出了當施加電壓時，空穴注入單元500和第一半導體區200之間的結合面上的帶隙。
[0075]如圖3Β所示，由于施加電壓，空穴注入單元500的帶隙可總體減小。例如，空穴注入單元500的導帶的最低能級I和價帶的最高能級III可分別降低預定量值Vg。
[0076]參照圖3B，與施加電壓之前的情況相比，空穴注入單元500的導帶的最低能級I和形成第一半導體區材料200的材料的導帶的最低能級II之間的差值增大。也就是，將兩個能級(I和II)之間的差值限定為Ec和Vg的和，也就是，Ec+Vg。
[0077]此外，與施加電壓之前的情況相比，空穴注入單元500的價帶的最高能級III和形成第一半導體區200的材料的價帶的最高能級IV之間的差值減小。也就是，將兩個能級(III和IV)之間的差值限定為Ev-Vg。
[0078]參照圖3B中示出的帶隙，可以理解的是，當施加電壓時，進一步抑制從空穴注入單元500至第一半導體區200的空穴的注入。
[0079]此外，參照圖3B中示出的帶隙，可以理解的是，當施加電壓時，進一步激活從空穴注入單元500至第一半導體區200的空穴的注入。
[0080]圖4是示出了根據本發明的該實施例的IGBT中的集電極-發射極電壓(Vra)和集電極電流(Ic)之間關系的視圖。
[0081]在根據現有技術的IGBT中，將電子從η+型發射極區注入到η-型漂移層中。此夕卜，由于需要注入的電子正向偏壓集電極結，因此在向IGBT施加具有閾值或更大的電壓的情況下，集電極電流Ic可流動。
[0082]根據本發明的該實施例，即使不施加具有閾值或更大的電壓，空穴注入單元500可通過空穴注入單元500與第一半導體區200之間的異質結將空穴注入到第一半導體區200 中。
[0083]因此，如圖4中所示，集電極電流Ic可從集電極-發射極電壓VCE為O或更大的位置開始增加。也就是，根據本發明，電壓在根據現有技術的IGBT的ρ-η結處不會下降。[0084]同時，根據本發明的該實施例，由于直接從空穴注入單元500提供空穴，因此與處于低電壓區中的MOSFET的情況相比，可利用更高的電流驅動IGBT。
[0085]此外，由于直接從空穴注入單元500供應空穴，因此可改進IGBT的工作電壓范圍。
[0086]圖5是示意性地示出了根據本發明的另一實施例的IGBT的橫截面圖。
[0087]參照圖5，第一半導體區200包括以低濃度摻雜的η-型半導體區240、以及具有比該η-型半導體區的雜質濃度相對高的雜質濃度的η-型緩沖層220。
[0088]緩沖層220可形成在η-型半導體區240下方。
[0089]緩沖層220可提供視場光闌(field stop)作用。因此，在根據本發明的該實施例的IGBT中，可在與沒有緩沖層的情況相比相同的內部壓力條件下，薄地形成以低濃度摻雜的η-型半導體區240。
[0090]此外，在根據該實施例的IGBT中，可進一步減小接通電壓。
[0091]圖6是示意性地示出了根據本發明的另一實施例的IGBT的橫截面圖。
[0092]參照圖6，第一半導體區200包括以低摻雜濃度的η-型半導體區240、以及具有比該η-型半導體區的雜質濃度相對高的雜質濃度的η-型本體層260。
[0093]本體層260可形成在η-型半導體區240上。
[0094]在這種情況下，由于η-型本體層260的施主離子所產生的排斥，因此可限制對發射極電極的空穴的泄漏，將空穴從以低濃度摻雜的η-型半導體區240引入至P-型半導體區 300。
[0095]因此，由于上述結構，環繞發射極的溝槽下方的載流子濃度可增加，并且進一步減小接通電壓。
[0096]如上所述，根據本發明的該實施例，可提供能夠不受閾值限制而工作的IGBT。
[0097]此外，根據本發明的該實施例，可提供具有改進的電流密度的半導體器件。
[0098]雖然已經結合實施例示出并說明了本發明，但對于本領域普通技術人員顯而易見的是，在不背離由所附權利要求限定的本發明的精神和范圍的前提下，可以做出修改和變型。
【權利要求】
1.一種半導體器件，所述半導體器件包括: 第一半導體區，所述第一半導體區具有第一導電類型； 第二半導體區，所述第二半導體區具有第二導電類型并且形成在所述第一半導體區的一個表面上； 第三半導體區，所述第三半導體區具有第一導電類型并且形成在所述第二半導體區的一個表面上； 柵極電極，所述柵極電極形成在穿過所述第二半導體區和所述第三半導體區以到達所述第一半導體區的內部的溝槽中；以及 空穴注入單元，所述空穴注入單元形成在所述柵極電極與所述第一半導體區之間。
2.根據權利要求1所述的半導體器件，其中，所述空穴注入單元允許當施加柵極電壓時將空穴注入到所述第一半導體區中。
3.根據權利要求1所述的半導體器件，其中，所述空穴注入單元與所述第一半導體區形成異質結。
4.根據權利要求1所述的半導體器件，還包括形成在所述柵極電極與所述第一半導體區至所述第三半導體區之間的絕緣層。
5.根據權利要求1所述的半導體器件，其中，所述第一半導體區包括具有比所述第一半導體區的雜質濃度高的雜質濃度的第一導電類型緩沖層。
6.根據權利要求1所述的半導體器件，其中，所述第一半導體區包括具有接觸所述第二半導體區的上表面并且具有比所述第一半導體區的雜質濃度高的雜質濃度的第一導電類型本體層。`
7.根據權利要求1所述的半導體器件，其中，所述第一導電類型為η-型，并且所述第二導電類型為P-型。
8.根據權利要求1所述的半導體器件，還包括: 層間絕緣膜，所述層間絕緣膜形成在所述溝槽之上；以及 發射極電極，所述發射極電極形成在所述層間絕緣膜上。
9.根據權利要求8所述的半導體器件，其中，所述發射極電極導電地接觸所述第三半導體區和所述第二半導體區。
10.根據權利要求1所述的半導體器件，還包括形成在所述第一半導體區的另一表面上的集電極電極。
11.一種半導體器件，所述半導體器件包括: 第一半導體區，所述第一半導體區具有第一導電類型； 第二半導體區，所述第二半導體區具有第二導電類型，并且形成在所述第一半導體區的一個表面上； 第三半導體區，所述第三半導體區具有第一導電類型，并且形成在所述第二半導體區的一個表面上； 柵極電極，所述柵極電極形成在穿過所述第二半導體區和所述第三半導體區以到達所述第一半導體區的內部的溝槽中；以及 空穴注入單元，所述空穴注入單元設置在所述柵極電極下方，并且與所述第一半導體區形成異質結。
12.根據權利要求11所述的半導體器件，其中，所述空穴注入單元形成在所述柵極電極與所述第一半導體區之間。
13.根據權利要求11所述的半導體器件，其中，所述空穴注入單元允許當施加柵極電壓時將空穴注入到所述第一半導體區中。
14.一種半導體器件，所述半導體器件包括: 第一半導體區，所述第一半導體區具有第一導電類型； 第二半導體區，所述第二半導體區具有第二導電類型，并且形成在所述第一半導體區的一個表面上； 第三半導體區，所述第三半導體區具有第一導電類型，并且形成在所述第二半導體區的一個表面上； 柵極電極，所述柵極電極形成在穿過所述第二半導體區和所述第三半導體區以到達所述第一半導體區的內部的溝槽中；以及 空穴注入單元，所述空穴注入單元設置在所述柵極電極，并且允許將空穴注入到所述第一半導體區中。
【文檔編號】H01L29/10GK103794646SQ201310024226
【公開日】2014年5月14日 申請日期:2013年1月22日 優先權日:2012年10月29日
【發明者】樸在勛, 張昌洙, 宋寅赫, 嚴基宙, 徐東秀 申請人:三星電機株式會社