封裝方法和封裝器件的制作方法

封裝方法和封裝器件的制作方法
【專利摘要】本發明公開了封裝方法和封裝器件。在一個實施例中，封裝半導體器件的方法包括在載體上方形成第一再分布層(RDL)并且在第一RDL上方形成多個裝配通孔(TAV)。集成電路管芯連接在第一RDL上方，并且在第一RDL、TAV和集成電路管芯上方形成模塑料。在模塑料、TAV和集成電路管芯上方形成第二RDL。
【專利說明】封裝方法和封裝器件
【技術領域】
[0001]本發明總的來說涉及半導體領域，更具體地，涉及封裝方法和封裝器件。
【背景技術】
[0002]半導體器件被用于各種電子應用，諸如個人計算機、移動電話、數碼相機和其它電子設備。通常通過在半導體襯底上方順序地沉積絕緣層或介電層、導電層和半導體材料層，然后使用光刻圖案化各個材料層以在其上形成電路部件和元件來制造半導體器件。
[0003]半導體工業通過持續減小最小部件尺寸來不斷提高各種電子部件(例如，晶體管、二極管、電阻器、電容器等)的集成密度，這允許將更多的部件集成到給定面積中。在一些應用中，這些更小的電子部件還需要更小的封裝件，其使用比過去的封裝件更小的面積。
[0004]疊層封裝(PoP)技術因為其允許將集成電路密集地集成到較小整體封裝件中的能力而越來越受歡迎。PoP技術應用于許多先進的手持設備，諸如智能電話和平板電腦。

【發明內容】

[0005]根據本發明的一個方面，提供了一種封裝半導體器件的方法，包括:在載體上方形成第一再分布層(RDL);在第一 RDL上方形成多個裝配通孔(TAV);將集成電路管芯連接在第一 RDL上方；在第一 RDL、TAV和集成電路管芯上方形成模塑料；以及在模塑料、TAV和集成電路管芯上方形成第二 RDL。
[0006]優選地,該方法進一步包括去除載體。
[0007]優選地，將集成電路管芯連接在第一RDL上方包括:使用管芯粘附膜(DAF)或粘合劑將集成電路管芯附接至第一 RDL。
[0008]優選地，該方法進一步包括將多個導電凸塊連接至第二 RDL。
[0009]優選地，將集成電路管芯連接在第一 RDL上方包括:連接包括設置在集成電路管芯表面上的絕緣材料內的多個接觸件的集成電路管芯，并且形成第二 RDL包括:將第二 RDL的部分連接至集成電路管芯的表面上的多個接觸件。
[0010]優選地，形成多個TAV包括在部分第一 RDL上方鍍多個TAV。
[0011]優選地，形成多個TAV包括在第一 RDL的邊界區域中形成多個TAV。
[0012]優選地，將集成電路管芯連接在第一 RDL上方包括將集成電路管芯連接至第一RDL的中心區域。
[0013]根據本發明的另一方面，提供了一種封裝半導體器件的方法，包括:在載體上方形成第一絕緣材料；圖案化第一絕緣材料；在圖案化的第一絕緣材料上方形成第一導電材料；圖案化第一導電材料；在圖案化的第一導電材料和圖案化的第一絕緣材料上方形成第二絕緣材料；圖案化第二絕緣材料以露出位于第二絕緣材料的邊界區域中的部分第一導電材料；在第二絕緣材料的邊界區域中，在第一導電材料的露出部分上方形成多個裝配通孔(TAV);將集成電路管芯連接在第二絕緣材料的中心區域中的第二絕緣材料上方；在多個TAV和集成電路管芯之間的第二絕緣材料上方形成模塑料；在多個TAV、集成電路管芯和第二絕緣材料上方形成第三絕緣材料；圖案化第三絕緣材料；在圖案化的第三絕緣材料上方形成第二導電材料；圖案化第二導電材料；在圖案化的第二導電材料和圖案化的第三絕緣材料上方形成第四絕緣材料；圖案化第四絕緣材料以露出部分第二導電材料；在第二導電材料的露出部分上方形成多個導電凸塊；以及去除載體。
[0014]優選地，在多個TAV和集成電路管芯之間的第二絕緣材料上方形成模塑料包括:在多個TAV的頂面上方和集成電路管芯的頂面上方形成模塑料，并且該方法進一步包括:從多個TAV的頂面上方和集成電路管芯的頂面上方去除模塑料。
[0015]優選地，從多個TAV的頂面上方和集成電路管芯的頂面上方去除模塑料包括化學機械拋光(CMP)工藝、蝕刻工藝或它們的組合。
[0016]優選地，形成第一絕緣材料、形成第二絕緣材料、形成第三絕緣材料或形成第四絕緣材料包括形成選自基本由聚酰亞胺、聚合物、聚苯并惡唑(PBO)和它們的組合所組成的組中的材料。
[0017]優選地，將集成電路管芯連接在第二絕緣材料上方包括連接包括位于集成電路管芯表面上的多個接觸件的集成電路管芯。
[0018]優選地，圖案化第三絕緣材料包括露出位于集成電路管芯的表面上的多個接觸件，并且在圖案化的第三絕緣材料上方形成第二導電材料包括將部分第二導電材料連接至位于集成電路管芯的表面上的多個接觸件。
[0019]根據本發明的又一方面，提供了 一種封裝半導體器件，包括:第一再分布層(RDL);集成電路管芯，設置在第一 RDL的中心區域上方；管芯粘附膜(DAF)或粘合劑，設置在第一 RDL和集成電路管芯之間；第二 RDL，設置在集成電路管芯上方并與集成電路管芯電連接；模塑料，設置在第一 RDL和第二 RDL之間；以及多個裝配通孔(TAV)，設置在第一 RDL的邊界區域中的模塑料中。
[0020]優選地，模塑料設置在集成電路管芯周圍。
[0021]優選地，該封裝半導體器件進一步包括連接至第二 RDL的多個導電凸塊。
[0022]優選地，多個導電凸塊包括焊料凸塊或可控坍塌芯片連接(C4)凸塊。
[0023]根據本發明的再一方面，提供了一種疊層封裝(PoP)器件，其包括根據上述封裝半導體器件。
[0024]優選地，封裝半導體器件包括第一封裝半導體器件，并且集成電路管芯包括第一集成電路管芯，該PoP器件進一步包括具有連接至多個導電凸塊的第二集成電路管芯的第二封裝半導體器件。
【專利附圖】

【附圖說明】
[0025]為了更完整地理解本發明及其優點，現在結合附圖作為參考進行以下描述，其中:
[0026]圖1至圖18是示出根據本發明實施例的封裝集成電路管芯的方法的截面圖；
[0027]圖19是根據實施例的PoP器件的截面圖；以及
[0028]圖20是示出根據實施例的封裝集成電路管芯的方法的流程圖。
[0029]除非另有指明，否則不同圖中對應的數字和符號通常代表對應的部件。繪制附圖是為了清楚地說明各個實施例的相關內容并且無需按比例繪制。【具體實施方式】
[0030]以下詳細討論本發明的實施例的制造和使用。然而，應該理解，本發明提供了許多可在各種具體環境中具體化的可應用發明概念。所討論的具體實施例僅是本發明的制造和使用的具體方式的說明，但不限制本發明的范圍。
[0031]本發明的實施例涉及用于封裝半導體器件的方法和結構。本文將描述新的PoP器件、封裝的半導體器件和封裝方法，其中，首先在載體上方形成第一再分布層(RDL)，集成電路管芯被附接至第一 RDL，然后在集成電路管芯上方形成第二 RDL。
[0032]圖1至圖18是示出根據本發明實施例的封裝集成電路管芯114(參見圖9)的方法的截面圖。首先參照圖1，提供載體100。在一些實施例中，載體100包括晶圓。作為實例，載體100可包括半導體材料或玻璃。可選地，載體100可包括其它材料。
[0033]如圖2所示，在載體100上方形成第一絕緣材料103。第一絕緣材料103包括設置在載體100上方的第一層102和設置在第一層102上方的第二層104。例如，第一絕緣材料103的第一層102包括諸如具有約I μ m厚度的光熱轉換(LTHC)膜的感光材料，雖然可選地，第一層102還可以包括其它材料和尺寸。作為實例，第一絕緣材料103的第二層104包括諸如聚酰亞胺、聚合物、聚苯并惡唑(PBO)或者它們的多層或組合的絕緣材料。例如，第二層104的厚度為約5μηι至ΙΟμπι。可選地,第一絕緣材料103的第二層104可包括其它材料和尺寸。在一些實施例中，第一絕緣材料103不包括第一層102。
[0034]如圖3所示，使用光刻來圖案化第一絕緣材料103。如果第一絕緣材料103包括第一層102，則在一些實施例中不對第一層102進行圖案化。圖案化的第一絕緣材料103形成用于封裝件的第一再分布層(RDL)的一部分(在圖3至圖17中沒有標出，參見圖18所示的第一 RDL132)，這將在本文進行進一步的描述。第一絕緣材料103中的圖案包括位于第一絕緣材料103中，至少在第二層104中的開口。在一些實施例中，還對第一層102進行圖案化(未示出)。第一絕緣材料103中的圖案形成在第一絕緣材料103的中心區域。在一些實施例中，第一絕緣材料103中的圖案還形成在第一絕緣材料103的邊界區域，將在文中進行進一步的描述。
[0035]在一些實施例中，通過在第一絕緣材料103上方沉積光刻膠層(未不出)，并且將光刻膠層暴露給從其上形成有期望圖案的光刻掩模反射的或通過其上具有期望圖案的光刻掩模的光或能量，利用光刻來圖案化第一絕緣材料103。光刻膠層被顯影，并且灰化或蝕刻掉部分光刻膠層，在第一絕緣材料103的頂部上留下圖案化的光刻膠層。然后，將光刻膠層用作蝕刻掩模同時蝕刻掉第一絕緣材料103的露出部分。然后，去除光刻膠層。
[0036]如圖4所示，第一導電材料106形成在圖案化的第一絕緣材料103上方。例如，第一導電材料106包括Cu、Al、其它金屬或者它們的多層或組合。例如,第一導電材料106具有約4 μ m至7 μ m的厚度。可選地,第一導電材料106可包括其它材料和尺寸。第一導電材料106對第一絕緣材料103中的圖案加襯。例如，在一些實施例中，第一導電材料106基本共形并均勻地對第一絕緣材料103的第二層104的頂面、第一絕緣材料103的第一層102的頂面的露出部分和第一絕緣材料103的第二層104中的圖案的側壁加襯。在其他實施例中，第一導電材料106可以是非共形的。
[0037]如圖5所示，使用光刻來圖案化第一導電材料106 (例如，如第一絕緣材料103所描述的，通過在第一導電材料106上方形成光刻膠，圖案化光刻膠，并將光刻膠用作蝕刻掩模)。第一導電材料106包括封裝件的第一 RDL132的一部分。在第一絕緣材料103的中心區域中，第一導電材料106對第一絕緣材料103中的圖案加襯。第一導電材料106包括位于第一絕緣材料103的邊界區域上方的平臺(landing)區域或接觸焊盤。例如，在一些實施例中，第一導電材料106可包括將中心區域中的圖案和邊界區域中的平臺區域或接觸焊盤連接在一起的導線的扇出區域。
[0038]在圖1至圖18所示的實施例中，如圖3所示，僅在中心區域中圖案化第一絕緣材料103的第二層104。可選地，如圖19所示，還可以在邊界區域中圖案化第一絕緣材料103的第二層104以形成位于封裝器件的邊界區域的第一 RDL132中的外部連接件。
[0039]然后，參照圖6，在圖案化第一導電材料106之后，第二絕緣材料108形成在圖案化的第一導電材料106和圖案化的第一絕緣材料103上方。第二絕緣材料108包括第一RDL132的一部分。例如，第二絕緣材料108包括與本文描述的第一絕緣材料103的第二層104的材料和厚度相似的材料和厚度。可選地，第二絕緣材料108可包括其它材料和厚度。
[0040]如圖7所示，使用光刻來圖案化第二絕緣材料108。圖案化第二絕緣材料108以在第二絕緣材料108的邊界區域中露出部分第一導電材料106。在一些實施例中，第一導電材料106的露出部分包括平臺區域或接觸焊盤。
[0041]如圖8所示，多個裝配通孔(TAV)IlO形成在位于第二絕緣材料108的邊界區域中的第一導電材料106的露出部分上方。在一些實施例中，TAVl 10包括Cu或Cu合金。例如，TAVllO具有約60μπι至90μπι的寬度和約100 μ m至120 μ m的高度或厚度。可選地，TAVllO可包括其它材料和尺寸。在一些實施例中，在俯視圖中，TAVllO具有圓形、橢圓形、正方形或矩形的形狀。可選地，TAVllO可具有其它形狀。在一些實施例中，使用噴鍍工藝形成TAV110。可選地，例如，在其他實施例中，可在第二絕緣材料108上方沉積并圖案化導電材料以形成TAVl 10。
[0042]如圖9所示，提供集成電路管芯114并將其連接至第一 RDL。集成電路管芯114包括可形成在包括硅或其它半導體材料的半導體襯底上方的半導體電路。集成電路管芯114可包括有源器件或電路(未示出)，它們可包括晶體管、二極管、電容器、電感器。作為實例，集成電路管芯114可包括存儲器件、邏輯器件或其他類型的電路。
[0043]集成電路管芯114被連接至第二絕緣材料108的中心區域。集成電路管芯114被朝上安裝，其中接觸件116位于其頂面。集成電路管芯114連接在第一 RDL132的上方，例如位于第一 RDL132的第二絕緣材料108的上方。集成電路管芯114通過管芯粘附膜(DAF)或粘合劑112附接至第二絕緣材料108的中心區域。集成電路管芯114包括設置在其頂面上形成的第三絕緣材料118中的多個接觸件116。作為實例，接觸件116包括Cu、Cu合金或其它金屬。在一些實施例中，接觸件116包括鍍通孔。可選地，接觸件116可包括其它材料并且可使用其它方法形成。在一些實施例中，第三絕緣材料118包括與第一絕緣材料103的第二層104的材料相似的材料。可選地，第三絕緣材料118可包括其它類型的材料。
[0044]如圖10所示，模塑料120形成在第一 RDL132上方，例如位于第一 RDL132的第二絕緣材料108的頂面上方、TAVllO的頂面上方以及集成電路管芯114的頂面上方。在一些實施例中，作為實例，模塑料120包括聚酰亞胺、環氧基樹脂、丙烯酸鹽或二氧化硅，雖然可選地，模塑料120可包括其它材料。如圖10所示，模塑料120開始沉積在TAVllO的頂面上方和集成電路管芯114的頂面上方。如圖11所示，化學機械拋光(CMP)工藝、蝕刻工藝或它們的組合用于從TAVllO的頂面上方和集成電路管芯114的頂面上方去除部分模塑料120。模塑料120被設置在集成電路管芯114周圍、集成電路管芯114和TAVl 10之間以及TAVl 10之間。
[0045]然后，第二 RDL134(在圖12至圖17中沒有標出，參見圖18所示的第二 RDL134)形成在模塑料120以及TAVllO和集成電路管芯114的露出頂面的上方。如圖12所示，通過在模塑料120、TAV110和集成電路管芯114上方形成第四絕緣材料122來形成第二 RDL134。第四絕緣材料122在文中(例如，在一些權利要求中)還被稱為第三絕緣材料。在一些實施例中，第四絕緣材料122包括與第一絕緣材料103的第二層104相似的材料和厚度。可選地，第四絕緣材料122可包括其它材料和尺寸。
[0046]如圖13所示，使用光刻來圖案化第四絕緣材料122。圖案化的第四絕緣材料122形成用于封裝的第二 RDL134的一部分。第四絕緣材料122中的圖案包括TAVllO和集成電路管芯114的接觸件116上方的第四絕緣材料122中的開口。第四絕緣材料122中的圖案形成在集成電路管芯114的接觸件116上方的第四絕緣材料122的中心區域中。例如，在一些實施例中，圖案化第四絕緣材料122包括露出集成電路管芯114的頂面上的多個接觸件116。第四絕緣材料122中的圖案還形成在TAVllO上方的第四絕緣材料122的邊界區域中。
[0047]如圖14所示，第二導電材料124形成在圖案化的第四絕緣材料122上方。在一些實施例中，第二導電材料124包括與第一導電材料106相似的材料和尺寸。可選地,第二導電材料124可包括其它材料和尺寸。第二導電材料124對第四絕緣材料122中的圖案加襯。例如，在一些實施例中，第二導電材料124基本共形且均勻地對第四絕緣材料122的頂面、TAVllO的露出部分、集成電路管芯114露出的接觸件116和第四絕緣材料122中的圖案的側壁加襯。在其他實施例中，第二導電材料124可以是非共形的。
[0048]部分第二導電材料124連接至集成電路管芯114頂面上的多個接觸件116的頂面。部分第二導電材料124還連接至TAVllO的頂面。
[0049]如圖15所示，使用光刻來圖案化第二導電材料124。第二導電材料124包括封裝件的第二 RDL134的一部分。在第四絕緣材料122的中心區域和邊界區域中，第二導電材料124對第四絕緣材料122的圖案加襯。第二導電材料124包括位于第四絕緣材料122的邊界區域和中心區域上方的平臺區域或接觸焊盤。例如，在一些實施例中，第二導電材料124可包括將中心區域中的圖案和邊界區域中的平臺區域或接觸焊盤連接在一起的導線的扇出區域。作為另一個實例，在一些實施例中，第二導電材料124的平臺區域和/或接觸焊盤可包括凸塊下金屬化(UBM)結構。
[0050]如圖16所示，第五絕緣材料126形成在圖案化的第二導電材料124和圖案化的第四絕緣材料122上方。第五絕緣材料126在本文中(例如，在一些權利要求中)還被稱為第四絕緣材料。第五絕緣材料126包括第二 RDL134的一部分。例如，第五絕緣材料126包括與本文描述的第一絕緣材料103的第二層104的材料和厚度相似的材料和厚度。可選地，第五絕緣材料126可包括其它材料和尺寸。
[0051]如圖17所示，使用光刻來圖案化第五絕緣材料126。圖案化第五絕緣材料126以露出第五絕緣材料126的邊界區域和中心區域中的第二導電材料124的部分。在一些實施例中，第五絕緣材料126的露出部分包括平臺區域或接觸焊盤。
[0052]然后，如圖17所示，通過圖案化的第五絕緣材料126，多個導電凸塊128連接至第二 RDL134，例如連接至第二導電材料124的露出部分。例如，在一些實施例中，多個導電凸塊128包括焊料凸塊或可控坍塌芯片連接(C4)凸塊。例如，導電凸塊128可包括CiuCu合金和/或焊料，并且一些可能包括金屬柱。可選地，導電凸塊128可包括其它類型的接觸件或外部連接件，并且導電凸塊128可包括其它材料。
[0053]然后，去除載體100，如圖18所示，其示出了根據實施例的包括集成電路管芯114的封裝半導體器件130的截面圖。如果第一絕緣材料103包括第一層102，則第一絕緣材料103的第一層102也被去除。根據本發明的一些實施例，第一絕緣材料103、第一導電材料106和第二絕緣材料108包括第一 RDL132。根據一些實施例，第四絕緣材料122、第二導電材料124和第五絕緣材料126包括第二 RDL134。
[0054]模塑料120設置在第一 RDL132和第二 RDL134之間。TAVllO將第一 RDL132連接至第二 RDL134并且為封裝半導體器件130提供垂直電連接。第一 RDL132和第二 RDL134為封裝半導體器件130提供水平電連接。
[0055]圖1至圖18所示TAVllO在封裝半導體器件130的每一側上以兩行進行配置。可選地，在一些實施例中，TAVl 10可以以其它數量的行來配置，而且在俯視圖中可沿著封裝半導體器件130的整個邊界形成TAVl 10。TAVllO可在封裝半導體器件130的邊界中以單行進行配置，或者TAVllO可在封裝半導體器件130的邊界中以三行或更多行進行配置。例如，可在封裝半導體器件130的俯視圖或仰視圖中，以陣列圖案、沿邊界以一行或多行、或者以其它配置或隨機配置來配置導電凸塊128。作為另一個實例，可在封裝半導體器件130的俯視圖或仰視圖中，以陣列圖案、沿邊界以一行或多行、或者以其它配置或隨機配置來配置第一 RDL132的第一導電材料106的露出部分。
[0056]用于封裝半導體器件130的各個材料層的沉積方法包括通常用于半導體制造和封裝工藝的方法。作為實例，根據所形成的材料類型，化學汽相沉積(VCD)、等離子體增強CVD(PECVD)、濺射、涂旋和噴鍍技術可用于形成封裝半導體器件130的各個材料層。可選地，其它方法可用于沉積或形成本文描述的各個材料層。
[0057]在圖1至圖17中，僅示出在載體100上方封裝一個集成電路114。可選地，多個集成電路114可封裝在載體100上方，并且在去除載體100之前或之后，沿劃線將封裝半導體器件130切割成多個封裝半導體器件130。
[0058]圖19是根據實施例的PoP器件140的截面圖。根據疊層封裝(PoP)結構的實施例，可將圖18所示的兩個封裝半導體器件130 (例如，圖19中的封裝半導體器件130a和130b)連接到一起。在圖19所示的實施例中，連接至封裝半導體器件130a的第二 RDL134a的導電凸塊128a被連接至封裝半導體器件130b的第一 RDL132b的第一導電材料106b的露出部分。
[0059]例如，在圖19中，第一封裝半導體器件130a包括封裝第一集成電路管芯114a，并且第二封裝半導體器件130b包括封裝第二集成電路管芯114b。第二封裝半導體器件130b連接至與第一封裝半導體器件130a的第二 RDL134a連接的多個導電凸塊128a。
[0060]圖19中還示出，根據一些實施例，在封裝半導體器件130a和130b的第一 RDL132a和132b的邊界區域和中心區域中分別露出部分第一導電材料106a和106b。[0061]根據一些實施例，三個或更多個封裝半導體器件130、130a和130b可使用導電凸塊128、128a和128b以及第一 RDL132、132a和132b垂直堆疊并互相連接。例如，在圖19中，其他的封裝半導體器件130可連接至封裝半導體器件130b的導電凸塊128b或連接至封裝半導體器件130a的導電凸塊128a露出的第一導電材料106a。
[0062]在圖19中，封裝半導體器件130、130a和130b中的兩個連接在一起以形成PoP器件140。可選地，本文所述的封裝半導體器件130、130a和130b可連接至另一種類型的封裝半導體器件。例如，以倒裝芯片方式安裝在襯底上或使用引線接合法安裝在襯底上的集成電路管芯可使用導電凸塊128、128a、128b或第一 RDL132、132a、132b分別連接至封裝半導體器件130、130a和130b。可選地，本文所述的封裝半導體器件130、130a和130b可以連接至以其他封裝類型封裝的集成電路管芯以形成3DIC和其它垂直堆疊的集成電路結構。
[0063]圖20是示出根據實施例的封裝集成電路管芯114的方法的流程圖150。在步驟152中，第一 RDL132形成在載體100上方。在步驟154中，多個TAVl 10形成在第一 RDL132上方。在步驟156中，集成電路管芯114連接在第一 RDL132上方。在步驟158中，模塑料120形成在TAVllO和集成電路管芯114之間的第一 RDL132上方。模塑料120還形成在多個TAVllO之間。在步驟160中，第二 RDL134形成在模塑料120、TAVllO和集成電路管芯114上方。
[0064]本發明的實施例包括封裝半導體器件的方法，并且還包括使用本文所描述的方法封裝的封裝半導體器件。本發明的實施例還包括PoP器件，其包括本文描述的封裝半導體器件。
[0065]本發明實施例的優點包括提供了新的封裝器件和方法，其提供了在封裝工藝流程中需要較少步驟的封裝半導體器件的流水線方法。利用數量減少的工藝步驟來提供創新的3D疊層封裝結構。由于簡化的工藝流程，本文描述的封裝技術成本低并且產量高。新的封裝結構和設計在封裝工藝流程中很容易實施，并且可用于封裝許多類型的集成電路。新的封裝方法和結構有利地要求只使用一個載體100。
[0066]根據本發明的一個實施例，封裝半導體器件的方法包括在載體上方形成第一 RDL以及在第一 RDL上方形成多個TAV。集成電路管芯連接在第一 RDL上方，并且在第一 RDL、TAV和集成電路管芯上方形成模塑料。在模塑料、TAV和集成電路管芯上方形成第二 RDL。
[0067]根據本發明的另一個實施例，封裝半導體器件的方法包括:在載體上方形成第一絕緣材料，圖案化第一絕緣材料并且在圖案化的第一絕緣材料上方形成第一導電材料。該方法包括圖案化第一導電材料，在圖案化的第一導電材料和圖案化的第一絕緣材料上方形成第二絕緣材料，并且圖案化第二絕緣材料以露出第二絕緣材料的邊界區域中的部分第一導電材料。在第二絕緣材料的邊界區域中，在第一導電材料的露出部分上方形成多個TAV。集成電路管芯在第二絕緣材料的中心區域中連接至第二絕緣材料上方，并且模塑料形成在多個TAV和集成電路管芯之間的第一 RDL上方。第三絕緣材料形成在多個TAV、集成電路管芯和第二絕緣材料上方。圖案化第三絕緣材料，并且在圖案化的第三絕緣材料上方形成第二導電材料。該方法包括圖案化第二導電材料，在圖案化的第二導電材料和圖案化的第三絕緣材料上方形成第四絕緣材料，以及圖案化第四絕緣材料以露出部分第二導電材料。在第二導電材料的露出部分上方形成多個導電凸塊，并且去除載體。
[0068]根據又一實施例，封裝半導體器件包括第一 RDL、設置在第一 RDL的中心區域上方的集成電路管芯以及設置在第一 RDL和集成電路管芯之間的DAF或粘合劑。第二 RDL設置在集成電路管芯上方并與其電連接。模塑料設置在第一 RDL和第二 RDL之間，并且多個TAV設置在第一 RDL的邊界區域中的模塑料中。
[0069]盡管已經詳細描述了本發明的一些實施例及它們優點，但是應當理解，在不背離所附權利要求限定的本發明精神和范圍的情況下，可以進行各種改變、替換和更改。例如，本領域技術人員很容易理解，可以改變文中描述的許多特征、功能、工藝以及材料，而剩余的特征、功能、工藝、以及材料在本發明的范圍內。此外，本申請的范圍不旨在限于說明書中描述的工藝、機械裝置、制造、物質組成、工具、方法和步驟的特定實施例。根據本發明的內容本領域技術人員應容易地理解，根據本發明可以使用與文中描述的對應實施例執行基本相同的功能或實現基本相同結果的目前現有或即將開發的工藝、機械裝置、制造、物質組成、工具、方法或步驟。因此，所附權利要求旨在包括在這種工藝機械裝置、制造、物質組成、工具、方法或步驟的范圍內。
【權利要求】
1.一種封裝半導體器件的方法，所述方法包括: 在載體上方形成第一再分布層(RDL)； 在所述第一 RDL上方形成多個裝配通孔(TAV)； 將集成電路管芯連接在所述第一 RDL上方； 在所述第一 RDL、所述TAV和所述集成電路管芯上方形成模塑料；以及 在所述模塑料、所述TAV和所述集成電路管芯上方形成第二 RDL。
2.根據權利要求1所述的方法，進一步包括去除所述載體。
3.根據權利要求1所述的方法，其中，將所述集成電路管芯連接在所述第一RDL上方包括:使用管芯粘附膜(DAF)或粘合劑將所述集成電路管芯附接至所述第一 RDL。
4.根據權利要求1所述的方法，進一步包括將多個導電凸塊連接至所述第二RDL。
5.根據權利要求1所述的方法，其中，將所述集成電路管芯連接在所述第一RDL上方包括:連接包括設置在集成電路管芯表面上的絕緣材料內的多個接觸件的集成電路管芯，并且形成所述第二 RDL包括:將所述第二 RDL的部分連接至所述集成電路管芯的表面上的所述多個接觸件。
6.根據權利要求1所述的方法，其中，形成所述多個TAV包括在部分所述第一RDL上方鍍所述多個TAV。
7.一種封裝半導體器件的方法，所述方法包括: 在載體上方形成第一絕緣材料； 圖案化所述第一絕緣材料； 在圖案化的第一絕緣材料上方形成第一導電材料； 圖案化所述第一導電材料； 在圖案化的第一導電材料和所述圖案化的第一絕緣材料上方形成第二絕緣材料；圖案化所述第二絕緣材料以露出位于所述第二絕緣材料的邊界區域中的部分所述第一導電材料； 在所述第二絕緣材料的所述邊界區域中，在所述第一導電材料的露出部分上方形成多個裝配通孔(TAV)； 將集成電路管芯連接在所述第二絕緣材料的中心區域中的所述第二絕緣材料上方； 在所述多個TAV和所述集成電路管芯之間的所述第二絕緣材料上方形成模塑料； 在所述多個TAV、所述集成電路管芯和所述第二絕緣材料上方形成第三絕緣材料； 圖案化所述第三絕緣材料； 在圖案化的第三絕緣材料上方形成第二導電材料； 圖案化所述第二導電材料； 在圖案化的第二導電材料和所述圖案化的第三絕緣材料上方形成第四絕緣材料； 圖案化所述第四絕緣材料以露出部分所述第二導電材料； 在所述第二導電材料的露出部分上方形成多個導電凸塊；以及 去除所述載體。
8.一種封裝半導體器件，包括: 第一再分布層(RDL)； 集成電路管芯，設置在所述第一 RDL的中心區域上方；管芯粘附膜(DAF)或粘合劑，設置在所述第一 RDL和所述集成電路管芯之間； 第二 RDL，設置在所述集成電路管芯上方并與所述集成電路管芯電連接； 模塑料，設置在所述第一 RDL和所述第二 RDL之間；以及 多個裝配通孔(TAV)，設置在所述第一 RDL的邊界區域中的所述模塑料中。
9.根據權利要求8所述的封裝半導體器件，進一步包括連接至所述第二RDL的多個導電凸塊。
10.一種疊層封裝(PoP)器件， 包括根據權利要求9所述的封裝半導體器件。
【文檔編號】H01L21/31GK103681367SQ201310021904
【公開日】2014年3月26日 申請日期:2013年1月21日 優先權日:2012年9月12日
【發明者】潘國龍, 曾明鴻, 陳承先 申請人:臺灣積體電路制造股份有限公司