芯片疊層結構及其制造方法
【專利摘要】本發明涉及芯片疊層結構及其制造方法。其中所述芯片疊層結構包括具有下表面的頂部芯片、覆蓋在該上部芯片的下表面上的第一絕緣層、具有上表面的底部芯片、覆蓋在該底部芯片的上表面上的第二絕緣層、位于所述頂部芯片和所述底部芯片之間的多個連接構件以及位于所述第一絕緣層和所述第二絕緣層之間的保護材料。所述多個連接構件用于將該頂部芯片和該底部芯片通信連接。所述保護材料連接所述多個連接構件以在所述第一絕緣層和所述第二絕緣層之間形成網狀結構。本發明的結構和方法至少提供了更高的強度和應力緩沖以抵抗芯片翹曲和吸收熱循環應力，從而能防止熱應力或者外部的機械應力導致該芯片疊層結構中凸點或者介電材料的破裂。
【專利說明】芯片疊層結構及其制造方法
【技術領域】
[0001]本發明涉及芯片疊層封裝。具體地，本發明涉及芯片疊層結構及其制造方法。
【背景技術】
[0002]芯片疊層封裝技術近年來有著較快的發展，該技術是集成電路高密度封裝的發展趨勢，這種技術是一種能夠實現更可靠、更高性能和更高密度電路的高級的芯片裝配技術。
[0003]圖1顯示了一種現有的芯片疊層結構100。該芯片疊層結構包括芯片101、102和103。芯片103設置在芯片101和102的下方。多個細間距(例如45 μ m)設置的凸點104被設計用來將芯片101、102連接到芯片103。多個細間距設置的凸點105被設計用來將芯片103連接到基板107。為了凸點104,105以及芯片101、102、103的穩定性，施加底部填充膠106以完全充滿芯片101與芯片103、芯片102與芯片103、芯片103與基板107之間的空間，并且由于該底部填充膠106延伸超過芯片101、102和103的外側邊緣和底部邊緣而會形成凸邊狀物108。
[0004]然而，這種類型的芯片疊層結構有以下一些缺點。首先，完全填充芯片101、102與芯片103之間以及芯片103與基板107之間的空間更容易在底部填充膠106內導致空隙。而且，在完全填充的封裝結構中，潮濕和熱應力更容易導致芯片與底部填充膠之間分層或者裂開。此外，由于較高的底部填充膠凸邊狀物高度，圍繞芯片101、102和103的外側所形成的底部填充膠凸邊狀物108更容易使得芯片破裂和玷污芯片的有效區域。而且，為底部填充膠的施加、流動和凸邊狀物所保留的芯片與芯片或芯片與其它部件之間空間導致了芯片或者部件布局空間使用率的浪費。另外，細間距的凸點設計或者芯片101與芯片103以及芯片102和芯片103之間的較小的間隙導致施加底部填充膠比較緩慢從而需要很長的底部填充膠分配循環時間。
[0005]圖2顯示了另一種現有的芯片疊層結構200，其中上部芯片201和下部芯片202通過多個凸點203被連接。上部芯片201與下部芯片202之間完全充滿了底部填充膠204以保護凸點203。很明顯，圖2中的該芯片疊層結構200也具有上述的缺點。
[0006]圖3顯示了另一種現有的芯片疊層結構300，其中上部芯片301和下部芯片302通過多個凸點303連接。在該上部芯片與下部芯片之間沒有被底部填充膠填充。該凸點303由保護型焊劑304保護。然而，覆蓋凸點303的焊劑304是不充分的，其并沒有形成一個穩固的結構以吸收并抵抗由在回流或熱循環測試期間的芯片疊層的翹曲所引起的熱應力。因此，由于覆蓋在凸點上的材料的不充分和材料的不連續，該芯片疊層結構300中的凸點的疲勞或應力破裂保護是很弱的。
[0007]因此，需要提供一種改進的芯片疊層結構和方法以克服現有的芯片疊層結構的上述缺陷。
【發明內容】
[0008]為了克服現有的芯片疊層結構的上述缺陷，本發明提供了一種改進的具有更好性能的芯片疊層結構和方法。
[0009]第一方面，本發明提供了一種芯片疊層結構。該芯片疊層結構包括具有下表面的頂部芯片、覆蓋在該上部芯片的下表面上的第一絕緣層、具有上表面的底部芯片、覆蓋在該底部芯片的上表面上的第二絕緣層、位于所述頂部芯片和所述底部芯片之間的多個連接構件以及位于所述第一絕緣層和所述第二絕緣層之間的保護材料。所述多個連接構件用于將該頂部芯片和該底部芯片通信連接。所述保護材料連接所述多個連接構件以在所述第一絕緣層和所述第二絕緣層之間形成網狀結構。
[0010]第二方面，本發明提供了一種芯片疊層結構。該芯片疊層結構包括具有下表面的頂部芯片、覆蓋在該上部芯片的下表面上的第一絕緣層、具有上表面的底部芯片、覆蓋在該底部芯片的上表面上的第二絕緣層；位于所述頂部芯片和所述底部芯片之間的多個連接構件、位于所述第一絕緣層和所述第二絕緣層之間的多個假凸點部件以及位于所述第一絕緣層和所述第二絕緣層之間的保護材料。所述多個連接構件用于將該頂部芯片和該底部芯片通信連接。所述多個假凸點部件并不將所述頂部芯片與所述底部芯片通信連接。所述保護材料連接所述多個連接構件和假凸點部件以在所述第一絕緣層和所述第二絕緣層之間形成網狀結構。
[0011]第三方面，本發明提供了一種制造芯片疊層結構的方法，包括如下步驟:a)提供頂部芯片組件和底部芯片組件，其中，所述頂部芯片組件包括頂部芯片和多個與該頂部芯片連接的第一連接構件，并且所述底部芯片組件包括底部芯片和多個與該底部芯片連接的第二連接構件山)將保護材料施加到所述底部芯片組件的上表面上以使該保護材料連接所述多個第二連接構件以形成網狀結構；c)使所述頂部芯片組件的下表面蘸取所述保護材料；d)將所述頂部芯片組件放置在所述底部芯片組件上，并使該頂部芯片組件的多個第一連接構件中的每一個與所述底部芯片組件的相應的第二連接構件對齊；e)通過焊接接頭將所述頂部芯片組件的多個第一連接構件中的每一個與所述底部芯片組件的相應的第二連接構件連接，從而使該頂部芯片與該底部芯片通信連接。
[0012]第四方面，本發明提供了一種制造芯片疊層結構的方法，包括如下步驟:a)提供頂部芯片組件和底部芯片組件，其中，所述頂部芯片組件包括頂部芯片、覆蓋該頂部芯片的下表面的第一絕緣層、與該第一絕緣層的下表面連接的多個第一凸點和與該頂部芯片連接的多個第一連接構件，并且所述底部芯片組件包括底部芯片、覆蓋該底部芯片的上表面的第二絕緣層、與該第二絕緣層的上表面連接的多個第二凸點和與該底部芯片連接的多個第二連接構件山)將保護材料施加到所述底部芯片組件的上表面上以使該保護材料連接所述多個第二連接構件和多個第二凸點以形成網狀結構；c)使所述頂部芯片組件的下表面蘸取所述保護材料；d)將所述頂部芯片組件放置在所述底部芯片組件上，并使該頂部芯片組件的多個第一連接構件中的每一個與所述底部芯片組件的相應的第二連接構件對齊；e)通過焊接接頭將所述頂部芯片組件的多個第一連接構件中的每一個與所述底部芯片組件的相應的第二連接構件連接，從而使該頂部芯片與該底部芯片通信連接。
[0013]通過提供本發明的上述方法和芯片疊層結構，克服了上述提到的在現有的芯片疊層結構中的缺陷。
【專利附圖】
【附圖說明】[0014]附圖以示例的方式圖示了本發明，其并不構成對本發明的限制。在附圖中相同的數字表示相同的部件，其中:
[0015]圖1為現有的芯片疊層結構100的部分結構示意圖；
[0016]圖2為現有的芯片疊層結構200的部分結構示意圖；
[0017]圖3為現有的芯片疊層結構300的部分結構示意圖；
[0018]圖4為根據一種實施方式的芯片疊層結構400的部分結構示意圖；
[0019]圖5為根據圖4中的芯片疊層結構400的俯視示意圖；
[0020]圖6為根據另一種實施方式的芯片疊層結構500的部分結構示意圖；以及
[0021]圖7為根據一種實施方式的制造芯片疊層結構的方法的流程圖。
【具體實施方式】
[0022]下面將參照附圖中所示的一些實施例具體描述本發明。在下文的描述中，描述了一些具體的細節以提供對本發明的更深的理解。然而，對于本領域的技術人員來說顯而易見的是，即使不具有這些具體細節中的一些，本發明也可被實施。另一方面，一些公知的工藝步驟和/或結構沒有被詳細描述以避免不必要地使本發明變得難以理解。此外，在實施例的詳細描述中，方向術語，例如“頂部”、“底部”、“前”、“后”、“側部”、“左”、“右”、“向前”“向后”等是參考附圖中的方向而使用的。由于本發明的實施例中的部件能夠以多個不同的方向而被放置，因此，所述方向術語的使用是為了說明而不是為了限制本發明。
[0023]參見圖4，其顯示了根據一個實施例的芯片疊層結構400的部分結構示意圖。如圖4所示，芯片疊層結構400包括頂部芯片組件401、底部芯片組件402、焊接接頭407和保護材料405。
[0024]該頂部芯片組件401包括頂部芯片403、絕緣層404和多個第一連接構件419，其中，每個第一連接構件419包括凸點406和連接元件409。該絕緣層404覆蓋在頂部芯片403的下表面上。每個凸點406的上端與相應的連接元件409的下端連接。所述連接元件409的上端穿過所述絕緣層404與所述頂部芯片403連接。
[0025]同樣地，如圖4所示，底部芯片組件402包括底部芯片408、絕緣層412和多個第二連接構件420，其中每個第二連接構件420包括凸點410和連接元件413。該絕緣層412覆蓋在底部芯片408的上表面上。每個凸點410的下端與相應的連接元件413的上端連接。所述連接元件413的下端穿過所述絕緣層412與所述底部芯片408連接。
[0026]通過將所述頂部芯片組件401的每個凸點406與所述底部芯片組件402的相應凸點410用焊接接頭407結合，所述頂部芯片組件401與所述底部芯片組件402通信連接。在所述頂部芯片組件401的多個凸點406中的一個與底部芯片組件402的相應的凸點410通過焊接接頭407連接以后，該第一連接構件419、第二連接構件420和焊接接頭407形成了位于頂部芯片403和底部芯片408之間的連接構件414，即該連接構件414包括連接元件409、凸點406、焊接接頭407、凸點410和連接元件413。也就是說，該連接構件414包括從上至下依次連接的第一連接元件(即上述的連接元件409)、第二連接元件(即凸點406)、第三連接元件(即焊接接頭407)、第四連接元件(即凸點410)和第五連接元件(即連接元件413)，其中所述第一連接元件的上端穿過所述絕緣層404以與所述頂部芯片403連接，所述第五連接元件的下端穿過所述絕緣層412以與所述底部芯片408連接，從而所述頂部芯片403通過該多個連接構件414與所述底部芯片408連接。通過多個該連接構件414，所述頂部芯片403與底部芯片408通信連接。由于圖4為部分結構示意圖，因此，僅有三個連接構件414顯示在圖4中。
[0027]在圖4所示的實施例中，絕緣層404或412可由材料聚酰亞胺(B卩，PI)形成。當然，絕緣層404或412也可以由其它合適的材料形成。連接元件409或413可由導電金屬或合金形成。凸點406和410優選是銅柱。在另一個實施方式中(圖4中未不出),所述底部芯片組件402的凸點410是可選的。當該凸點410被省略時，所述焊接接頭407將直接與連接元件413連接。也就是說，所述第四連接元件是可省略的，當其被省略時，所述第二連接構件僅包括第五連接元件，并且所述第三連接元件將直接與第五連接元件連接。
[0028]參見圖4和圖5，保護材料405位于頂部芯片組件401和底部芯片組件402之間。具體地，該保護材料405是位于絕緣層404和絕緣層412之間。該保護材料405將多個連接構件414連接起來，從而形成了網狀結構，如圖5所示。其中，在連接兩個相鄰的連接構件414的保護材料405內具有中空的空間415，該中空的空間415將該保護材料405分成兩段，即上段416和下段417，如圖4所示。該上段416和下段417之一覆蓋焊接接頭407的一部分。
[0029]在可選的實施方式中，上段416可以通過凸點制程工藝而由絕緣材料代替，例如絕緣層404，但是在多個凸點406之間仍然保持著網狀結構。該網狀結構和中空空間415在絕緣層404和絕緣層412之間形成了開放的空間418。
[0030]所述凸點406和410可以由銅柱形成。當然也可以由其它合適的材料形成。保護材料405可以是連接保護型焊劑、非導電的粘結劑或者非流動底部填充膠。聚酰亞胺可以用來作為保護材料405的上段416的替代性材料。
[0031]參見圖6，其顯示了根據另一個實施方式的芯片疊層結構500的部分結構示意圖。在該芯片疊層結構500中，也具有用于連接頂部芯片503和底部芯片508的多個連接構件514，每個連接構件514與圖4中的連接構件414是一樣的，由于圖6是部分結構示意圖，因此在圖6中僅僅顯示了一個連接構件514。芯片疊層結構500與芯片疊層結構400的不同之處在于在絕緣層504和絕緣層512之間具有多個假凸點部件515。推薦采用高密集度的假凸點設計來降低連接構件514破裂的風險。保護材料505連接多個連接構件514和假凸點部件515以形成與圖5所示相似的網狀結構。該假凸點部件515并不將頂部芯片503與底部芯片508通信連接。
[0032]在圖6所示的實施例中，每個假凸點部件515包括上凸點506 (即第一凸點)和下凸點510 (即第二凸點)。該上凸點506的上端通過連接元件516與絕緣層504連接。該下凸點510的下端通過連接元件517與絕緣層512連接。該上凸點506可通過焊接接頭517與下凸點510連接。在另一個實施例中，連接上凸點506和下凸點510的焊接接頭507是可省略的，即該上凸點506也可不與該下凸點510連接。在另一個實施例中，該下凸點510是可省略的。
[0033]本發明還提供了一種用于制造上述的芯片疊層結構的方法，例如圖4和圖6所示的芯片疊層結構。
[0034]在一種實施例中，如圖7所示，用于制造芯片疊層結構的方法包括以下步驟。在第一步驟700中，提供頂部芯片組件和底部芯片組件，例如參照圖4-6所描述的上述頂部芯片組件和底部芯片組件。該頂部芯片組件包括頂部芯片和多個與該頂部芯片連接的第一連接構件。該底部芯片組件包括底部芯片和多個與該底部芯片連接的第二連接構件。
[0035]在第二步驟701中，施加保護材料到所述底部芯片組件的上表面上以使得該保護材料連接所述多個第二連接構件，從而形成網狀結構，例如圖5所示的網狀結構。可以通過例如噴射、涂敷或印刷的方式將該保護材料施加到該底部芯片組件的上表面上。該保護材料可以是連接保護型焊劑、非導電的粘結劑或者非流動底部填充膠。
[0036]在第三步驟702中，使頂部芯片組件的下表面蘸取所述保護材料，以使得該保護材料連接所述多個第一連接構件，從而形成網狀結構。
[0037]在第四步驟703中，將該頂部芯片組件放置在所述底部芯片組件上，并使該頂部芯片組件的多個第一連接構件中的每一個與所述底部芯片組件的相應的第二連接構件對齊。
[0038]在第五步驟704中，通過焊接接頭將該頂部芯片組件的多個第一連接構件中的每一個與所述底部芯片組件的相應的第二連接構件連接，從而使該頂部芯片與該底部芯片通信連接。該連接可以通過回流工藝或者熱壓結合工藝來完成。
[0039]在另一個制造芯片疊層結構的方法中，與上述的方法不同之處在于，在該方法的第一步驟中，頂部芯片組件包括頂部芯片、覆蓋在該頂部芯片的下表面上的第一絕緣層、多個與該第一絕緣層的下表面連接的第一凸點以及多個穿過該第一絕緣層與該頂部芯片連接的第一連接構件。底部芯片組件包括底部芯片、覆蓋在該底部芯片的上表面上的第二絕緣層、多個與該第二絕緣層的上表面連接的第二凸點以及多個穿過該第二絕緣層與該底部芯片連接的第二連接構件。在第二步驟中，保護材料被施加到該底部芯片組件的上表面以使該保護材料連接該多個第二連接構件和該多個第二凸點，從而形成網狀結構。在第三步驟中，使頂部芯片組件的下表面蘸取所述保護材料，以使得該保護材料連接所述多個第一連接構件和第一凸點，從而形成網狀結構。
[0040]在本發明的芯片疊層結構及其制造方法中，所述網狀結構和中空空間在兩個疊置的芯片之間形成了開放的空間，因而不會出現被底部填充膠、非流動底部填充膠或者非導電的粘結劑(NCP)完全填滿的空間中會出現的空隙問題和分層問題。此外，本發明的芯片疊層結構中也不存在底部填充膠凸邊狀物和底部填充膠沾污風險。并且也不需要為了容納底部填充膠凸邊狀物而保留芯片與芯片或者芯片與其它部件之間的空間。此外，與圖2-3所示的由保護型焊劑裝配的工藝相比，本發明在凸點之間形成網狀圖案的結構并且通過優化的凸點空間的縱橫比優化了連接凸點的保護材料體積。該網狀圖案或結構提供了更高的強度和應力緩沖以抵抗芯片翹曲和吸收熱循環應力，從而能防止熱應力或者外部的機械應力導致該芯片疊層結構中的凸點或介電材料的破裂。
[0041]對于本領域的技術人員來說顯而易見的是，可以在不背離本發明的精神和權利要求的范圍的情況下對本發明作不同的修改和變型。因此，如果對本發明的修改和變型落入了權利要求和它們的等同物的范圍內，那么應當認為本發明覆蓋了對本發明所描述的不同實施例的修改和變型。
【權利要求】
1.一種芯片疊層結構，包括: 具有下表面的頂部芯片； 覆蓋在該頂部芯片的下表面上的第一絕緣層； 具有上表面的底部芯片； 覆蓋在該底部芯片的上表面上的第二絕緣層； 多個連接構件，其位于所述頂部芯片和所述底部芯片之間以用于將該頂部芯片和該底部芯片通信連接；以及 保護材料，其位于所述第一絕緣層和所述第二絕緣層之間， 其中，所述保護材料連接所述多個連接構件以在所述第一絕緣層和所述第二絕緣層之間形成網狀結構。
2.根據權利要求1所述的芯片疊層結構，其中連接兩個相鄰的連接構件的所述保護材料包括上段和下段，該上段和下段被中空的空間隔開，所述網狀結構和所述中空的空間在所述第一絕緣層和所述第二絕緣層之間形成了開放的空間。
3.根據權利要求2所述的芯片疊層結構，其中所述第一和第二絕緣層的材料是聚酰亞胺，所述保護材料是連接保護型焊劑、非導電的粘結劑或者非流動底部填充膠。
4.根據權利要求1-3中任一項所述的芯片疊層結構，其中所述多個連接構件中的每一個包括從上至下依次連接的第一連接元件、第二連接元件、第三連接元件、第四連接元件和第五連接元件，其中所述第一連接元件的上端穿過所述第一絕緣層以與所述頂部芯片連接，所述第五連接元件的下端穿過所述第二絕緣層以與所述底部芯片連接，從而所述頂部芯片通過該多個連接構件與所述底部芯片連接。
5.根據權利要求4所述的芯片疊層結構，其中所述第一和第五連接元件的材料為導電金屬或合金，所述第二和第四連接元件為銅柱，所述第三連接元件為焊接接頭。
6.根據權利要求5所述的芯片疊層結構，其中所述保護材料的上段或者下段覆蓋所述焊接接頭的一部分。
7.根據權利要求1-3中任一項所述的芯片疊層結構，其中所述多個連接構件中的每一個包括從上至下依次連接的第一連接元件、第二連接元件、第三連接元件和第五連接元件，其中所述第一連接元件的上端穿過所述第一絕緣層以與所述頂部芯片連接，所述第五連接元件的下端穿過所述第二絕緣層以與所述底部芯片連接，從而所述頂部芯片通過該多個連接構件與所述底部芯片連接。
8.根據權利要求7所述的芯片疊層結構，其中所述第一和第五連接元件的材料為導電金屬或合金，所述第二連接元件為銅柱，所述第三連接元件為焊接接頭。
9.根據權利要求8所述的芯片疊層結構，其中所述保護材料的上段或下段覆蓋所述焊接接頭的一部分。
10.一種芯片疊層結構，包括: 具有下表面的頂部芯片； 覆蓋在該上部芯片的下表面上的第一絕緣層； 具有上表面的底部芯片； 覆蓋在該底部芯片的上表面上的第二絕緣層； 多個連接構件，其位于所述頂部芯片和所述底部芯片之間以用于將該頂部芯片和該底部芯片通信連接；以及 位于所述第一絕緣層和所述第二絕緣層之間的多個假凸點部件，該多個假凸點部件并不將所述頂部芯片與所述底部芯片通信連接；以及 保護材料，其位于所述第一絕緣層和所述第二絕緣層之間， 其中，所述保護材料連接所述多個連接構件和假凸點部件以在所述第一絕緣層和所述第二絕緣層之間形成網狀結構。
11.根據權利要求10所述的芯片疊層結構，其中連接所述多個連接構件和假凸點部件的所述保護材料包括上段和下段，該上段和下段被中空的空間隔開，所述網狀結構和所述中空的空間在所述第一絕緣層和所述第二絕緣層之間形成了開放的空間。
12.根據權利要求11所述的芯片疊層結構，其中所述第一和第二絕緣層的材料為聚酰亞胺，所述保護材料為連接保護型焊劑、非導電的粘結劑或者非流動底部填充膠。
13.根據權利要求10-12中任一項所述的芯片疊層結構，其中所述多個連接構件中的每一個包括從上至下依次連接的第一連接元件、第二連接元件、第三連接元件、第四連接元件和第五連接元件，其中所述第一連接元件的上端穿過所述第一絕緣層以與所述頂部芯片連接，所述第五連接元件的下端穿過所述第二絕緣層以與所述底部芯片連接，從而所述頂部芯片通過該多個連接構件與所述底部芯片連接。
14.根據權利要求13所述的芯片疊層結構，其中所述第一和第五連接元件為導電金屬或合金，所述第二和第四連接元件為銅柱，所述第三連接元件為焊接接頭。
15.根據權利要求14所述的芯片疊層結構，其中所述保護材料的上段或者下段覆蓋所述焊接接頭的一部分。
16.根據權利要求10-12中任一項所述的芯片疊層結構，其中所述多個連接構件中的每一個包括從上至下依次連接的第一連接元件、第二連接元件、第三連接元件和第五連接元件，其中所述第一連接元件的上端穿過所述第一絕緣層以與所述頂部芯片連接，所述第五連接元件的下端穿過所述第二絕緣層以與所述底部芯片連接，從而所述頂部芯片通過該多個連接構件與所述底部芯片連接。
17.根據權利要求16所述的芯片疊層結構，其中所述第一和第五連接元件為導電金屬或合金，所述第二連接元件為銅柱，所述第三連接元件為焊接接頭。
18.根據權利要求17所述的芯片疊層結構，其中所述保護材料的上段或下段覆蓋所述焊接接頭的一部分。
19.根據權利要求10所述的芯片疊層結構，其中所述多個假凸點部件中的每一個包括與所述第一絕緣層連接的上凸點。
20.根據權利要求10所述的芯片疊層結構，其中所述假凸點部件中的每一個包括與所述第一絕緣層連接的上凸點和下凸點，該下凸點與所述第二絕緣層連接且與所述上凸點隔開。
21.根據權利要求10所述的芯片疊層結構，其中所述假凸點部件中的每一個包括上凸點和下凸點，所述上凸點的上表面與所述第一絕緣層連接，所述下凸點的下表面與所述第二絕緣層連接，所述上凸點的下表面通過焊接接頭與所述下凸點的上表面連接。
22.根據權利要求19-21中任一項所述的芯片疊層結構，其中所述上凸點和所述下凸點為銅柱。
23.一種制造芯片疊層結構的方法，包括如下步驟: 提供頂部芯片組件和底部芯片組件，其中， 所述頂部芯片組件包括頂部芯片和多個與該頂部芯片連接的第一連接構件， 所述底部芯片組件包括底部芯片和多個與該底部芯片連接的第二連接構件； 將保護材料施加到所述底部芯片組件的上表面上以使該保護材料連接所述多個第二連接構件以形成網狀結構； 使所述頂部芯片組件的下表面蘸取所述保護材料從而使該保護材料連接所述多個第一連接構件以形成網狀結構； 將所述頂部芯片組件放置在所述底部芯片組件上，并使該頂部芯片組件的多個第一連接構件中的每一個與所述底部芯片組件的相應的第二連接構件對齊； 通過焊接接頭將所述頂部芯片組件的多個第一連接構件中的每一個與所述底部芯片組件的相應的第二連接構件連接，從而使該頂部芯片與該底部芯片通信連接。
24.根據權利要求23所述的方法，其中將所述頂部芯片組件的多個第一連接構件中的每一個與所述底部芯片組件的相應的第二連接構件連接的步驟通過回流工藝或者熱壓結合工藝來完成。
25.根據權利要求23所述的方法，其中， 所述頂部芯片組件進一步包括覆蓋所述頂部芯片的下表面的第一絕緣層，并且所述多個第一連接構件中的每一個的下端穿過該第一絕緣層以與所述頂部芯片連接； 所述底部芯片組件進一步包括覆蓋所述底部芯片的上表面的第二絕緣層，并且所述多個第二連接構件中的每一個的下端穿過該第二絕緣層以與所述底部芯片連接。
26.根據權利要求25所述的方法，其中所述多個第一連接構件中的每一個包括第一連接元件和第二連接元件，該第一連接元件的上端穿過所述第一絕緣層以與所述頂部芯片連接，該第一連接元件的下端與所述第二連接構件的上端連接。
27.根據權利要求26所述的方法，其中所述第一絕緣層和所述第二絕緣層的材料為聚酰亞胺，所述第一連接元件的材料為導電金屬或合金，所述第二連接元件為銅柱，所述保護材料為連接保護型焊劑、非導電的粘結劑或者非流動底部填充膠。
28.根據權利要求23所述的方法，其中所述第二連接構件的材料為導電金屬或合金。
29.根據權利要求26所述的方法，其中所述多個第二連接構件中的每一個包括第四連接元件和第五連接元件，該第五連接元件的下端穿過所述第二絕緣層以與所述底部芯片連接，該第五連接元件的上端與所述第四連接元件的下端連接。
30.根據權利要求29所述的方法，其中所述第一絕緣層和所述第二絕緣層的材料為聚酰亞胺，所述第一和第五連接元件的材料為導電金屬或合金，所述第二和第四連接元件為銅柱，所述保護材料為連接保護型焊劑、非導電的粘結劑或者非流動底部填充膠。
31.一種制造芯片疊層結構的方法，包括如下步驟: 提供頂部芯片組件和底部芯片組件，其中， 所述頂部芯片組件包括頂部芯片、覆蓋該頂部芯片的下表面的第一絕緣層、與該第一絕緣層的下表面連接的多個第一凸點和與該頂部芯片連接的多個第一連接構件； 所述底部芯片組件包括底部芯片、覆蓋該底部芯片的上表面的第二絕緣層、與該第二絕緣層的上表面連接的多個第二凸點和與該底部芯片連接的多個第二連接構件；將保護材料施加到所述底部芯片組件的上表面上以使該保護材料連接所述多個第二連接構件和多個第二凸點以形成網狀結構； 使所述頂部芯片組件的下表面蘸取所述保護材料從而使該保護材料連接所述多個第一連接構件和多個第一凸點以形成網狀結構； 將所述頂部芯片組件放置在所述底部芯片組件上，并使該頂部芯片組件的多個第一連接構件中的每一個與所述底部芯片組件的相應的第二連接構件對齊； 通過焊接接頭將所述頂部芯片組件的多個第一連接構件中的每一個與所述底部芯片組件的相應的第二連接構件連接，從而使該頂部芯片與該底部芯片通信連接。
32.根據權利要求31所述的方法，其中將所述頂部芯片組件的多個第一連接構件中的每一個與所述底部芯片組件的相應的第二連接構件連接的步驟通過回流工藝或者熱壓結合工藝來完成。
33.根據權利要求31所述的方法，其中所述多個第一凸點和第二凸點為銅柱。
34.根據權利要求31所述的方法，其中， 所述多個第一連接構件中的每一個的上端穿過該第一絕緣層以與所述頂部芯片連接； 所述多個第二連接構件 中的每一個的下端穿過該第二絕緣層以與所述底部芯片連接。
35.根據權利要求34所述的方法，其中所述多個第一連接構件中的每一個包括第一連接元件和第二連接元件，該第一個連接元件的上端穿過所述第一絕緣層以與所述頂部芯片連接，該第一連接元件的下端與所述第二連接構件的上端連接。
36.根據權利要求35所述的方法，其中所述第一絕緣層和所述第二絕緣層的材料為聚酰亞胺，所述第一連接元件的材料為導電金屬或合金，所述第二連接元件為銅柱，所述保護材料為連接保護型焊劑、非導電的粘結劑或者非流動底部填充膠。
37.根據權利要求31或34所述的方法，其中所述第二連接構件的材料為導電金屬或合金。
38.根據權利要求36所述的方法，其中所述多個第二連接構件中的每一個包括第四連接元件和第五連接元件，該第五連接元件的下端穿過所述第二絕緣層以與所述底部芯片連接，該第五連接元件的上端與所述第四連接元件的下端連接。
39.根據權利要求38所述的方法，其中所述第一絕緣層和所述第二絕緣層的材料為聚酰亞胺，所述第一和第三連接元件的材料為導電金屬或合金，所述第二和第四連接元件為銅柱，所述保護材料為連接保護型焊劑、非導電的粘結劑或者非流動底部填充膠。
【文檔編號】H01L21/768GK103943602SQ201310021655
【公開日】2014年7月23日 申請日期:2013年1月21日 優先權日:2013年1月21日
【發明者】李怡增, 劉逸修 申請人:超威半導體(上海)有限公司