半導體生產過程中的抽樣量測方法
【專利摘要】本發明公開了一種半導體生產過程中的抽樣量測方法，包括：將前序生產工序機臺出貨的多個批次lot的WIP根據到達量測站點的時間和Wafer數量組成抽樣組；在抽樣組中選擇到達量測站點時間最早的lot進行量測；當所選擇lot的量測結果合格時，判定該抽樣組合格；當所選擇lot的量測結果不合格時，將該抽樣組中未被量測的lot和隨后到達量測站點的lot根據到達量測站點的時間和Wafer數量組成新的抽樣組，并重新在新的抽樣組中選擇到達量測站點時間最早的lot進行量測，以確定新的抽樣組是否合格。本發明可有效的提高半導體生產過程中的量測效率，縮短半導體的生產周期；利用量測結果監控機臺的工作狀態，可及時發現生產問題，保證生產線的穩定運行，提高產品的生產效率。
【專利說明】半導體生產過程中的抽樣量測方法
【技術領域】
[0001]本發明涉及半導體制造技術，特別涉及一種半導體生產過程中的抽樣量測方法。【背景技術】
[0002]在半導體集成電路生產過程中，每個晶片從原料最終形成產品都需要經過成百上千道工序，晶片所經過的所有工序組成了整個工藝流程。
[0003]因為半導體集成電路屬于高精度產品，關鍵尺寸(⑶，Critical Dimension)在亞微米至納米量級。因此，在半導體生產的生產線上，在生產過程中會使用大量測量手段跟蹤晶片上所制成的半導體集成電路的各項參數是否符合設計要求，以確保半導體集成電路的產品質量以及生產過程的穩定和制造設備的穩定運行。
[0004]如圖1所示，為在半導體集成電路生產過程中所進行的有效量測的內容結構，在生產中進行有效量測的系統通常具有可覆蓋整個生產過程中的各種狀況和量測類型的子模塊(sub functions)。其中，有效量測(Efficient Metrology)包括量測類型(MetrologyType)以及工序和操作類別(Process&Operation Classification);所述量測類型中包括有厚度量測(Thickness metrology)、關鍵尺寸測量(CD measurement)和 OVL (Overlay,對準、套準，半導體光刻中需要對各層電路圖樣進行對準)測量(0VL measurement);其中厚度量測包括了 O⑶(光學特征尺寸)、厚度(thickness)和深度(depth)的測量；所述工序和操作類別中包括有操作類別(Operation Classification)和工序類別(ProcessClassification);其中，操作類別中包括有規定CT (Cycle Time，生產周期)的WIP (WaferIn Process,在制品XSpecial CT required WIP)、規定工程的 WIP(Special Engineeringrequired WIP)、普通生產的WIP (Normal Production WIP);工序類別中包括有非關鍵工序(Non-critical Process)和關鍵工序(Critical Process);其中，關鍵工序包括有監測圖樣(Monitor Pattern (s))和關鍵圖樣(Key Pattern (s))。
[0005]如圖2所示，為現有半導體生產過程中的片段流程圖。其中工序步驟I (ProcessStepl)和工序步驟2 (Process Step2)是前后銜接的任意兩個相鄰的半導體生產工序,在工序步驟I結束之后、工序步驟2開始之前，會執行量測步驟，采用量測系統對經過工序步驟I之后的產品進行量測，以斷定經過工序步驟I之后的產品是否合格，對于量測合格的產品再進入后續的工序步驟2進行生產。
[0006]對于半導體生產過程來說，因為關鍵尺寸越來越小，所以對工藝要求、精確度要求越來越高，在生產過程中稍有不慎便會導致生產失敗、產品良率下降、廢品增加等，對于FAB來說將產生過高的經濟損失。所以，量測系統在各個工序之間的量測是非常重要和必須的。
[0007]因此，這就造成了在目前的半導體生產過程中，采用了繁多的測量手段，從而導致了 CT的延長，并且對于量測系統來說這些大量的測量也受到量測能力(metiOlogycapacity)的限制,并且對于選擇規則(selection rules)的限制導致了測量效率的降低。
【發明內容】
[0008]有鑒于此，本發明提供一種半導體生產過程中的抽樣量測方法，以提高量測效率并保證生產線的穩定運行，縮短半導體器件的生產周期。
[0009]本發明的技術方案是這樣實現的:
[0010]一種半導體生產過程中的抽樣量測方法，包括:
[0011]將前序生產工序機臺出貨的至少I個批次lot的在制品WIP根據到達量測站點的時間和晶圓Wafer數量組成抽樣組；
[0012]在所述抽樣組中選擇到達量測站點時間最早的一個lot進行量測；
[0013]當所選擇lot的量測結果合格時，判定該lot所屬的抽樣組合格，以使該合格的抽樣組進入后續生產工序；
[0014]當所選擇lot的量測結果不合格時，將該lot所屬的抽樣組中未被量測的lot和隨后到達量測站點的lot根據到達量測站點的時間和Wafer數量組成新的抽樣組，并重新在新的抽樣組中選擇到達量測站點時間最早的一個lot進行量測，以確定新的抽樣組是否合格。
[0015]進一步，將前序生產工序機臺出貨的至少I個lot的WIP根據到達量測站點的時間和Wafer數量組成抽樣組,包括:
[0016]設置一時間段參數和一 Wafer數量參數；
[0017]記錄到達量測站點的每批lot的時間，并記錄每批lot中所含Wafer的數量，將到達量測站點的lot按照到達量測站點的時間排序；
[0018]從所排序的第一批lot的出貨時間開始，當在所述時間段參數所規定的時間段結束，并且在該時間段內到達量測站點的所有lot所含Wafer的數量總數未超過所述Wafer數量參數時，將該時間段內到達量測站點的所有lot組成一個抽樣組；
[0019]從所排序的第一批lot的出貨時間開始，當在所述時間段參數所規定的時間段未結束，并且在該未結束的時間段內已到達量測站點的所有lot所含Wafer的數量超過了所述Wafer數量參數時,將該未結束的時間段內到達量測站點的所有lot的Wafer數量按照到達量測站點時間的先后順序相加，將相加后未超過Wafer數量參數的最大數量的lot組成一個抽樣組。
[0020]進一步，當所選擇lot的量測結果不合格時，新的抽樣組的組成過程，包括:
[0021]將量測結果不合格的lot所屬的抽樣組中的其他未被量測的lot和隨后到達量測站點的lot按照到達量測站點的時間排序；
[0022]從所排序的第一批lot的到達量測站點的時間開始，當在時間段參數所規定的時間段結束，并且在該時間段內到達量測站點的所有lot所含Wafer的數量總數未超過所述Wafer數量參數時,將該時間段內到達量測站點的所有lot組成一個新的抽樣組；
[0023]從所排序的第一批lot到達量測站點的時間開始，當在所述時間段參數所規定的時間段未結束，并且在該未結束的時間段中已到達量測站點的所有lot所含Wafer的數量超過了所述Wafer數量參數時,將該未結束的時間段內到達量測站點的所有lot的Wafer數量按照到達量測站點時間的先后順序相加，將相加后未超過Wafer數量參數時的最大數量的lot組成一個新的抽樣組。
[0024]進一步,所述時間段參數為3小時,所述Wafer數量參數為50片。
[0025]進一步，所述抽樣量測方法還包括關鍵工藝量測篩選過程和overlay量測篩選過程。
[0026]進一步，所述關鍵工藝量測篩選過程包括:
[0027]根據所述時間段參數和所述Wafer數量參數進行條件限定，對滿足該條件的lot進行全部半導體布圖圖樣的量測，而對其它lot進行關鍵半導體布圖圖樣的量測；其中，關鍵半導體布圖圖樣為規則的幾何形狀。
[0028]進一步，所述關鍵工藝量測篩選過程還包括:
[0029]通過先進工藝控制APC調整獲取關鍵工藝量測數據的方式，以取得關鍵工藝量測的量測數據。
[0030]進一步，所述overlay量測篩選過程包括前段工藝overlay量測篩選過程和后段工藝overlay量測篩選過程。
[0031]進一步，所述前段工藝overlay量測篩選過程包括:
[0032]將基準對準框的量測定義為路徑P9，將其余工藝對準框的量測定義為正常工藝路徑P，則對于前段工藝中的OVL樣品的量測以共通路徑P9P進行分組；其中，基準對準框為有源區的對準框。
[0033]進一步，所述后段工藝overlay量測篩選過程包括:
[0034]將金屬層的量測定義為路徑P8，將通孔層的量測定義為路徑P7 ;對金屬層的量測以共通路徑P7P8進行分組；對通孔層的量測以共通路徑P8P7進行分組。
[0035]本發明對前序生產工序機臺出貨的WIP，以lot為單位并依據到達量測站點的時間和Wafer數量組成的抽樣組中，各個lot為相鄰時間內到達量測站點的lot。因為在持續的一段時間內，生產機臺的參數變化不大，該段時間內各批lot所處的生產環境基本相同，所以在相鄰的時間內到達量測站點的lot中，生產機臺所生產出的各個WIP的質量變化不大，所以抽樣組對到達量測站點時間最早的一個lot進行量測的之后合格的結果，也能保證在這段持續的時間內到達量測站點的其他批lot也是合格的，從而可以不必對該抽樣組中的其他lot進行量測，進而提高了量測效率。
[0036]因為，在生產過程中，不能保證機臺在很長的生產時間內都能使得各批lot所處的生產環境基本相同，并且各lot所處的生產環境也受到機臺中的Wafer數量的影響。因此，本發明也對時間段和wafer數量進行了限定。當抽樣組中最早的一個lot的量測結果不合格時，則表明了前序生產工序機臺中的生產環境可能出現了問題，這樣便需要對隨后到達量測站點的lot重新組成新的抽樣組并進行量測，直到量測出的結果合格時，表明前序生產工序機臺中的生產環境恢復到正常狀態。這樣，在對到達量測站點的lot進行量測的過程中，也起到了對前序生產工序機臺的隨時監控，進而能夠及時發現生產問題，保證生廣線的穩定運行，提聞廣品的生廣效率。
[0037]本發明中包括的關鍵工藝量測篩選過程，利用半導體布圖圖樣的幾何形狀，對圖樣進行劃分，根據所述時間段參數和所述Wafer數量參數進行限定，進而可選擇少部分的lot進行全部半導體布圖圖樣的量測，而對其它lot僅進行關鍵半導體布圖圖樣的量測。因為關鍵半導體布圖圖樣為規則的幾何形狀，因此進行關鍵半導體布圖圖樣的量測的時間遠小于進行全部半導體布圖圖樣的量測的時間，從而對所有的lot來說，少部分lot進行全部半導體布圖圖樣的量測，而大部分lot僅進行關鍵半導體布圖圖樣的量測。這樣對于全部lot來說，同時進行了全部半導體布圖圖樣的量測和關鍵半導體布圖圖樣的量測，進而達到了量測效率提升的目的。
[0038]本發明中包括的overlay量測篩選過程，分別針對前段工藝和后段工藝的特點進行區分。在前段工藝中將有源區對準框作為基準對準框，將基準對準框的量測定義為路徑P9，而其余工藝對準框的量測為正常工藝路徑P，對前段工藝中的OVL樣品的量測以共通路徑P9P進行分組，進而在分組時只需要考慮路徑P9和路徑P，而無需考慮路徑P9和路徑P之間的其它路徑，這樣便提升了前段工藝中overlay量測的效率。在后段工藝中，將金屬層的量測定義為路徑P8，將通孔層的量測定義為路徑P7 ;對金屬層的量測以共通路徑P7P8進行分組；對通孔層的量測以共通路徑P8P7進行分組，這樣便提升了后段工藝中針對金屬層和通孔的量測效率。
【專利附圖】
【附圖說明】
[0039]圖1所示為生產中所進行的有效量測的結構圖；
[0040]圖2為現有半導體生產過程中的量測流程示意圖；
[0041]圖3為本發明提供的半導體生產過程中的抽樣量測方法流程示意圖；
[0042]圖4為本發明的抽樣量測方法中建立抽樣組的實施例示意圖；
[0043]圖5為本發明的抽樣量測方法中出現量測未通過時重新建立抽樣組的實施例示意圖。
【具體實施方式】
[0044]為了使本發明的目的、技術方案及優點更加清楚明白，以下參照附圖并舉實施例，對本發明作進一步詳細說明。
[0045]如圖3所示，本發明提供的半導體生產過程中的抽樣量測方法，包括:
[0046]將前序生產工序機臺出貨的至少I個lot (批次)的WIP根據到達量測站點的時間和Wafer (晶圓)數量組成抽樣組；
[0047]在所述抽樣組中選擇到達量測站點時間最早的一個lot進行量測；
[0048]當所選擇lot的量測結果合格時，判定該lot所屬的抽樣組合格，以使該合格的抽樣組進入后續生產工序；
[0049]當所選擇lot的量測結果不合格時，將該lot所屬的抽樣組中未被量測的lot和隨后到達量測站點的lot根據到達量測站點的時間和Wafer數量組成新的抽樣組，并重新在新的抽樣組中選擇到達量測站點時間最早的一個lot進行量測，以確定新的抽樣組是否合格。
[0050]具體來說，將前序生產工序機臺出貨的至少I個lot的WIP根據到達量測站點的時間和Wafer數量組成抽樣組,具體包括:
[0051]設置一時間段參數和一 Wafer數量參數；
[0052]記錄到達量測站點的每批lot的時間，并記錄每批lot中所含Wafer的數量，將到達量測站點的lot按照到達量測站點的時間排序；
[0053]從所排序的第一批lot的出貨時間開始，當在所述時間段參數所規定的時間段結束，并且在該時間段內到達量測站點的所有lot所含Wafer的數量總數未超過所述Wafer數量參數時，將該時間段內到達量測站點的所有lot組成一個抽樣組；[0054]從所排序的第一批lot的出貨時間開始，當在所述時間段參數所規定的時間段未結束，并且在該未結束的時間段內已到達量測站點的所有lot所含Wafer的數量超過了所述Wafer數量參數時,將該未結束的時間段內到達量測站點的所有lot的Wafer數量按照到達量測站點時間的先后順序相加，將相加后未超過Wafer數量參數的最大數量的lot組成一個抽樣組。
[0055]當所選擇lot的量測結果不合格時，新的抽樣組的組成過程具體包括:
[0056]將量測結果不合格的lot所屬的抽樣組中的其他未被量測的lot和隨后到達量測站點的lot按照到達量測站點的時間排序；
[0057]從所排序的第一批lot的到達量測站點的時間開始，當在時間段參數所規定的時間段結束，并且在該時間段內到達量測站點的所有lot所含Wafer的數量總數未超過所述Wafer數量參數時,將該時間段內到達量測站點的所有lot組成一個新的抽樣組；
[0058]從所排序的第一批lot到達量測站點的時間開始，當在所述時間段參數所規定的時間段未結束，并且在該未結束的時間段中已到達量測站點的所有lot所含Wafer的數量超過了所述Wafer數量參數時,將該未結束的時間段內到達量測站點的所有lot的Wafer數量按照到達量測站點時間的先后順序相加，將相加后未超過Wafer數量參數時的最大數量的lot組成一個新的抽樣組。
[0059]上述方法中，所述時間段參數可設置為3小時，所述Wafer數量參數可設置為50片。
[0060]以下結合實際實際生產中的實例，對上述方法中組成抽樣組的過程進行進一步介紹。
[0061]如圖4所示的實施例中，共有兩臺前序生產工序機臺(tool)，該兩臺機臺進行相同工序的生產。其中，假設從前序生產工序機臺I中依次到達量測站點的批次分別為lot1、lot2、lot3、lot4……，從前序生產工序機臺2中依次到達量測站點的批次分別為lot5、lot6、lot7、lot8……。在生產中，每個lot都有其獨一的ID (身份)號以進行標識，并且每個lot到達量測站點的時間也有專門的記錄。1tl中共有waferl5片，lot2中共有wafer25
片，lot3 中共有 wafer25 片，lot4 中共有 wafer25 片......，lot5 中共有 wafer25 片，lot6
中共有wafer25片，lot7中共有wafer25片，lot8中共有wafer25片......。1tl到達量測
站點的時間為0:00，lot5到達量測站點的時間為0:10，lot2到達量測站點的時間為0:50，lot3到達量測站點的時間為1:40, lot4到達量測站點的時間為2:30, lot6到達量測站點的時間為4:00, lot7到達量測站點的時間為4:40, lot8到達量測站點的時間為5:20......。
[0062]上述所有lot的信息如下表所示。
[0063]
【權利要求】
1.一種半導體生產過程中的抽樣量測方法，其特征在于，包括: 將前序生產工序機臺出貨的至少I個批次lot的在制品WIP根據到達量測站點的時間和晶圓Wafer數量組成抽樣組； 在所述抽樣組中選擇到達量測站點時間最早的一個lot進行量測； 當所選擇lot的量測結果合格時，判定該lot所屬的抽樣組合格，以使該合格的抽樣組進入后續生廣工序； 當所選擇lot的量測結果不合格時，將該lot所屬的抽樣組中未被量測的lot和隨后到達量測站點的lot根據到達量測站點的時間和Wafer數量組成新的抽樣組，并重新在新的抽樣組中選擇到達量測站點時間最早的一個lot進行量測，以確定新的抽樣組是否合格。
2.根據權利要求1所述的半導體生產過程中的抽樣量測方法，其特征在于，將前序生產工序機臺出貨的至少I個lot的WIP根據到達量測站點的時間和Wafer數量組成抽樣組，包括: 設置一時間段參數和一 Wafer數量參數； 記錄到達量測站點的每批lot的時間，并記錄每批lot中所含Wafer的數量，將到達量測站點的lot按照到達量測站點的時間排序； 從所排序的第一批lot的出貨時間開始，當在所述時間段參數所規定的時間段結束，并且在該時間段內到達量 測站點的所有lot所含Wafer的數量總數未超過所述Wafer數量參數時，將該時間段內到達量測站點的所有lot組成一個抽樣組； 從所排序的第一批lot的出貨時間開始，當在所述時間段參數所規定的時間段未結束，并且在該未結束的時間段內已到達量測站點的所有lot所含Wafer的數量超過了所述Waf er數量參數時，將該未結束的時間段內到達量測站點的所有1t的Waf er數量按照到達量測站點時間的先后順序相加，將相加后未超過Wafer數量參數的最大數量的lot組成一個抽樣組。
3.根據權利要求2所述的半導體生產過程中的抽樣量測方法，其特征在于，當所選擇lot的量測結果不合格時，新的抽樣組的組成過程，包括: 將量測結果不合格的lot所屬的抽樣組中的其他未被量測的lot和隨后到達量測站點的lot按照到達量測站點的時間排序； 從所排序的第一批lot的到達量測站點的時間開始，當在時間段參數所規定的時間段結束，并且在該時間段內到達量測站點的所有lot所含Wafer的數量總數未超過所述Wafer數量參數時，將該時間段內到達量測站點的所有lot組成一個新的抽樣組； 從所排序的第一批lot到達量測站點的時間開始，當在所述時間段參數所規定的時間段未結束，并且在該未結束的時間段中已到達量測站點的所有lot所含Wafer的數量超過了所述Wafer數量參數時,將該未結束的時間段內到達量測站點的所有lot的Wafer數量按照到達量測站點時間的先后順序相加，將相加后未超過Wafer數量參數時的最大數量的lot組成一個新的抽樣組。
4.根據權利要求2或3所述的半導體生產過程中的抽樣量測方法，其特征在于，所述時間段參數為3小時,所述Wafer數量參數為50片。
5.根據權利要求1所述的半導體生產過程中的抽樣量測方法，其特征在于，所述抽樣量測方法還包括關鍵工藝量測篩選過程和overlay量測篩選過程。
6.根據權利要求5所述的半導體生產過程中的抽樣量測方法，其特征在于，所述關鍵工藝量測篩選過程包括: 根據所述時間段參數和所述Wafer數量參數進行條件限定，對滿足該條件的lot進行全部半導體布圖圖樣的量測，而對其它lot進行關鍵半導體布圖圖樣的量測；其中，關鍵半導體布圖圖樣為規則的幾何形狀。
7.根據權利要求6所述的半導體生產過程中的抽樣量測方法，其特征在于，所述關鍵工藝量測篩選過程還包括: 通過先進工藝控制APC調整獲取關鍵工藝量測數據的方式，以取得關鍵工藝量測的量測數據。
8.根據權利要求5所述的半導體生產過程中的抽樣量測方法，其特征在于，所述overlay量測篩選過程包括前段工藝overlay量測篩選過程和后段工藝overlay量測篩選過程。
9.根據權利要求8所述的半導體生產過程中的抽樣量測方法，其特征在于，所述前段工藝overlay量測篩選過程包括: 將基準對準框的量測定義為路徑P9，將其余工藝對準框的量測定義為正常工藝路徑P，則對于前段工藝中的OVL樣品的量測以共通路徑P9P進行分組；其中，基準對準框為有源區的對準框。
10.根據權利要求8所述的半導體生產過程中的抽樣量測方法，其特征在于，所述后段工藝overlay量測篩選過程包括: 將金屬層的量測定義為路徑P8，將通孔層的量測定義為路徑P7;對金屬層的量測以共通路徑P7P8進行分組；對通孔層的量測以共通路徑P8P7進行分組。
【文檔編號】H01L21/66GK103943523SQ201310020648
【公開日】2014年7月23日 申請日期:2013年1月21日 優先權日:2013年1月21日
【發明者】張京晶, 羅志林, 陳昵, 趙晨 申請人:中芯國際集成電路制造(上海)有限公司