專利名稱：半導體器件以及用于制造半導體器件的方法
技術領域：
本文所討論的實施例涉及一種半導體器件以及用于制造半導體器件的方法。
背景技術：
近來，無線通信等的便攜式電話和終端裝置等需要被進一步集成化和小型化，并降低成本。為此，具有安裝在一個且相同的半導體襯底上的芯單元、輸入/輸出電路以及高耐壓電路的半導體器件受到了關注。能夠通過一般的CMOS工藝形成芯單元和輸入/輸出電路單元的晶體管。另一方面，優選的是，在高耐壓電路中使用的晶體管確保高耐壓。相關參考文獻如下:日本特開專利公開第2007-49039號；日本特開專利公開第Hei7_161987號；以及日本特開專利公開第2011-199153號。在耐壓彼此極大不同的多個晶體管被安裝在一個且相同的半導體襯底上的情況下，會造成工藝的數量增加。
發明內容
本發明的目的是要提供一種半導體器件及其制造方法，使得可以形成所需導電類型的高耐壓晶體管，同時抑制了工藝的數量增加。根據實施例的一個方案，一種半導體器件包括:第一柵電極，形成在將要形成第一晶體管的第一導電類型的半導體襯底的第一區域上方，并且第一柵絕緣膜形成在第一柵電極與第一區域之間；第一導電類型的第一源極區，形成在第一柵電極一側的半導體襯底中；第一導電類型的第一漏極區，形成在第一柵電極另一側的半導體襯底中；第二導電類型的第一溝道摻雜層，至少形成在第一源極區與第一漏極區之間的第一溝道區的第一源極區側的區域中，該第一溝道摻雜層在位于第一漏極區側的一部分第一溝道摻雜層處具有第二導電類型的摻雜劑的濃度的濃度梯度，其朝向第一漏極區降低；第二導電類型的第一阱，形成在第一區域的除將要形成第一漏極區的區域外的區域中，該第一阱在位于第一漏極區側的一部分第一阱處具有第二導電類型的摻雜劑的濃度的濃度梯度，其朝向第一漏極區降低；以及第二導電類型的第二阱，形成在第一區域中，連接至第一阱且位于第一阱下方。根據實施例的另一個方案，一種用于制造半導體器件的方法包括:在將要形成第一晶體管的第一導電類型的半導體襯底的第一區域中形成第二導電類型的第一溝道摻雜層，該第一溝道摻雜層形成在除將要注入用于形成第一晶體管的第一漏極區的摻雜劑的第一指定區域外的區域中，使得第一溝道摻雜層與第一指定區域間隔開；在第一區域的除第一指定區域外的區域中形成第二導電類型的第一阱，使得第一阱與第一指定區域間隔開；在第一區域中形成將要連接至第一阱的第二導電類型的第二阱，使得第二阱位于第一阱下方；在第一區域中的半導體襯底上方形成第一晶體管的第一柵電極，并且在該第一柵電極與第一區域之間形成第一柵絕緣膜；以及在第一柵電極一側的半導體襯底中形成第一晶體管的第一導電類型的第一源極區，并在第一柵電極的另一側的半導體襯底的第一指定區域中形成第一導電類型的第一漏極區。
圖1為根據第一實施例的半導體器件(第一部分)的剖視圖；圖2A為根據第一實施例的半導體器件的平面圖；圖2B為根據第一實施例的半導體器件(第二部分)的剖視圖；圖3為示出根據第一實施例的半導體器件的一部分的電路的視圖；圖4為高耐壓晶體管的耐壓的曲線圖；圖5為根據第一實施例的半導體器件(第一部分)的雜質分布(impurity profile)的不意圖；圖6為控制3的雜質分布的示意圖；圖7為根據第一實施例的半導體器件(第二部分)的雜質分布的示意圖；圖8為根據第一實施例的半導體器件(第三部分)的雜質分布的示意圖；圖9為根據第一實施例的半導體器件(第四部分)的雜質分布的示意圖；圖10為高耐壓晶體管的泄漏電流的圖形；圖1lA至圖19為用于制造半導體器件的方法的步驟中的半導體器件的剖視圖，其示出了該方法；圖20為根據第一實施例的變型的半導體器件的剖視圖；圖21為示出根據第一實施例的變型的一部分半導體器件的電路的視圖；圖22為根據第二實施例的半導體器件的剖視圖；圖23A至圖25為用于制造根據第二實施例的半導體器件的方法的步驟中的半導體器件的剖視圖，其示出了該方法；以及圖26A至圖29C為用于制造根據參考的半導體器件的方法的步驟中的半導體器件的剖視圖，其示出了該方法。
具體實施例方式將參考圖26A至圖29C描述用于制造根據參考的半導體器件的方法。圖26A至圖29C為用于制造根據參考的半導體器件的方法的步驟中的半導體器件的剖視圖，其示出了該方法。圖26A至圖29C示出將要形成高耐壓晶體管的區域(將要形成高耐壓晶體管的區域)202。在半導體襯底210上，除了高耐壓晶體管240之外，還形成芯單元的晶體管、輸入/輸出電路的晶體管等，但這里未示出。首先，如圖26A所示，通過例如STI (淺溝槽隔離)形成用來限定器件區的器件隔離區212。接下來，如圖26B所示，利用其中形成有開口 296的光刻膠(photoresist)膜294作為掩模，通過離子注入將P型摻雜劑注入到半導體襯底210中以形成P型阱214。然后，通過灰化法(ashing)去除光刻膠膜294。接下來，如圖26C所示，利用其中形成有開口 300的光刻膠膜298作為掩模，通過離子注入將N型摻雜劑注入到半導體襯底210中以形成N型擴散層216。因而，形成了包圍P型阱214的側面的N型擴散層216。然后，通過灰化法去除光刻膠膜298。然后，如圖27A所示，利用帶有開口 304的光刻膠膜302作為掩模，通過離子注入將P型摻雜劑注入到半導體襯底210中以形成溝道摻雜層222。然后，通過灰化法去除光刻膠膜302。接下來，光刻膠膜303通過例如旋涂法形成在整個表面上。接下來，通過光刻來圖案化光刻膠膜303。因而，用于形成高耐壓晶體管240的輕摻雜漏極區228b的開口 305形成在光刻膠膜303中(參見圖27B)。然后，例如通過利用光刻膠膜303作為掩模的離子注入，將N型摻雜劑注入到半導體襯底210中以形成N型輕摻雜區228b。在形成輕摻雜漏極區228b的過程中，輕摻雜漏極區228b形成為能夠使得輕摻雜區228b的端部(end)與后文將要描述的重摻雜漏極區232b的端部之間的距離(參見圖29A)足夠大。輕摻雜漏極區228b的端部與重摻雜漏極區232b的端部之間的距離被設定得足夠大，從而使得能夠平緩(mitigate)高耐壓晶體管240的漏極234b側的雜質分布。因而，在向漏極234b的施加高電壓時能夠平緩電場的集中度(concentration),這導致高耐壓晶體管240的耐受電壓的提高。接下來，如圖27C所示，利用其中形成有開口 312的光刻膠膜310作為掩模，通過離子注入將N型摻雜劑注入到半導體襯底210中以形成N型掩埋擴散層218。N型掩埋擴散層218和N型擴散層216彼此連接。N型擴散層216和N型掩埋擴散層218形成N型阱220。然后，通過灰化法去除光刻膠膜310。然后，柵絕緣膜224通過熱氧化形成在半導體襯底210的表面上。接下來，通過CVD (化學氣相淀積)形成多晶硅膜。接下來，通過光刻來圖案化該多晶硅膜以形成多晶硅的柵電極226 (參見圖28A)。接下來，如圖28B所示，利用其中形成有開口 316的光刻膠膜314作為掩模，通過離子注入將摻雜劑注入到半導體襯底210中以形成N型輕摻雜擴散層228a。然后，通過灰化法去除光刻膠膜314。然后，絕緣膜通過CVD形成在整個表面上。接下來，如圖28C所示，通過使用以間隔件(spacer) 230a的形狀被圖案化的光刻膠膜330作為掩模來蝕刻絕緣膜。因而，在輕摻雜源極區228a側的柵電極226的側壁上，形成側壁絕緣膜230。在包含有位于輕摻雜漏極區228b側的柵電極226的側壁的部分上，形成間隔件230a。然后，通過灰化法去除光刻膠膜330。接下來，如圖29A所示，通過利用其中形成有開口 324的光刻膠膜322作為掩模的離子注入，來注入摻雜劑以形成N型重摻雜擴散層232a、232b和N型接觸區244。輕摻雜擴散層228a、228b和重摻雜擴散層232a、232b形成延伸源極/漏極結構或LDD (輕摻雜漏極)結構的源極/漏極擴散層234a、234b。然后，通過灰化法去除光刻膠膜322。然后，如圖29B所示，通過利用其中形成有開口 328的光刻膠膜326作為掩模的離子注入，將摻雜劑注入到半導體襯底210中以形成P型接觸區242。然后，通過灰化法去除光刻膠膜326。接下來，進行退火以激活注入到半導體襯底210中的摻雜劑。硅化物膜238形成在源極/漏極擴散層234a、234b、柵電極226以及接觸區242、244 上。因而，形成了包括柵電極226、源極/漏極擴散層234a、234b的N溝道型高耐壓晶體管240。如上所述，在用于制造根據參考的半導體器件的方法中，通過與形成輕摻雜漏極區228a的工藝不同的工藝來形成高耐壓晶體管240的輕摻雜漏極區228b (參見圖27B和圖28B)。輕摻雜漏極區228b和輕摻雜漏極區228a是通過不同的工藝形成的，這是因為要使重摻雜漏極區232b的端部與輕摻雜漏極區228b的端部之間的距離對于充分平緩雜質分布是足夠的。因而，平緩了在施加高電壓時將會被施加到漏極234b的電場，并且晶體管240能夠具有聞耐壓。然而，在用于制造根據參考的半導體器件的方法中，形成輕摻雜漏極區228b的工藝與形成輕摻雜漏極區228a的工藝獨立地進行，這增加了制造工藝。而制造工藝的增加是降低半導體器件成本的障礙。通常也優選的是，不形成N溝道型高耐壓晶體管，而形成P溝道型高耐壓晶體管。同樣也優選的是，形成N溝道型高耐壓晶體管和P溝道型高耐壓晶體管兩者。本申請的發明人進行了認真的研究，并得到了下面將要描述的半導體器件及其制造方法的構思。[a]第一實施例將參考圖1至圖19描述根據第一實施例的半導體器件及其制造方法。(半導體器件)首先，將參考圖1至圖10描述根據本實施例的半導體器件。圖1為根據本實施例的半導體器件的剖視圖。圖2A和圖2B為根據本實施例的半導體器件的平面圖和剖視圖。圖2A為平面圖，圖2B為剖視圖。圖1和圖2B為圖2A沿A-A'線的剖視圖。圖1至圖2B示出將要形成高耐壓晶體管的區域(將形成高耐壓晶體管的區域)2。圖1至圖2B的圖的左側為將要形成N溝道型高耐壓晶體管的區域(將要形成N溝道型高耐壓晶體管的區域)2N。圖1至圖2B的圖右側示出形成P溝道型高耐壓晶體管的區域(將要形成P溝道型高耐壓晶體管的區域)2P。在除了將形成高耐壓晶體管的區域2之外的區域中，存在這樣的情況:形成芯單元和輸入/輸出電路的低耐壓晶體管，但是這里沒有對他們進行描述。如圖1至圖2B所示，用來限定器件區的器件隔離區12形成在半導體襯底10中。半導體襯底10例如是P-硅襯底。在將要形成N溝道型高耐壓晶體管的區域2N中的半導體襯底10中，例如形成P型阱14。在除了將要形成輕摻雜漏極區28b的區域之外的區域中，形成包圍將要形成輕摻雜漏極區28b的區域且與輕摻雜漏極區28b間隔開的P型阱14。即，在與將要注入形成輕摻雜漏極區28b的摻雜劑的區域間隔開的區域中，注入形成P型阱14的摻雜劑。換句話說，在設計數據中以及在標線片(reticle)上，將要形成輕摻雜漏極區28b的區域和將要形成P型阱14的區域彼此間隔開。將要形成輕摻雜漏極區28b的區域在柵電極26a側的端部與P型阱14之間的距離L1 (參見圖2B)例如是大約100-300nm。將要形成輕摻雜漏極區28b的區域在柵電極26a側的端部與P型阱14之間的距離L1這里例如是大約220nm。接觸漏極擴散區34b的器件隔離區12的邊緣(端部)與P型阱14在漏極擴散層34b側的邊緣之間的距離L2 (參見圖2B)例如是大約100-600nm。與將要形成輕摻雜漏極區28b的區域間隔開的P型阱14形成為使得能夠在輕摻雜漏極區28b和P型阱14之間獲得平坦的(blunt)雜質分布。因而，即使在高電壓被施加到N溝道型高耐壓晶體管40N的漏極34b時，也能夠充分平緩N溝道型高耐壓晶體管40N在漏極34b側的電場的集中度，并且該耐壓能夠是足夠的。在將要形成N溝道型高耐壓晶體管的區域2N與將要形成P溝道型高耐壓晶體管的區域2P之間的邊界附近，漏極34b側的P型阱14的邊緣與漏極34b側的N型阱18的邊緣之間的距離L3例如是大約1-1.5 μ m。漏極34b側的P型阱14的邊緣與漏極34b側的N型阱18的邊緣之間的距離L3被設定得如此大到能夠防止由于摻雜劑的熱擴散造成的漏極34b與N型阱18之間的電性連接。在注入形成P型阱14和輕摻雜漏極區28b的摻雜劑之后，進行用于激活摻雜劑的熱處理。通過這種熱處理來對被注入形成P型阱14的P型摻雜劑進行擴散。也對被注入形成輕摻雜漏極區28b的N型摻雜劑進行擴散。因此，在輕摻雜漏極區28b側的那部分P型阱14中，存在從P型阱14到輕摻雜漏極區28b降低的P型摻雜劑的濃度梯度。在輕摻雜漏極區28b中，存在從輕摻雜漏極區28b到P型阱14降低的N型摻雜劑的濃度梯度。摻雜劑的這種擴散可能不能使P型阱14和輕摻雜漏極區28b彼此間隔開。然而，利用通過這種熱處理擴散的摻雜劑，仍可在輕摻雜漏極區28b和P型阱14之間獲得平坦的雜質分布。即使P型阱14和輕摻雜漏極區28b由于摻雜劑的擴散而彼此沒有間隔開，也可充分平緩輕摻雜漏極區28b與P型阱14之間的電場的集中度，并且該耐壓能夠是足夠的。因而，P型阱14和輕摻雜漏極區28b可彼此間隔開，并且可存在從輕摻雜漏極區28b到P型阱14降低的N型摻雜劑的濃度梯度。在將要形成高耐壓晶體管的區域2中的半導體襯底10中，形成包圍P型阱14側(外邊緣)的N型擴散層16。在將要形成高耐壓晶體管的區域2中的半導體襯底10中，N型掩埋擴散層(深N型阱)18形成在比P型阱14深的區域中。N型擴散層16和N型掩埋擴散層18彼此連接。N型擴散層16和N型掩埋擴散層18形成N型阱20。漏極擴散層34b側的N型掩埋擴散層18的邊緣與漏極擴散層34b側的P型阱14的邊緣充分間隔開。漏極擴散層34b側的N型掩埋擴散層18的邊緣與漏極擴散層34b側的P型阱14的邊緣之間的距離L4 (參見圖2B)例如是大約1-1.5 μ m。漏極擴散層34b側的N型掩埋擴散層18的邊緣與漏極擴散層34b側的P型阱14的邊緣之間的距離L4這里例如是大約I μ m。漏極擴散層34b側的N型掩埋擴散層18的邊緣與漏極擴散層34b側的P型阱14的邊緣之間的距離L4被設定得足夠大，從而防止由于摻雜劑的熱擴散造成的掩埋擴散層18與漏極擴散層34b之間的電性連接。將要形成輕摻雜漏極區28b的區域與N型掩埋擴散層18之間的距離(LJL4)大于將要形成輕摻雜漏極區28b的區域與P型阱14c之間的距離U。在將要形成N溝道型高耐壓晶體管的區域2N中的半導體襯底10中，形成溝道摻雜層22。在將要形成N溝道型高耐壓晶體管的區域2N中，在除將要形成輕摻雜漏極區28b的區域之外的區域中，形成與將要形成輕摻雜漏極區28b的區域間隔開的溝道摻雜層22。即，在與將要注入形成輕摻雜漏極區28b的摻雜劑的區域間隔開的區域中，注入形成溝道摻雜層22的摻雜劑。換句話說，在設計數據中以及在標線片上，將要形成輕摻雜漏極區28b的區域和將要形成溝道摻雜層22的區域彼此間隔開。在源極區34a與漏極區34b之間的溝道區的區域中，形成溝道摻雜層22(其至少位于源極區34a側)。將要形成輕摻雜漏極區28b的區域與溝道摻雜層22之間的距離L5例如是大約100-300nm。將要形成輕摻雜漏極區28b的區域與溝道摻雜層22之間的距離L5例如是大約180nm。與輕摻雜漏極區28b間隔開的溝道摻雜層22形成為使得能夠在輕摻雜漏極區28b與溝道摻雜層22之間獲得平坦的雜質分布。因而，即使在高電壓被施加到N溝道型高耐壓晶體管40N的漏極擴散層34b時，也能夠充分平緩輕摻雜漏極區28b與溝道摻雜層22之間的電場的集中度，并且該耐壓能夠是足夠的。在形成溝道摻雜層22和輕摻雜漏極區28b之后，進行用于激活摻雜劑的熱處理。這種熱處理對被注入用于形成溝道摻雜層22的P型摻雜劑進行擴散。這種熱處理也對被注入用于形成輕摻雜漏極區28b的N型摻雜劑進行擴散。在輕摻雜漏極區28b側的那部分溝道摻雜層22中，存在從溝道摻雜層22到輕摻雜漏極區28b下降的P型摻雜劑的濃度的濃度梯度。還存在從輕摻雜漏極區28b到溝道摻雜層22下降的N型摻雜劑的濃度的濃度梯度。摻雜劑的這種擴散可能不能使溝道摻雜層22和輕摻雜漏極區28b彼此間隔開。然而，即使利用通過這種熱處理擴散的摻雜劑，仍可在輕摻雜漏極區28b和溝道摻雜層22之間存在平坦的雜質分布。因而，即使高電壓被施加到N溝道型高耐壓晶體管40N的漏極擴散層34b，也能夠充分平緩輕摻雜漏極區28b與溝道摻雜層22之間的電場的集中度，并且該耐壓能夠是足夠的。因此，溝道摻雜層22和輕摻雜漏極區28b可彼此沒有間隔開，并且可存在從溝道摻雜層22到輕摻雜漏極區28b降低的P型摻雜劑的濃度的濃度梯度。在將要形成N溝道型高耐壓晶體管的區域2N中的半導體襯底10上，形成柵電極26a，并且在半導體襯底10與柵電極26a之間形成柵絕緣膜24。多晶硅例如用作柵電極26a的材料。在柵電極26a的兩側的半導體襯底10中，形成N型輕摻雜擴散層(延伸區)28a、28b。側壁絕緣膜(間隔件)30形成在柵電極26a的側壁上。在上面形成有側壁絕緣膜30的柵電極26a的兩側的半導體襯底10中，形成N型重摻雜擴散層32a、32b。N型輕摻雜擴散層28a、28b和N型重摻雜擴散層32a、32b形成延伸源極/漏極結構或LDD結構的源極/漏極擴散層34a、34b。因而，形成了包括柵電極26a和源極/漏極擴散層34a、34b的N溝道型高耐壓晶體管40N。在將要形成N溝道型高耐壓晶體管的區域2N中，形成電性連接至P型阱14的P型接觸區42。在將要形成P溝道型高耐壓晶體管的區域2P中的半導體襯底10中，在除將要形成輕摻雜漏極區29b的區域外的區域中，形成包圍輕摻雜漏極區29b且與輕摻雜漏極區29b間隔開的N型阱16。即，在將要形成P溝道型高耐壓晶體管的區域2P中，在與將要注入用于形成輕摻雜漏極區29b的摻雜劑的區域間隔開的區域中，注入用于形成N型阱16的摻雜齊U。換句話說，在設計數據中以及在標線片上，將要形成P溝道型高耐壓晶體管的區域2P的N型阱16的區域和將要形成輕摻雜漏極區29b的區域彼此間隔開。形成為包圍P型阱16側的上述N型擴散層16以及形成在將要形成P溝道型高耐壓晶體管的區域2P中的N型阱16由一個且相同的N型擴散層整體形成。位于柵電極26a側的將要形成輕摻雜漏極區29b的區域的端部與N型阱16之間的距離L6 (參見圖2B)例如是大約100-300nm。位于柵電極26a側的將要形成輕摻雜漏極區29b的區域的端部與N型阱16之間的距離L6這里例如是大約140nm。器件隔離區12的邊緣(其接觸輕摻雜漏極區29b)與輕摻雜漏極區29b側的N型阱16的邊緣之間的距離L7(參見圖2B)例如是大約100-600nm。在將要形成N溝道型高耐壓晶體管的區域2N與將要形成P溝道型高耐壓晶體管的區域2P之間的邊界附近的N型阱16的寬度L8 (參見圖2B)例如是大約1-1.5 μ m。與形成輕摻雜漏極區29b的區域間隔開的將要形成P溝道型高耐壓晶體管的區域2P的N型阱16形成為使得能夠在輕摻雜漏極區29b和N型阱16之間獲得平坦的雜質分布。因而，即使在高電壓被施加到P溝道型高耐壓晶體管40P的漏極35b時，也能夠充分平緩漏極35b側的晶體管40P的電場的集中度，并且該耐壓能夠是足夠的。在已經注入用于形成N型阱16和輕摻雜漏極區29b的摻雜劑之后，進行用于激活摻雜劑的熱處理。通過這種熱處理來對所注入的用于形成N型阱16的N型摻雜劑進行擴散。還對所注入的用于形成輕摻雜漏極區29b的P型摻雜劑進行擴散。在位于輕摻雜漏極區29b側的那部分N型阱16中，存在從N型阱16到輕摻雜漏極區29b降低的N型摻雜劑的濃度的濃度梯度。存在從輕摻雜漏極區29b到N型阱16降低的P型摻雜劑的濃度的濃度梯度。摻雜劑的這種擴散可能不會使N型阱16和輕摻雜漏極區29b間隔開。然而，即使利用通過該熱處理進行的摻雜劑的擴散，仍可在輕摻雜漏極區29b和N型阱16之間存在平坦的雜質分布。即使N型阱16與輕摻雜漏極區29b由于摻雜劑的擴散而彼此沒有間隔開，也可充分平緩輕摻雜漏極區29b與N型阱16之間的電場的集中度，并且該耐壓能夠是足夠的。因而，N型阱16與輕摻雜漏極區29b可彼此沒有間隔開，并且可存在從輕摻雜漏極區29b到N型阱16降低的P型摻雜劑的濃度的濃度梯度。在將要形成P溝道型高耐壓晶體管的區域2P中的半導體襯底10中，N型掩埋擴散層(深N型阱)18形成在比N型阱16深的區域中。在形成N型阱16的區域下方的區域中以及輕摻雜漏極區29b下方的區域中，形成與輕摻雜漏極區29b間隔開的掩埋擴散層18。N型阱16和N型掩埋擴散層18彼此連接。N型阱16和N型掩埋擴散層18形成N型阱20。被N型阱16包圍的那部分半導體襯底10以及P溝道型高耐壓晶體管40P的漏極擴散層35b通過N型阱20與半導體襯底10電氣隔離。漏極擴散層35通過N型阱18與半導體襯底10電氣隔離，由此P溝道型高耐壓晶體管40P能夠正常操作。在將要形成P溝道型高耐壓晶體管的區域2P中的半導體襯底10中，形成溝道摻雜層23。在除將要形成輕摻雜漏極區29b的區域外的區域中，形成與將要形成輕摻雜漏極區29b的區域間隔開的溝道摻雜層23。S卩，形成溝道摻雜層23的摻雜劑被注入到與將要注入形成輕摻雜漏極區29b的摻雜劑的區域間隔開的區域中。換句話說，在設計數據中以及在標線片上，將要形成輕摻雜漏極區29b的區域與將要形成溝道摻雜層23的區域彼此間隔開。在源極區35a與漏極區35b之間的溝道區的區域中，形成溝道摻雜層23 (其在至少源極區35a側)。將要形成輕摻雜漏極區29b的區域與溝道摻雜層23之間的距離L9 (參見圖2B)例如是大約100-300nm。將要形成輕摻雜漏極區29b的區域與溝道摻雜層23之間的距離L9例如是大約140nm。與輕摻雜漏極區29b間隔開的溝道摻雜層23形成為使得在輕摻雜漏極區29b與溝道摻雜層23之間獲得平坦的雜質分布。因而，即使在高電壓被施加到P溝道型高耐壓晶體管40P的漏極35b時，也能夠在輕摻雜漏極區29b與溝道摻雜層23之間充分平緩電場的集中度，并且該耐壓能夠是足夠的。在形成溝道摻雜層23和輕摻雜漏極區29b之后，進行用于激活摻雜劑的熱處理。這種熱處理對所注入的用于形成溝道摻雜層23的N型摻雜劑進行擴散。該熱處理還對所注入的用于形成輕摻雜漏極區29b的P型摻雜劑進行擴散。在位于輕摻雜漏極區29b側的那部分溝道摻雜層23中，存在從溝道摻雜層23到輕摻雜漏極區29b降低的N型摻雜劑的濃度的濃度梯度。在位于溝道摻雜層23側的那部分輕摻雜漏極區29b中，存在從輕摻雜漏極區29b到溝道摻雜層23降低的P型摻雜劑的濃度的濃度梯度。摻雜劑的這種擴散可能不會使溝道摻雜層23與輕摻雜漏極區29彼此間隔開。然而，即使利用通過這種熱處理擴散的摻雜劑，仍能夠在輕摻雜漏極區29和溝道摻雜層23之間獲得平坦的雜質分布。因而，即使在高電壓被施加到P溝道型高耐壓晶體管40P的漏極35b時，也能夠充分平緩在輕摻雜漏極區29b與溝道摻雜層23之間的電場的集中度。因而，溝道摻雜層23與輕摻雜漏極區29b可彼此沒有間隔開，并且可存在從溝道摻雜層23到輕摻雜漏極區29b降低的N型摻雜劑的濃度的濃度梯度。在將要形成P溝道型高耐壓晶體管的區域2P中的半導體襯底10上，形成柵電極26b，同時在半導體襯底10與柵電極26b之間形成柵絕緣膜24。多晶硅或其它材料例如用作柵電極26b的材料。在柵電極26b的兩側的半導體襯底10中，形成P型輕摻雜擴散層29a、29b。側壁絕緣膜30形成在柵電極26b的側壁上。在柵電極26b (其具有在其上形成的側壁絕緣膜30)的兩側的半導體襯底10中，形成P型重摻雜擴散層33a、33b。P型輕摻雜擴散層29a、29b和P型重摻雜擴散層33a、33b形成延伸源極/漏極結構或LDD結構的源極/漏極擴散層35a、35b。因而，形成了包括柵電極26b和源極/漏極擴散層35a、35b的P溝道型高耐壓晶體管40P。在將要形成高耐壓晶體管的區域2周圍，形成電性連接至N型阱16的N型接觸區(阱連接(well tap)區)44。形成包圍將要形成高耐壓晶體管的區域2的N型接觸區44 (參見圖2A)。在源極/漏極區34a、34b、35a、35b上，在柵電極26a、26b上，以及在接觸區42、44上，形成硅化物膜38。源極/漏極區34a、34b、35a、35b上的硅化物膜38用作源極/漏極的電極。在上面形成有晶體管40N、40P的半導體襯底10上，形成由具有例如大約400nm膜厚度的氧化硅膜構成的層間絕緣膜46。在層間絕緣膜46中，接觸孔48向下形成至硅化物膜38。在接觸孔48中，埋置導體插塞50。鎢(W)例如用作導體插塞50的材料。在其中埋置有導體插塞50的層間絕緣膜46上，形成層間絕緣膜52。在層間絕緣膜52中，形成用于將要被埋置的互連件56的溝槽54。在溝槽54中，埋置連接至導體插塞50的互連件56。銅(Cu)例如用作互連件56的材料。在其中埋置有互連件56的層間絕緣膜52上，形成層間絕緣膜58。在層間絕緣膜58上，形成層間絕緣膜60。在層間絕緣膜58中，接觸孔62向下形成至互連件56。在層間絕緣膜60中，形成連接至接觸孔62的溝槽64。在接觸孔62中，形成導體插塞66a，并且在溝槽64中，形成與導體插塞66a —體形成的互連件66b。Cu例如用作導體插塞66a和互連件66b的材料。在其中埋置有互連件66b的層間絕緣膜60上，形成層間絕緣膜68。在層間絕緣膜68上，形成層間絕緣膜70。在層間絕緣膜68中，形成抵達互連件66b的接觸孔72。在層間絕緣膜70中，形成連接至接觸孔72的溝槽74。在接觸孔72中，形成導體插塞76a，并且在溝槽74中，形成與導體插塞76b —體形成的互連件76b。Cu例如用作導體插塞76a和互連件76b的材料。在其中埋置有互連件76b的層間絕緣膜70上，形成層間絕緣膜78。在層間絕緣膜78上，形成層間絕緣膜80。在層間絕緣膜78中，接觸孔82向下形成至互連件76b。在層間絕緣膜80中，形成連接至接觸孔82的溝槽84。在接觸孔82中，形成導體插塞86a，并且在溝槽84中，形成與導體插塞86a—體形成的互連件86b。Cu例如用作導體插塞86a和互連件86b的材料。在其中掩埋有互連件86b的層間絕緣膜80上，形成層間絕緣膜88。在層間絕緣膜88中，形成接觸孔90。在接觸孔90中，形成導體插塞92a，并且在層間絕緣膜88上，形成連接至導體插塞92a的互連件92bl-92b6。鋁(Al)例如用作導體插塞92a和互連件92bl_92b6的材料。圖3為根據本實施例的一部分的半導體器件的電路。如圖1和圖3所示，輸入信號Vin的互連件92bl、92b2電性連接至N溝道型高耐壓晶體管40N的柵電極26a以及P溝道型高耐壓晶體管40P的柵電極26b。N溝道型高耐壓晶體管40N的源極34a和主體(P型阱)14電性連接至互連件92b3，該互連件92b3連接至地電位Vss。P溝道型高耐壓晶體管40P的源極35a和主體(N型阱)20電性連接至互連件92b4，該互連件92b4連接至電源電位Vdd。N溝道型高耐壓晶體管40N的漏極34b以及P溝道型高耐壓晶體管40P的漏極35b電性連接至輸出信號Vout的互連件92b5。N型阱20經由接觸層44電性連接至連接至電源電位Vdd的互連件92b6。因而，構成了包括N溝道型高耐壓晶體管40N和P溝道型高耐壓晶體管40P的CMOS逆變器電路。因而，構成了根據本實施例的半導體器件。(評估結果)接下來，將描述根據本實施例的半導體器件的評估結果。圖4為高耐壓晶體管的耐壓的曲線圖。在圖4中，在水平軸上取將要形成輕摻雜漏極區29b的區域與N型阱16之間的距離L6。在圖4中，在垂直軸上取耐壓。在P溝道型高耐壓晶體管40P上進行圖4所示的耐壓的測量。
圖4中標繪 表示示例I的情況，即，導通狀態(on-state)下的P溝道型高耐壓晶體管40P的耐壓。當測量導通狀態下的耐壓時，柵極26b的電壓設定在-1.2V處，源極35a和N型阱20的電壓設定在OV處，以及施加到漏極35b的負偏電壓逐漸增加。圖4中的標繪■表示“控制I”。“控制I”是在N型阱16形成在整個的將要形成P溝道型高耐壓晶體管的區域2P中且溝道摻雜層23形成在P溝道型晶體管40P的整個溝道區中的情況下，導通狀態下的耐壓。這種情況下，由于輕摻雜漏極區29b和N型阱16彼此沒有間隔開，因而距離L6是Onm。圖4中的標繪▲表示示例2，即，關斷狀態(off-state)下的P溝道型高耐壓晶體管40P的耐壓。當測量關斷狀態下的耐壓時，柵極26b、源極35a以及N型阱20的電壓為0V，并且將要施加到漏極35b的負偏電壓逐漸增加。圖4中的標繪 表示“控制2”。“控制2”是N型阱16形成在整個的將要形成P溝道型高耐壓晶體管的區域2P中以及溝道摻雜層23形成在P溝道型晶體管40P的整個溝道區中的情況下，關斷狀態下的耐壓。這種情況下，由于輕摻雜漏極區29b和N型阱16彼此沒有間隔開，因而距離L6為Onm。在進行圖4的測量中，輕摻雜漏極區29b與溝道摻雜層23之間的距離L9被設定為等于將要形成輕摻雜漏極區29b的區域與N型阱16之間的距離L6。如圖4所示，與“控制I”和“控制2”相比，示例I和2，即，根據本實施例的半導體器件能夠充分提高耐壓。如上所述，根據本實施例，能夠提供足夠高耐壓的晶體管。圖5為根據本實施例的半導體器件(第I部分)的雜質分布的示意圖。圖5為沿著圖2B中的B-C線的雜質分布。 即，圖5示出沿著N溝道型高耐壓晶體管40N的漏極擴散層34b的深度的雜質分布。在圖5中，在水平軸上取距離半導體襯底10的表面的距離，以及在圖5中，在垂直軸上取雜質濃度(impurity concentration)。圖6為“控制3”的雜質分布的示意圖。“控制3”是在N型阱18也位于漏極擴散層34b下方的區域中的情況下沿著B-C線的雜質分布。在圖6中，在水平軸上取距離半導體襯底10的表面的距離，以及在圖6中，在垂直軸上取雜質濃度。如在“控制3”中，在N型阱18位于漏極擴散層34b下方的區域中的情況下，漏極擴散層34b和N型阱18在由圖6中的虛線包圍的位置處電性短路。這種情況下，N溝道型高耐壓晶體管不能正常工作。另一方面，在本實施例中，N型阱18沒有被布置在漏極擴散層34b下方的區域中，漏極擴散層34b和N型阱18在沿著B-C線的位置處沒有電性短路(參見圖5)。圖7為根據本實施例的半導體器件(第2部分)的雜質分布的示意圖。圖7示出沿著圖2B中的B-D線的雜質分布。在圖7中，在水平軸上取距離半導體襯底10的表面的距離，以及在圖7中，在垂直軸上取雜質濃度。漏極擴散層34b和N型阱18彼此充分間隔開，從而，如圖7所示，漏極擴散層34b和N型阱18不會電性短路。圖8為根據本實施例的半導體器件(第3部分)的雜質分布的示意圖。圖8示出沿著圖2B中的B-E線的雜質分布。 在圖8中，在水平軸上取距離半導體襯底10的表面的距離，以及在圖8中，在垂直軸上取雜質濃度。
在由圖8中的虛線包圍的位置處，漏極擴散層34b的雜質濃度和N型阱18的雜質濃度彼此重疊。若漏極擴散層34b和N型阱18之間沒有P型阱14，則存在漏極擴散層34b和N型阱18在由圖8中的虛線包圍的位置處電性短路的風險。然而，在本實施例中，在漏極擴散層34b和N型阱18之間存在P型阱14，從而，漏極擴散層34b和N型阱18不會短路。圖8中的“控制3”示出漏極擴散層34b側的器件隔離區12的邊緣與漏極擴散層34b側的P型阱14的邊緣之間的距離L2被設定在O μ m的情況下的雜質分布。在“控制3”中，由于在漏極擴散層34b和P型阱14之間沒有獲得平坦的雜質分布，因此N溝道型晶體管難以具有足夠高的耐壓。因而，可取的是，將漏極擴散層34b側的P型阱14的邊緣與將要形成輕摻雜漏極區32b的區域間隔開一定程度。圖9為根據本實施例的半導體器件(第4部分)的雜質分布的示意圖。圖9示出沿著圖2B中的F-G線的雜質分布。即，圖9示出P溝道型高耐壓晶體管40P沿著漏極擴散層35b的深度的雜質分布。在圖9中，在水平軸上取距離半導體襯底10的表面的距離，以及在圖9中，在垂直軸上取雜質濃度。在漏極擴散層35b和N型阱18之間，存在沒有注入摻雜劑的部分(即，一部分半導體襯底10)，從而，漏極擴散層35b和N型阱18不會電性短路。根據本實施例，如圖9所示，漏極擴散層35b和N型阱18彼此充分電性隔離，從而，該半導體器件能夠包括具有足夠高耐壓的P溝道型高耐壓晶體管40P。圖10為高耐壓晶體管的泄漏電流的曲線圖。在N溝道型高耐壓晶體管40N上進行圖10所示的泄漏電流的測 量。在圖10中，在水平軸上取P型阱14的漏極擴散層34b的邊緣與位于漏極擴散層34b側的N型阱18的邊緣之間的距離L3、L4。在圖10中，在垂直軸上取漏極34b與N型阱18之間的泄漏電流。在圖10中，標繪 表示漏極電壓設定在8V時的泄漏電流。在圖10中，標繪■表示漏極電壓設定在IOV時的泄漏電流。在圖10中，標繪Λ表示漏極電壓設定在12V時的泄漏電流。在進行圖10的測量中，柵極26a、源極34a、主體(P型阱)14以及N型阱20的電位為0V，并且距離L3的值和距離L4的值被設定為彼此相等。在圖10中，點線表示目標值，且優選的是泄漏電流小于該目標值。如圖10所示，隨著使漏極擴散層34b側的P型阱14的邊緣與漏極擴散層34b側的N型阱18的邊緣之間的距離L3、L4變得更大，而該泄漏電流變小。因而，為了使泄漏電流足夠低，優選的是，漏極擴散層34b側的P型阱14的邊緣與漏極擴散層34b側的N型阱18的邊緣之間的距離L3、L4為I μ m或I μ m以上。如上所述，在本實施例中，在與將要形成輕摻雜漏極區29b的區域間隔開的區域中，形成溝道摻雜層23和N型阱16。因而，在本實施例中，能夠在溝道摻雜層23和輕摻雜漏極區29b之間以及在輕摻雜漏極區29b和N型阱16之間獲得平坦的雜質分布。因而，根據本實施例，即使在高電壓被施加到漏極擴散層35b時，也能夠充分平緩電場的集中度，并且能夠使該耐壓是足夠的。由于埋置在漏極區35b下方的區域中的N型阱18的原因，漏極區35b能夠與半導體襯底10電氣隔離，并且能夠獲得P溝道型晶體管40P。而且，根據本實施例，輕摻雜漏極區29b和輕摻雜源極區29a以相同的工藝形成。輕摻雜漏極區29b并不以與形成輕摻雜源極區29a的工藝不同的工藝形成,這能夠抑制(suppress)工藝的數量。因而，根據本實施例，該半導體器件能夠包括所需導電類型的高耐壓晶體管，同時減少了制造工藝的數量。在本實施例中，溝道摻雜層23形成在與將要形成輕摻雜漏極區29b的區域間隔開的區域中，從而能夠獲得低導通電阻(on resistance)的高耐壓晶體管40P。因而，根據本實施例，該半導體器件能夠包括良好電氣特性的高耐壓晶體管。(用于制造半導體器件的方法)接下來，將參考圖1lA至圖19描述根據本實施例的用于制造半導體器件的方法。圖1lA至圖19為在用于制造半導體器件的方法步驟中的半導體器件的剖視圖，其示出該方法。首先，如圖1lA所示，通過例如STI形成限定器件區的器件隔離區12。器件隔離區12的深度例如是大約0.2-0.3 μ m。接下來，光刻膠膜94通過例如旋涂法形成在整個表面上。然后，通過光刻來圖案化光刻膠膜94。因而，用于形成P型阱14的開口 96形成在光刻膠膜94中(參見圖11B)。用于形成P型阱14的開口 96與用以注入摻雜劑以形成輕摻雜漏極區28b (參見圖14B)的區域在設計數據和標線片中彼此間隔開。然后，通過例如利用光刻膠膜94作為掩模的離子注入，將P型摻雜劑注入到半導體襯底10中以形成P型阱14。當注入P型摻雜劑時，該P型摻雜劑這樣被注入，使得漏極擴散層34b側的器件隔離區12的邊緣(參見圖1)與漏極擴散層34b側的P型阱14的邊緣變為例如大約0.1-0.6 μ m。硼(B)例如用作P型摻雜劑。加速度能量(acceleration energy)例如是100-200keV。用量例如是2X 1013-5X 1013cnT2。在除將要形成輕摻雜漏極區28b的區域外的區域中，形成包圍輕摻雜漏極區28b且與將要形成輕摻雜漏極區28b的區域間隔開的P型阱14。即，形成與將要注入用于形成輕摻雜漏極區28b的摻雜劑的區域間隔開的P型阱14。然后，通過例如灰化法去除光刻膠膜94。接下來，光刻膠膜98通過例如旋涂法形成在整個表面上。然后，通過光刻來圖案化光刻膠膜98。因而，用于形成N型擴散層(N型阱)16的開口 100形成在光刻膠膜98中(參見圖12A)。接下來，例如通過利用光刻膠膜98作為掩模的離子注入，將N型摻雜劑注入到半導體襯底10中以形成N型擴散層(N型阱)16。當注入N型摻雜劑時，該N型摻雜劑這樣被注入，使得接觸漏極擴散層35b的器件隔離區12的邊緣(參見圖1)與漏極擴散層35b側的N型阱16的邊緣之間的距離L7例如是大約0.1-0.6 μ m。磷(P)例如用作N型摻雜劑。加速度能量例如是大約300-400keV。用量是大約2 X 1013_5 X 1013cnT2。因而，在除將要形成P溝道型高耐壓晶體管40P的輕摻雜漏極區29b的區域外的區域中，形成包圍輕摻雜漏極區29b且與將要形成輕摻雜漏極區29b的區域間隔開的N型阱16。形成包圍P型阱14側的N型擴散層16。然后，通過例如灰化法去除光刻膠膜98。接下來，光刻膠膜102通過例如旋涂法形成在整個表面上。接下來，通過光刻來圖案化光刻膠膜102。因而，用于形成溝道摻雜層22的開口104形成在光刻膠膜102中(參見圖12B)。用于形成溝道摻雜層22的開口 104與將要注入用于形成輕摻雜漏極區28b的摻雜劑的區域(參見圖14B)在設計數據中和標線片上彼此間隔開。然后，通過例如利用光刻膠膜102作為掩模的離子注入，將P型摻雜劑注入到半導體襯底10中以形成溝道摻雜層22。硼(B)例如用作P型摻雜劑。加速度能量例如是20-40keV。用量是大約2X1012-5X1012cnT2。因而，形成了溝道摻雜層22。在將要形成N溝道型高耐壓晶體管的區域40N中的溝道摻雜層22形成為與將要形成輕摻雜漏極區28b的區域間隔開。即，形成與將要被注入用于形成輕摻雜漏極區28b的摻雜劑的區域間隔開的溝道摻雜層22。然后，通過例如灰化法去除光刻膠膜102。接下來，光刻膠膜106通過例如旋涂法形成在整個表面上。接下來，通過光刻來圖案化光刻膠膜106。因而，用于形成溝道摻雜層23的開口108形成在光刻膠膜106中(參見圖13A)。用于形成溝道摻雜層23的開口 108與將要注入用于形成輕摻雜漏極區29b的摻雜劑的區域(參見圖15A)在設計數據中和標線片上彼此間隔開。然后，通過例如利用光刻膠膜106作為掩模的離子注入，將N型摻雜劑注入到半導體襯底10中以形成溝道摻雜層23。砷(As)例如用作N型摻雜劑。加速度能量例如是大約100-200keV。用量是大約IX 1013-5 X 1013cm_2。因而，形成溝道摻雜層23。將要形成P溝道型高耐壓晶體管的區域40P的溝道摻雜層23形成為與輕摻雜漏極區29b間隔開(參見圖15A)。即，形成與將要注入用于形成輕摻雜漏極區29b的摻雜劑的區域間隔開的溝道摻雜層23。然后，通過例如灰化法去除光刻膠膜106。接下來，光刻膠膜110通過例如旋涂法形成在整個表面上。接下來，通過光刻來圖案化光刻膠膜110。因而，用于形成N型掩埋擴散層18的開口 112形成在光刻膠膜110中(參見圖13B)。然后，通過例如利用光刻膠膜110作為掩模的離子注入，將N型摻雜劑注入到半導體襯底10中以形成N型掩埋擴散層18。當注入N型摻雜劑時，該N型摻雜劑這樣被注入，使得漏極34b側的P型阱14的邊緣與漏極34b側的N型阱18的邊緣之間的距離L3、L4例如是大約1-1.5 μ m。P例如用作N型摻雜劑。加速度能量例如是大約700-900keV。用量是大約IX 1013-5 X IO13CnT2。因而，形成N型掩埋層18。N型掩埋層18被布置在N型擴散層16的下方。N型掩埋擴散層18和N型擴散層16彼此連接。N型擴散層16和N型掩埋擴散層18形成N型阱20。在將要形成N溝道型高耐壓晶體管的區域2N中，N型掩埋擴散層18被形成為使得漏極擴散層34b側的N型掩埋擴散層18的邊緣與漏極擴散層34b側的P型阱14的邊緣間隔開。在將要形成P溝道型高耐壓晶體管的區域2P中，半導體襯底10被N型擴散層16包圍的部分通過N型阱20與半導體襯底10電氣隔離。然后，通過例如灰化法去除光刻膠膜110。接下來，由具有例如6nm膜厚度的氧化硅膜構成的柵絕緣膜24通過例如熱氧化法形成在半導體襯底10的表面上。接下來，通過例如CVD形成由具有例如100_150nm膜厚度的多晶硅膜。
然后,通過光刻來圖案化多晶娃膜以形成多晶娃的柵電極26a、26b (參見圖14A)。接下來，光刻膠膜114通過例如旋涂法形成在整個表面上。接下來，通過光刻來圖案化光刻膠膜114。因而，用于暴露將要形成N溝道型高耐壓晶體管的區域2N的開口 116形成在光刻膠膜14中(參見圖14B)。接下來，通過例如利用光刻膠膜114作為掩模的離子注入，將N型摻雜劑注入到半導體襯底10中以形成N型輕摻雜擴散層(延伸區)28a，28b。P例如用作N型摻雜劑。加速度能量例如是大約20-40keV。用量是2 X 1013-5X IO13CnT2。因而，形成N型輕摻雜擴散層28a、28b。然后，通過例如灰化法去除光刻膠膜114。然后，光刻膠膜118通過例如旋涂法形成在整個表面上。接下來，通過光刻來圖案化光刻膠膜118。因而，用于暴露將要形成P溝道型高耐壓晶體管的區域2P的開口 120形成在光刻膠膜118中(參見圖15A)。接下來，通過例如利用光刻膠膜118作為掩模的離子注入，將P型摻雜劑注入到半導體襯底10中以形成P型輕摻雜擴散層(延伸區)29a，29b。氟化硼例如用作P型摻雜劑。加速度能量例如是大約10-30keV。用量是大約2X1013-5X1013cm_2。因而，形成P型輕摻雜擴散層29a、29b。然后，通過例如灰化法去除光刻膠膜118。接下來，由具有例如IOOnm膜厚度的氧化硅膜通過例如CVD形成在整個表面上。然后，該氧化硅膜被各向異性蝕刻以在柵電極26a、26b的側壁上形成由氧化硅膜構成的側壁絕緣膜30 (參見圖15B)。接下來，光刻膠膜122通過例如旋涂法形成在整個表面上。然后，通過光刻圖案化光刻膠膜122。因而，用于分別暴露將要形成N溝道型高耐壓晶體管的區域2N以及將要形成N型接觸區44的區域的開口 124形成在光刻膠膜122中(參見圖16A)。接下來，通過例如利用光刻膠膜122作為掩模的離子注入，將N型摻雜劑注入到半導體襯底10中以形成N型重摻雜擴散層32a、32b和N型接觸區44。P例如用作N型摻雜齊U。加速度能量例如是大約8-lOkeV。用量是大約5X1015-8X1015cm_2。因而，形成N型重摻雜擴散層32a、32b和N型接觸區44。輕摻雜擴散層28a、28b和重摻雜擴散層32a、32b形成延伸源極/漏極結構或LDD結構的源極/漏極擴散層34a、34b。然后，通過例如灰化法去除光刻膠膜122。接下來，光刻膠膜126通過例如旋涂法形成在整個表面上。接下來，通過光刻來圖案化光刻膠膜126。因而，用于分別暴露將要形成P溝道型高耐壓晶體管的區域2P和P型接觸區42的開口 128形成在光刻膠膜126中(參見圖16B)。接下來，通過例如利用光刻膠膜126作為掩模的離子注入，將P型摻雜劑注入到半導體襯底10中以形成P型重摻雜擴散層33a、33b和P型接觸區。B (硼)例如用作P型摻雜齊U。加速度能量例如是大約4-lOkeV。用量是大約4X1015-6X1015cm_2。因而，形成P型重摻雜擴散層33a、33b和N型接觸區42。輕摻雜擴散層29a、29b和重摻雜擴散層33a、33b形成延伸源極/漏極結構或LDD結構的源極/漏極擴散層35a、35b。然后，通過例如灰化法去除光刻膠膜120。
接下來，進行用于激活注入到半導體襯底10中的摻雜劑的退火(熱處理)。熱處理溫度例如是大約1000°c。熱處理的時間段例如是大約I秒鐘。接下來，由具有例如20_50nm膜厚度的鈷膜或鎳膜構成的難熔金屬膜形成在整個表面上。然后,進行熱處理以使半導體襯底10中的娃原子與難熔(refractory)金屬膜中的金屬原子彼此反應，同時使柵電極26a、26b中的硅原子與難熔金屬膜中的金屬原子彼此反應。然后，去除未反應的難熔金屬膜。因而，由例如硅化鈷或硅化鎳構成的硅化物膜38形成在源極/漏極擴散層34a、34b、35a和35b、柵電極26a、26b以及接觸區42、44上(參見圖 17A)。接下來，由具有例如400nm膜厚度的氧化硅膜構成的層間絕緣膜46通過例如CVD形成在整個表面上(參見圖17B)。接下來，通過光刻，多個接觸孔48在層間絕緣膜46中分別向下形成至硅化物膜38。接下來，具有10-20nm膜厚度的Ti膜和具有10_20nm膜厚度的TiN膜通過例如濺射法依次疊置在整個表面上以形成阻擋膜(未示出)。接下來，通過例如CVD形成由具有例如300nm膜厚度的鎢膜。接下來，通過例如CMP (化學機械研磨)研磨該鎢膜直到暴露出層間絕緣膜46的表面。因而，由例如鎢構成的導體插塞50被埋置在接觸孔48中。然后，由具有例如600nm膜厚度的氧化硅膜構成的層間絕緣膜52通過例如CVD形成在整個表面上。接下來，用于將要埋置的互連件56的溝槽54通過光刻形成在層間絕緣膜52中。接下來，通過例如電鍍形成例如Cu膜。然后，通過例如CMP研磨該Cu膜直到暴露出層間絕緣膜52的表面。因而，由Cu構成的互連件56被埋置在溝槽54中。然后，層間絕緣膜58通過例如CVD形成在整個表面上。接下來，層間絕緣膜60通過例如CVD形成在整個表面上。接下來，接觸孔62在層間絕緣膜58中通過光刻向下形成至互連件56，同時連接至接觸孔62的溝槽64形成在層間絕緣膜60中。接下來，通過例如電鍍形成例如Cu膜。然后，通過例如CMP研磨該Cu膜直到暴露出層間絕緣膜60的表面。因而，由Cu構成的導體插塞66a被埋置在接觸孔62中，同時由Cu構成的互連件66b被埋置在溝槽64中。接下來，層間絕緣膜68通過例如CVD形成在整個表面上。接下來，層間絕緣膜70通過例如CVD形成在整個表面上。然后，通過光刻，接觸孔72在層間絕緣膜68中向下形成至互連件66b，同時連接至接觸孔72的溝槽74形成在層間絕緣膜70中。接下來，通過例如電鍍形成例如Cu膜。然后，通過例如CMP研磨該Cu膜直到暴露出層間絕緣膜70的表面。因而，由Cu構成的導體插塞76a被埋置在接觸孔72中，同時由Cu構成的互連件76b被埋置在溝槽74中。接下來，層間絕緣膜78通過例如CVD形成在整個表面上。接下來，層間絕緣膜80通過例如CVD形成在整個表面上。接下來，通過光刻，接觸孔82在層間絕緣膜78中向下形成至互連件76b，同時連接至接觸孔82的溝槽84形成在層間絕緣膜80中。接下來，通過例如電鍍形成例如Cu膜。然后，通過例如CMP研磨該Cu膜直到暴露出層間絕緣膜80的表面。因而，由Cu構成的導體插塞86a被埋置在接觸孔82中，同時由Cu構成的互連件86b被埋置在溝槽84中(參見圖18)。接下來，由具有例如800nm膜厚度的氧化硅膜構成的層間絕緣膜88通過例如CVD形成在整個表面上。接下來，通過光刻，接觸孔90在層間絕緣膜88中向下形成至互連件86b。接下來，通過例如濺射形成例如Al膜。然后，通過光刻來圖案化該Al膜。因而，由Al構成的導體插塞92a被埋置在接觸孔90中，同時形成連接至導體插塞92a的由Al構成的互連件92bl_92b6。因而，制造出根據本實施例的半導體器件(參見圖19)。如上所述，在本實施例中，形成與將要注入用于形成輕摻雜漏極區28b、29b的摻雜劑的區域間隔開的溝道摻雜層22、23，從而，漏極34、35側的雜質分布是平坦的。因此，在本實施例中，形成輕摻雜源極區28a、29a以及形成輕摻雜漏極區28b、29b的離散(discrete)工藝不是必需的。即，不需要用于形成輕摻雜漏極區28b、29b以及形成輕摻雜源極區28a、29a的離散的光刻膠膜。因而，根據本實施例，能夠形成高耐壓晶體管40N、40P，且同時簡化制造工藝。(變型)接下來，將參考圖20和圖21描述根據本實施例的變型的半導體器件。圖20為根據本實施例的半導體器件的剖視圖。圖21為根據本變型的一部分的半導體器件的電路圖。根據本變型的半導體器件包括ESD (靜電放電)保護電路，其包括N溝道型高耐壓晶體管40N和P溝道型高耐壓晶體管40P。如圖20和圖21所示，用于輸入/輸出信號(Vin/Vout)的互連件92b7電性連接至N溝道型高耐壓晶體管40N的漏極34b和P溝道型高耐壓晶體管40P的漏極35b。P溝道型高耐壓晶體管40P的柵電極26p、P溝道型高耐壓晶體管40P的源極35a以及主體(N型阱)20電性連接至互連件92b9 (其將要連接至電源電位Vdd)。N溝道型高耐壓晶體管40N的柵電極26a、N溝道型高耐壓晶體管40N的源極34a以及主體(P型阱)14電性連接至互連件92b8 (其將要連接至地電位Vss)。N溝道型高耐壓晶體管40N的漏極34b和P溝道型高耐壓晶體管40P的漏極35b連接至內部電路4。因而，構成了包括N溝道型高耐壓晶體管40N和P溝道型高耐壓晶體管40P的ESD保護電路。因而，構成了根據本實施例的半導體器件。如上所述，可以通過使用N溝道型高耐壓晶體管40N和P溝道型高耐壓晶體管40P形成ESD保護電路。[b]第二實施例將參考圖22至圖25描述根據第二實施例的半導體器件及其制造方法。本實施例與圖1至圖21所示的根據第一實施例的半導體器件及其制造方法相同的元件由相同的附圖標記來表示，以不再重復或者簡化描述。(半導體器件)首先，將參考圖22描述根據本實施例的半導體器件。圖22為根據本實施例的半導體器件的剖視圖。在根據本發明的本實施例中，柵電極26a、26b與重摻雜漏極區32b、33b之間的距離1^、L11被設定得足夠大。如圖22所示，在柵電極26a兩側的半導體襯底10中，形成N型輕摻雜擴散層28a、28b。在源極擴散層(源極區)34a側的柵電極26a的側壁上，形成側壁絕緣膜(間隔件)30。另一方面，在包含漏極擴散層(漏極區)34b側的柵電極26a的側壁的部分上，形成間隔件30a。形成覆蓋柵電極26a的側壁以及一部分的輕摻雜漏極區28b的間隔件30a。間隔件30a用作掩模(注入阻擋)以防止當形成重摻雜漏極區32b時的摻雜劑的注入。當形成硅化物膜38時，間隔件30a用作防止硅化的掩模(硅化物阻擋)。在柵電極26a (其上形成有側壁絕緣膜30和間隔件30a)的兩側的半導體襯底10中，形成N型重摻雜擴散層32a、32b。柵電極26a與N型重摻雜擴散漏極區32b之間的距離L10例如是大約180nm。N型輕摻雜擴散層28a、28b和N型重摻雜擴散層32a、32b形成延伸源極/漏極結構或LDD結 構的源極/漏極擴散層34a、34b。在本實施例中，柵電極26a與重摻雜漏極區32b之間的距離Lltl被設定得長于柵電極26a與重摻雜源極區32a之間的距離。柵電極26a與重摻雜漏極區32b之間的距離Lltl被設定得相對較大，從而使得漏極34b側的雜質分布能夠足夠平坦，并且該耐壓能夠是足夠的。因而，構成了包括柵電極26a和源極/漏極擴散層34a、34b的N溝道型高耐壓晶體管40a。在半導體襯底10中，P型輕摻雜擴散層29a、29b形成在柵電極26b的兩側。在源極擴散層35a側的柵電極26b的側壁上，形成側壁絕緣膜30。另一方面，在包含漏極擴散層35b側的柵電極26b的側壁的部分，形成間隔件30a。形成覆蓋柵電極26b的側壁以及輕摻雜漏極區29b的一部分的間隔件30a。在半導體襯底10中，在其上形成有側壁絕緣膜30和間隔件30a的柵電極26b的兩側，形成P型重摻雜擴散層33a、33b。柵電極26b與P型重摻雜漏極區33b之間的距離L11例如是大約180nm。P型輕摻雜擴散層29a、29b和P型重摻雜擴散層33a、33b形成延伸源極/漏極結構或LDD結構的源極/漏極擴散層35a、35b。在本實施例中，柵電極26b與重摻雜漏極區33b之間的距離L11被設定得大于柵電極26b與重摻雜漏極區33b之間的距離。柵電極26b與重摻雜漏極區33b之間的距離L11被設定得相對較大，使得漏極35b側的雜質分布能夠是平坦的，并且該耐壓能夠是足夠的。因而，構成了包括柵電極26b和源極/漏極擴散層35a、35b的P溝道型高耐壓晶體管40b。
(評估結果)接下來，將參考圖4描述根據本實施例的半導體器件的評估結果。圖4中的標繪〇表示示例3的情況，即，導通狀態下的根據本實施例的半導體器件的P溝道型高耐壓晶體管40P的耐壓。當測量導通狀態下的耐壓時，柵極26b的電壓為-1.2V，源極35a和N型阱20的電壓為0V，以及施加到漏極35b的負偏電壓逐漸增加。圖4中的標繪Λ表示示例4的情況，即，關斷狀態下的根據本實施例的半導體器件的P溝道型高耐壓晶體管40Ρ的耐壓。當測量關斷狀態下的耐壓時，柵極26b、源極35a以及N型阱20的電壓為0V，以及施加到漏極35b的負偏電壓逐漸增加。如圖4所示，與示例I和2相比，示例3和4，即，根據本實施例的半導體器件能夠提聞耐壓。因而，根據本實施例，該半導體器件能夠包括更高耐壓的溝道高耐壓晶體管。如上所述，柵電極26a、26b與重摻雜漏極區32b、33b之間的距離L1(l、Ln可以被設定得足夠大。根據本實施例，能夠使漏極34b、35b側的雜質分布平坦，因而，該耐壓能夠更聞。(用于制造半導體器件的方法)接下來，將參 考圖23A至圖25描述用于制造根據本實施例的半導體器件的方法。圖23A至圖25為用于制造半導體器件的方法的步驟中的根據本實施例的半導體器件的剖視圖，其示出該方法。首先，形成器件隔離區的步驟至形成輕摻雜擴散層29a、29b的步驟與參考圖1lA至圖15A的上述用于制造根據第一實施例的半導體器件的方法相同，將不再重復對其的描述。接下來，由具有例如IOOnm膜厚度的氧化硅膜通過例如CVD形成在整個表面上。接下來，光刻膠膜130通過例如旋涂法形成在整個表面上。然后，通過光刻來圖案化光刻膠膜130。因而，形成用于形成間隔件30a的光刻膠膜130 (參見圖23A)。然后,利用光刻膠膜130作為掩模，蝕刻該氧化硅膜。因而，由氧化硅膜構成的側壁絕緣膜30形成在輕摻雜源極區28a、29a側的柵電極26a、26b的側壁上。由氧化硅膜構成的間隔件30a形成在這樣的部分上，該部分包含輕摻雜漏極區28b、29b側的柵電極26a、26b的側壁。間隔件30a用作防止注入摻雜劑的掩模(注入阻擋)。間隔件30a用作防止當形成硅化物膜38時的硅化的掩模(硅化物阻擋)。因此，間隔件30a形成在柵電極26a、26b的側壁上以及部分輕摻雜漏極區28b、29b上。柵電極26a、26b與間隔件30a的邊緣之間的距離L1(l、L11例如是大約180nm。接下來，光刻膠膜132通過例如旋涂法形成在整個表面上。然后，通過光刻圖案化光刻膠膜132。因而，用于分別暴露將要形成N溝道型高耐壓晶體管的區域2N以及將要形成N型接觸區(阱連接區)44的區域的開口 134形成在光刻膠膜132中(參見圖23B)。然后，利用光刻膠膜132、柵電極26a、側壁絕緣膜30以及間隔件30a作為掩模，通過例如離子注入將N型摻雜劑注入到半導體襯底10中。因而，形成N型重摻雜擴散層32a、32b和N型接觸區44。形成與柵電極26a充分間隔開的N型漏極區32b。柵電極26a與重摻雜漏極區32b之間的距離Lltl被設定得長于柵電極26a與重摻雜源極區32a之間的距離。輕摻雜擴散層28a、28b和重摻雜擴散層32a、32b形成延伸源極/漏極結構或LDD結構的源極/漏極擴散層34a、34b。然后，通過例如灰化法去除光刻膠膜132。接下來，光刻膠膜136通過例如旋涂法形成在整個表面上。接下來，通過光刻來圖案化光刻膠膜136。因而，用于分別暴露將要形成P溝道型高耐壓晶體管的區域2P以及將要形成P型接觸區(阱連接區)42的區域的開口 138形成在光刻膠膜136中(參見圖24)。接下來，利用光刻膠膜136、柵電極26b、側壁絕緣膜30以及間隔件30a作為掩模，通過例如離子注入將P型摻雜劑注入到半導體襯底10中。因而，形成P型重摻雜擴散層33a、33b和P型接觸區42。形成與柵電極26b充分間隔開的P型漏極區33b。柵電極26b與重摻雜漏極區33b之間的距離L11被設定得比柵電極26b與重摻雜源極區33a之間的距離更長。輕摻雜擴散層29a、29b和重摻雜擴散層33a、33b形成延伸源極/漏極結構或LDD結構的源極/漏極擴散層35a、35b。然后，通過例如灰化法去除光刻膠膜136。用于制造半導體器件的方法的以下步驟與根據圖17A至圖19所示的用于制造第一實施例的半導體器件的方法相同，將不再重復對其的描述。因而，制造出根據本實施例的半導體器件(參見圖25)。[變型實施例]本發明不限于上述實施例，并且能夠涵蓋其它各種變型。例如，在上述實施例中，半導體襯底10是P型半導體襯底，以及半導體襯底10的導電類型不限于P型。例如，可以使用N型半導體襯底。當使用N型半導體襯底時，上述各構成元件的導電類型是相反的。上文借由使用N溝道型高耐壓晶體管40N和P溝道型高耐壓晶體管40P的CMOS逆變器描述了第二實施例，但這不是必需的。例如，ESD保護電路可以包括N溝道型高耐壓晶體管40N和P溝道型高耐壓晶體管40P (參見第一實施例的變型)。
權利要求
1.一種半導體器件，包括: 第一柵電極，形成在將要形成第一晶體管的第一導電類型的半導體襯底的第一區域上方，并且第一柵絕緣膜形成在所述第一柵電極與所述第一區域之間；第一導電類型的第一源極區，形成在所述第一柵電極一側的所述半導體襯底中；第一導電類型的第一漏極區，形成在所述第一柵電極另一側的所述半導體襯底中；第二導電類型的第一溝道摻雜層，至少形成在所述第一源極區與所述第一漏極區之間的第一溝道區的所述第一源極區側的區域中，所述第一溝道摻雜層在位于所述第一漏極區側的一部分所述第一溝道摻雜層處具有第二導電類型的摻雜劑的濃度的濃度梯度，該濃度梯度朝向所述第一漏極區降低； 第二導電類型的第一阱，形成在所述第一區域的除將要形成所述第一漏極區的區域外的區域中，所述第一阱在位于所述第一漏極區側的一部分所述第一阱處具有第二導電類型的摻雜劑的濃度的濃度梯度，該濃度梯度朝向所述第一漏極區降低；以及 第二導電類型的第二阱，形成在所述第一區域中，連接至所述第一阱且位于所述第一阱的下方。
2.根據權利要求1所述的半導體器件，還包括: 第二柵電極，形成在將要形成第二晶體管的所述半導體襯底的第二區域的上方，并且第二柵絕緣膜形成在所述第二柵電極和所述第二區域之間；第二導電類型的第二源極區，形成在所述第二柵電極一側的所述半導體襯底中；第二導電類型的第二漏極區，形成在所述第二柵電極另一側的所述半導體襯底中；第一導電類型的第二溝道摻雜層，至少形成在所述第二源極區與所述第二漏極區之間的第二溝道區的所述第二源 極區側的區域中，所述第二溝道摻雜層在位于所述第二漏極區側的一部分所述第二溝道摻雜層處具有第一導電類型的摻雜劑的濃度的濃度梯度，該濃度梯度朝向所述第二漏極區降低；以及 第一導電類型的第三阱，形成在所述第二區域的除將要形成所述第二漏極區的區域外的區域中，所述第三阱在位于所述第二漏極區側的一部分所述第三阱處具有第一導電類型的摻雜劑的濃度的濃度梯度，該濃度梯度朝向所述第二漏極區降低。
3.根據權利要求2所述的半導體器件，其中， 所述第一阱形成為使得所述第一阱進一步包圍所述第三阱的一側， 所述第二阱還形成在所述第三阱的下方，以及 所述第二漏極區與所述第二阱之間的距離大于所述第二漏極區與所述第三阱之間的距離。
4.根據權利要求1至3任一項所述的半導體器件，其中， 所述第一源極區包括第一導電類型的輕摻雜源極區以及第一導電類型的重摻雜源極區，所述重摻雜源極區的雜質濃度高于所述輕摻雜源極區的雜質濃度， 所述第二漏極區包括第一導電類型的輕摻雜漏極區以及第一導電類型的重摻雜漏極區，所述重摻雜漏極區的雜質濃度高于所述輕摻雜漏極區的雜質濃度，以及 所述第一柵電極與所述重摻雜漏極區之間的距離大于所述第一柵電極與所述重摻雜源極區之間的距離。
5.根據權利要求1至4任一項所述的半導體器件，其中，所述第一漏極區與所述第一溝道摻雜層彼此間隔開。
6.根據權利要求1至5任一項所述的半導體器件，其中， 所述第一漏極區與所述第一溝道摻雜層在設計數據或在標線片上彼此間隔開。
7.一種用于制造半導體器件的方法，包括: 在將要形成第一晶體管的第一導電類型的半導體襯底的第一區域中形成第二導電類型的第一溝道摻雜層，所述第一溝道摻雜層形成在除將要注入用于形成所述第一晶體管的第一漏極區的摻雜劑的第一指定區域外的區域中，使得所述第一溝道摻雜層與所述第一指定區域間隔開； 在所述第一區域的除所述第一指定區域外的區域中形成第二導電類型的第一阱，使得所述第一阱與所述第一指定區域間隔開； 在所述第一區域中形成將要連接至所述第一阱的第二導電類型的第二阱，使得所述第二阱位于所述第一阱的下方； 在所述第一區域中的所述半導體襯底上方形成所述第一晶體管的第一柵電極，并且在所述第一柵電極與所述第一區域之間形成第一柵絕緣膜；以及 在所述第一柵電極一側的所述半導體襯底中形成所述第一晶體管的第一導電類型的第一源極區，并在所述第一柵電極另一側的所述半導體襯底的所述第一指定區域中形成第一導電類型的所述第一漏極區。
8.根據權利要求7所述的用于制造半導體器件的方法，還包括: 在將要形成第二晶體管的所述半導體襯底的第二區域中形成第一導電類型的第二溝道摻雜層，所述第二溝道摻雜層形成在除將要注入用于形成所述第二晶體管的第二漏極區的摻雜劑的第二指定區域外的區域中，使得所述第二溝道摻雜層與所述第二指定區域間隔開；以及 在所述第二區域的除所述第二指定區域之外的區域中形成第一導電類型的第三阱，使得所述第三阱與所述第二指定區域間隔開； 在所述形成所述第一柵電極的過程中，所述第二晶體管的第二柵電極形成在所述第二區域中的所述半導體襯底上，并且在所述第二柵電極與所述第二區域之間形成第二柵絕緣膜；以及 在所述第二柵電極一側的所述半導體襯底中形成所述第二晶體管的第二源極區，以及在所述第二柵電極另一側的所述半導體襯底的所述第二指定區域中形成所述第二漏極區。
9.根據權利要求8所述的用于制造半導體器件的方法，其中， 在所述形成所述第一阱的過程中，所述第一阱形成為使得所述第一阱進一步包圍所述第三阱，以及 在所述形成所述第二阱的過程中，所述第二阱也還形成在所述第三阱下方，使得所述第二漏極區與所述第二阱之間的距離大于所述第二漏極區與所述第三阱之間的距離。
10.根據權利要求7至9任一項所述的用于制造半導體器件的方法，其中， 所述形成所述第一源極區包括: 利用所述第一柵電極作為掩模， 將第一導電類型的摻雜劑注入到所述半導體襯底中，以在所述第一柵電極一側的所述半導體襯底中形成輕摻雜源極區以及在所述第一柵電極另一側的所述半導體襯底中形成輕摻雜漏極區；在所述一側的所述第一柵電極的側壁上形成第一間隔件，以及至少在所述另一側的所述第一柵電極的側壁上形成第二間隔件； 利用所述第一柵電極、所述第一間隔件以及所述第二間隔件作為掩模，將第一導電類型的摻雜劑注入到所述半導體襯底中，以在所述第一柵電極的所述一側的所述半導體襯底中形成雜質濃度高于所述第一輕摻雜源極區的第一重摻雜源極區，使得所述第一重摻雜源極區與所述一側的所述第一柵電極的所述側壁間隔開第一距離，以及在所述第一柵電極的所述另一側的所述半導體襯底中形成雜質濃度高于所述第一輕摻雜漏極區的第二重摻雜漏極區，使得所述第二重摻雜漏極區與所述另一側的所述第一柵電極的所述側壁間隔開大于所述第 一距離的第二距離。
全文摘要
本發明公開了一種半導體器件以及用于制造半導體器件的方法，該半導體器件包括柵電極，形成在第一導電類型的半導體襯底的第一區域上方；第一導電類型的源極區和漏極區，形成在柵電極的兩側；第二導電類型的溝道摻雜層，至少形成在溝道區的源極區側的區域中，該溝道摻雜層具有第二導電類型的摻雜劑的濃度的濃度梯度，其朝向漏極區降低；第二導電類型的第一阱，具有第二導電類型的摻雜劑的濃度的濃度梯度，其朝向漏極區降低；以及第二導電類型的第二阱，形成在第一區域中，連接至第一阱且位于第一阱下方。本發明可形成所需導電類型的高耐壓晶體管，同時抑制了工藝的數量增加。
文檔編號H01L27/092GK103208494SQ20131001700
公開日2013年7月17日 申請日期2013年1月17日 優先權日2012年1月17日
發明者島昌司 申請人:富士通半導體股份有限公司