具有多個插入件的堆疊裸片組件的制作方法

具有多個插入件的堆疊裸片組件的制作方法
【專利摘要】一種用于IC的堆疊裸片組件包含：第一插入件(500A)；第二插入件(500B)；第一集成電路裸片(300、1110)；第二集成電路裸片(303)；以及多個部件(713)。所述第一集成電路裸片(300、1110)互連到所述第一插入件(500A)和所述第二插入件(500B)，并且所述第二集成電路裸片(303)互連到所述第二插入件(500B)。所述多個部件(713)將所述第一集成電路裸片(300、1110)互連到所述第一插入件(500A)和所述第二插入件(500B)。信號在所述第一插入件與所述第二插入件之間經由所述第一集成電路裸片和所述多個部件導引。在一些示例性組件中，將所述第一集成電路裸片互連到所述第一插入件和所述第二插入件的所述多個部件位于所述第一插入件和所述第二插入件的互連受限區域(710)外部，并且信號是在所述第一插入件與所述第二插入件之間經由所述第一集成電路裸片和所述多個部件導引的，避開了所述第一插入件和所述第二插入件的所述互連受限區域。還描述了形成這些組件的方法。
【專利說明】具有多個插入件的堆疊裸片組件

【技術領域】
[0001] 本發明涉及集成電路裝置（1C)。更確切地說，本發明涉及用于包含多個插入件的 IC的堆疊裸片組件。

【背景技術】
[0002] 集成電路已隨時間推移變得更加"致密"，即，更多的邏輯特征已經在IC中得以實 施。最近，堆疊硅互連技術（"SSIT"）允許將一個以上半導體裸片放置在單個封裝中。SSIT IC可用于解決對通信帶寬的增大的需求。然而，即使使用SSIT的IC具有一個以上的裸片， 由于銷約束此類IC仍然具有相當大的帶寬限制。
[0003] 因此，期望提供具有較少帶寬限制的SSIT 1C。


【發明內容】

[0004] 用于IC的堆疊裸片組件包含：第一插入件、第二插入件、第一集成電路裸片、第二 集成電路裸片和多個部件。第一集成電路裸片互連到第一插入件和第二插入件，并且第二 集成電路裸片互連到第二插入件。多個部件將第一集成電路裸片互連到第一插入件和第二 插入件。信號在第一插入件與第二插入件之間經由第一集成電路裸片和多個部件導引。
[0005] 在一些示例性組件中，將第一集成電路裸片互連到第一插入件和第二插入件的多 個部件位于第一插入件和第二插入件的互連受限區域外部，并且信號是在第一插入件與第 二插入件之間經由第一集成電路裸片和多個部件導引的，避開了第一插入件和第二插入件 的互連受限區域。
[0006] 所述組件也可以包含耦合到第一插入件的第三集成電路裸片，其中第一集成電路 裸片提供第二集成電路裸片與第三集成電路裸片之間的通信橋。
[0007] 第二插入件可以包含多個導電線路。所述多個部件可以包含多個裸片到裸片互 連。所述多個裸片到裸片互連的第一部分可以將第一集成電路裸片互連到第一插入件。所 述多個裸片到裸片互連的第二部分可以將第一集成電路裸片互連到第二插入件。所述多個 裸片到裸片互連的第一部分和第二部分可以設置在互連受限區域的相對側上。所述多個裸 片到裸片互連的第三部分可以將第二集成電路裸片互連到第二插入件。第二插入件的多個 導電線路的一部分可以耦合到多個裸片到裸片互連的第二部分和多個裸片到裸片互連的 第三部分以便將第一集成電路裸片互連到第二集成電路裸片。多個裸片到裸片互連的第二 部分可以位于互連受限區域外部，并且多個導電線路的部分可以位于與互連受限區域相關 聯的第二插入件的偏移區域外部。
[0008] 第一插入件的第一邊緣和第二插入件的第二邊緣可以大體上并排放置以彼此鄰 接。第一插入件可以包含第一偏移區域，所述第一偏移區域與互連受限區域相關聯且具有 第一邊界，所述第一邊界與第一邊緣相連。第二插入件可以包含第二偏移區域，所述第二偏 移區域與所述互連受限區域相關聯且具有第二邊界，所述第二邊界與第二邊緣相連。
[0009] 互連受限區域可以不包含用于提供精細節距互連的金屬層和通孔層。
[0010] 第一插入件可以使用第一掩模組形成，而第二插入件可以使用第二掩模組形成。 第一掩模組可以大體上不同于第二掩模組，以至少部分響應于第二集成電路裸片與第一集 成電路裸片相比為用于不同類型的集成電路。
[0011] 第一插入件的第一高度可以大體上與第二插入件的第二高度相同。第一插入件的 第一寬度和第二插入件的第二寬度可以都小于或等于相同的平版印刷最大寬度。
[0012] 第二集成電路裸片可以包含存儲器裸片的豎直堆疊和用于存儲器裸片的豎直堆 疊的介面邏輯。
[0013] 還描述了一種用于形成組件的方法。所述方法包含：使用多個部件將第一集成電 路裸片互連到第一插入件和第二插入件；使用多個部件將第二集成電路裸片互連到第二插 入件；以及經由第一集成電路裸片和多個部件在第一插入件與第二插入件之間導引信號。
[0014] 一些示例性方法還包含保留第一插入件和第二插入件中的每一個的一部分以提 供互連受限區域。將第一集成電路裸片互連到第一插入件和第二插入件的多個部件可以位 于第一插入件和第二插入件的互連受限區域外部。在第一插入件與第二插入件之間導引信 號可以包含避開第一插入件和第二插入件的互連受限區域。
[0015] 所述方法可以進一步包含將第三集成電路裸片互連到第一插入件，其中第一集成 電路裸片提供第二集成電路裸片與第三集成電路裸片之間的通信橋。
[0016] 所述方法可以進一步包含使用第一掩模組形成第一插入件以及使用第二掩模組 形成第二插入件。第一掩模組可以大體上不同于第二掩模組，以至少部分響應于第二集成 電路裸片與第一集成電路裸片相比為用于不同類型的集成電路。
[0017] 第一插入件的第一高度可以大體上與第二插入件的第二高度相同。第一插入件的 第一寬度和第二插入件的第二寬度可以都小于或等于相同的平版印刷最大寬度。
[0018] 第二集成電路裸片可以包含存儲器介面裸片。所述方法可以進一步包含將存儲器 裸片的豎直堆疊互連到存儲器介面裸片。第二集成電路裸片可以包含用于存儲器裸片的豎 直堆疊的介面邏輯。

【專利附圖】

【附圖說明】
[0019] 圖1是描繪示例性柱狀現場可編程門陣列（"FPGA"）架構的簡化的框圖。
[0020] 圖2是描繪示例性通信線路卡的框圖。
[0021] 圖3是描繪示例性通信系統的框圖。
[0022] 圖4是描繪另一示例性通信系統的框圖。
[0023] 圖5是描繪示例性單個插入件裸片的框圖。
[0024] 圖6-1是描繪示例性堆疊裸片組件的框圖。
[0025] 圖6-2是描繪另一示例性堆疊裸片組件的框圖。
[0026] 圖6-3是描繪又一示例性堆疊裸片組件的框圖。
[0027] 圖7-1是描繪圖6-1、圖6-2或圖6-3的任何堆疊裸片組件的示例性截面圖的框 圖。
[0028] 圖7-2是描繪另一堆疊裸片組件的截面圖的框圖。
[0029] 圖7-3是描繪又一示例性堆疊裸片組件的截面圖的框圖。
[0030] 圖8是描繪插入件組件的俯視圖的框圖。
[0031] 圖9-1是描繪示例性晶片的框圖。
[0032] 圖9-2是描繪另一示例性晶片的框圖。
[0033] 圖10-1是描繪又一示例性堆疊裸片組件的截面圖的框圖。
[0034] 圖10-2是描繪又一示例性堆疊裸片組件的截面圖的框圖。
[0035] 圖11是描繪用于形成一個或多個堆疊裸片組件的示例性過程的流程圖。
[0036] 圖12是說明第一示例性集成電路（IC)結構的表面形狀圖的框圖。
[0037] 圖13-1是說明圖12的IC結構的截面側視圖的框圖。
[0038] 圖13-2是說明圖13-1中所示的IC結構的一部分的放大的框圖。
[0039] 圖14是說明第二示例性IC結構的表面形狀圖的框圖。
[0040] 圖15是說明圖14的IC結構的截面側視圖的框圖。
[0041] 圖16是說明圖14的IC結構的另一截面側視圖的框圖。
[0042] 圖17是說明第三示例性IC結構的表面形狀圖的框圖。

【具體實施方式】
[0043] 在以下描述中，列舉了許多具體細節以提供本發明的更為充分的描述。然而，對于 所屬領域的技術人員而言顯而易見的是無需下文給出的所有具體細節就可以實踐本發明。 在其他例子中，并未詳細描述眾所周知的特征，以免混淆實例。為了便于說明，在不同的圖 中使用相同的數字標記以指代相同的項目；然而，所述項目在替代實施例中可以是不同的。 [0044] 在描述若干圖中的說明性地描繪的實例之前，提供總體介紹以有助于進一步的理 解。
[0045] 迄今為止具有DDR3或DDR4DRAM的內存池或具有串行鏈路的存儲器是銷限制的， 其限制了 IC的帶寬。舉例來說，目前線路側帶寬近似為200千兆比特每秒（"Gbps"）；然 而，下一代裝置可能具有近似400Gbps的線路側帶寬。為了支持400Gbps，DDR存儲器可以具 有數量級為近似1.2萬億比特每秒（"Tbps"）的帶寬。不幸的是，使用常規的方法在FPGA 上并不存在足夠的DDR存儲器銷來支持I. 2Tbps。借助于實例而非限制，串行存儲器，例如 具有串行I/O的DRAM，可以使用64個收發器，所述收發器涉及除電力、接地和其他參考銷 之外的256個信號銷來支持200Gbps。帶寬的另一限制必須與可用于線路側和系統側串行 器-并行器（"SERDES"）的銷的量有關。一方面，系統側帶寬顯著大于線路側帶寬，并且因 此系統側介面將更多的受益于額外的銷。
[0046] 通過堆疊硅互連技術（"SSIT"），一個以上主動裸片可以耦合到插入件或載體裸 片，無論此類插入件是否是主動插入件或被動插入件。出于清楚的目的而非進行限制，應假 定使用的是被動插入件，雖然在其它實施例中可以使用主動插入件。然而迄今為止即使通 過SSIT，插入件區域仍然是過小的從而無法提供用于獲得例如足夠用于400Gbps應用的帶 寬的足夠的銷計數。
[0047] 然而，通過采用如本文所描述的具有插入件組件的SSIT，即使具有平版印刷尺寸 限制更多的銷位點也是可供使用的。因此，即使對于大型半導體裸片，包含例如具有單個IC 封裝內部的至少一個其他裸片的DDR DRAM的一個以上千兆字節也是可行的。
[0048] 通過銘記上述總體理解，在下文中大體上描述了堆疊裸片組件的各種實例。因為 一個或多個上述實施例是使用特定類型的IC例示的，因此在下文中提供了此類IC的詳細 描述。然而，應理解其它類型的IC也可以受益于本文所述的技術。
[0049] 可編程邏輯裝置（"PLD"）是集成電路的眾所周知的類型，所述集成電路可經編 程以執行特定的邏輯功能。PLD的一種類型為通常包含一排可編程單元片的現場可編程門 陣列（"FPGA"）。這些可編程單元片可包含，例如輸入/輸出塊（"IOB"）、可配置邏輯塊 ("CLB"）、專用隨機存取存儲器塊（"BRAM"）、乘法器、數字信號處理塊（"DSP"）、處理器、 時鐘管理器、延遲鎖定環路（"DLL"）等等。如本文所使用，"包含"意指包含但不限于。
[0050] 每個可編程單元片通常包含可編程互連和可編程邏輯這兩者。所述可編程互連通 常包含由可編程互連點（"PIP"）互連的大量不同長度的互連線。所述可編程邏輯使用可 包含例如函數發生器、寄存器、運算邏輯等的可編程元件實施用戶設計的邏輯。
[0051] 通常，通過將配置數據流加載到定義可編程元件的配置方式的內部配置存儲器單 元，對所述可編程互連與可編程邏輯進行編程。配置數據可以通過外部裝置從存儲器（例 如，從外部PROM)中讀取或寫入到FPGA中。隨后，個體存儲器單元的集體狀態確定FPGA的 功能。
[0052] PLD的另一類型為復雜可編程邏輯裝置，或CPLD。CPLD包含由互連開關矩陣連接 在一起并連接到輸入/輸出（"I/O"）資源的兩個或兩個以上"功能塊"。CPLD的每個功 能塊包含類似于在可編程邏輯陣列（"PLA"）與可編程陣列邏輯（"PAL"）裝置中使用的 結構的兩層與/或（AND/OR)結構。在CPLD中，配置數據通常以位于芯片上的方式存儲在 非易失性存儲器中。在一些CPLD中，配置數據以位于芯片上的方式存儲在非易失性存儲器 中，然后作為初始配置（編程）序列的一部分下載到易失性存儲器上。
[0053] 對于所有這些可編程邏輯裝置（"PLD")，所述裝置的功能性由出于所述目的而提 供的數據位控制。所述數據位可存儲在易失性存儲器（例如，靜態存儲器單元，如在FPGA 與一些CPLD中）、非易失性存儲器（例如，快閃存儲器，如在一些CPLD中），或任何其他類 型的存儲器單元中。
[0054] 通過應用以可編程的方式互連所述裝置上的多種元件的處理層，如金屬層，對其 他PLD進行編程。這些PLD被稱為掩模可編程裝置。PLD還可用其他方式來實施，例如使用 熔絲或反熔絲技術。術語"PLD"與"可編程邏輯裝置"包含但不限于這些示例性裝置，并且 涵蓋僅僅部分可編程的裝置。舉例來說，一種類型的PLD包含經硬編碼的晶體管邏輯與以 可編程的方式互連所述經硬編碼的晶體管邏輯的可編程開關構造的組合。
[0055] 如上文所示，高級的FPGA可在陣列中包含若干不同類型的可編程邏輯塊。舉例 來說，圖1說明包含大量不同的可編程單元片的FPGA架構100,所述單元片包含多千兆比 特收發器（161'"）101、可配置邏輯塊（"0^"）102、隨機存取存儲器塊（1狀1"）103、 輸入/輸出塊（"1(?"）104、配置與定時邏輯（"0)即16/01)0?"）105、數字信號處理塊 ("DSP"）106、專門的輸入/輸出塊（"I/O"）107 (例如，配置端口與時鐘端口），以及其他 可編程邏輯108,例如數字時鐘管理器、模/數轉換器、系統監控邏輯等等。一些FPGA還包 含專用處理器塊（"PR0C"）110。
[0056] 在一些FPGA中，每個可編程單元片包含規范化地連接到并連接自每個相鄰單元 片中的對應互連元件的可編程互連元件（"INT"）111。因此，所述可編程互連元件結合在 一起實施用于所說明的FPGA的可編程互連結構。可編程互連元件111還包含連接到并連 接自同一單元片內的可編程邏輯元件的連接，如圖1的頂部處所包含的實例所示。
[0057] 舉例來說，CLB 102可包含可經編程以實施用戶邏輯的可配置邏輯元件 ("CLE"）112,外加單個可編程互連元件（"INT"）111。除一個或多個可編程互連元件之 外，BRAM 103還可包含BRAM邏輯元件（"BRL"）113。通常，包含在單元片中的互連元件的 數目取決于所述單元片的高度。在所描繪的實施例中，BRAM單元片具有與五個CLB相同的 高度，但也可以使用其他數目（例如，四個）。除適當數目的可編程互連元件之外，DSP單 元片106還可包含DSP邏輯元件（"DSPL") 114。除可編程互連元件111的一個實例之外， IOB 104還可包含，例如，輸入/輸出邏輯元件（"IOL") 115的兩個實例。如所屬領域的技 術人員將清楚的，連接到例如I/O邏輯元件115的實際I/O襯墊通常不限于輸入/輸出邏 輯元件115的區域。
[0058] 在所描繪的實施例中，（圖1中所示的）裸片的中心附近的水平區域用于配置、時 鐘以及其他控制邏輯。由此水平區域或列延伸的豎直列109用于橫跨FPGA的寬度來分配 時鐘和配置信號。
[0059] -些利用圖1中所說明的架構的FPGA包含額外的邏輯塊，所述邏輯塊擾亂了組成 FPGA的較大部分的規則的柱狀結構。所述額外的邏輯塊可以是可編程塊和/或專用邏輯。 舉例來說，處理器塊110跨越了 CLB和BRAM的若干列。
[0060] 應注意，圖1僅意圖說明示例性FPGA架構。舉例來說，行中的邏輯塊的數目、行的 相對寬度、行的數目與順序、包含在行中的邏輯塊的類型、所述邏輯塊的相對尺寸，以及包 含在圖1頂部的互連/邏輯實施方案純粹是示例性的。舉例來說，在實際的FPGA中，CLB的 一個以上相鄰行通常包含在CLB出現處，以促進用戶邏輯的有效實施，但相鄰CLB行的數目 隨FPGA的總體尺寸的變化而變化。
[0061] 圖2是描繪示例性通信線路卡200的框圖。通信線路卡200可以包含一個或多個 介面模塊202、通信系統201和網絡處理器以及流量管理器203。介面模塊202可以提供用 于前部板互連204的互連。前部板互連204可用于與介面模塊202的雙向通信。一個或多 個介面模塊202可以包含光學互連。
[0062] 介面模塊202可以經由線路206耦合到通信系統201。通信系統201可以經由線 路207耦合到網絡處理器和流量管理器203。網絡處理器和流量管理器203可以耦合到背 板互連205。應理解線路206、線路207和背板互連205可用于雙向通信。
[0063] 圖3是描繪示例性通信系統201的框圖。通信系統201可以包含IC裸片，例如， 系統芯片裸片（"SoC"）300以及一個或多個存儲器裸片（"內存池"）303。然而，在其他 實施例中，可以使用這些中的一個或多個和/或其它類型的IC裸片。SoC 300可以實施為 FPGA，例如本文中先前描述的。然而，應理解其它類型的1C，例如ASIC、ASSP等可用于提供 SoC 300。在此實例中，SoC 300包含線路側收發器301、線路系統橋304和系統側收發器 302。線路206可以互連到線路側收發器301，并且線路207可以互連到系統側收發器302。 線路系統橋304可以互連到系統側收發器302和線路側收發器301這兩者用于雙向通信。
[0064] 內存池303可以經由互連330互連到線路系統橋304用于雙向通信。通過使用如 本文所描述的插入件來提供與互連330相關聯的較大的互連密度，可以提供近似為I. 0萬 億比特每秒（"Tbps"）或更大的帶寬。出于清楚的目的借助于實例而非進行限制，通過足 夠的雙數據速率（"DDR"）銷，可以提供用于400或更快的千兆比特線路卡的數據包緩沖的 帶寬同時使用多個插入的裸片（"插入件"）配適在最大標度尺寸內。多個插入件可以印刷 在相同的晶片上而無需切分成至少成對的鄰近的插入件，即擴展型插入件。在另一實施例 中，插入件是彼此完全分離的并且隨后使用橋接裸片耦合到彼此。在一個實施例中，常規的 FPGA切片可用于擴展型插入件。
[0065] 精細節距互連通常意味著同與下部水平金屬層相關聯的螺距的互連。舉例來說， 一些精細節距互連可以是〇. 8微米或更小的，其中節距考慮到了用于導線間隔的導線寬 度。在其他實施例中，一些精細節距互連可以是0.4微米或更小的。建議的是精細節距互 連可以由28nm過程中的近似90nm或0. 09微米的致密的金屬節距形成。相應地，應理解在 一些實施例中，精細節距互連可以具有低于IOOnm的節距。在一些實施例中，精細節距互連 可以少于在成像場的邊緣處由平版印刷限制支持的那些，即在圖像場的場邊緣處的圖像質 量的降低。精細節距互連的實例包含（但不限于）致密的倒裝芯片微凸塊或具有相關聯的 致密的倒裝芯片微凸塊襯墊的球。此類精細節距互連可以位于交錯陣列中，使得水平和豎 直的最小節距不同于彼此。相應地，精細節距互連與常規的倒裝芯片微凸塊相比是實質上 更致密的。
[0066] 如本文所描述的，插入件組件310可以容納在具有堆疊在其上或與其堆疊在一起 的兩個或兩個以上裸片的單個IC封裝中。插入件組件310可以是具有兩個或兩個以上插 入件的擴展型插入件，所述兩個或兩個以上插入件是使用相同或不同的掩膜組形成在相同 晶片上的，其中此類兩個或兩個以上插入件并未彼此切分開，即保留成在可能成為此類晶 片上的切割線區域處接合在一起。在另一實施例中，插入件組件310可以是通過橋接裸片 耦合到彼此的兩個切分開的裸片，如下文中通過額外的細節描述的。
[0067] 出于清楚的目的借助于實例而非進行限制，應假定內存池303由雙數據速率 ("DDR"）隨機存取存儲器（"RAM"）的形式形成，包含但不限于DDR DRAM;然而，應理解可 以使用包含其它類型的存儲器界面的其它類型的存儲器，例如QDR。
[0068] 通常，對于400千兆比特每秒（"Gbps"）和以上的通信鏈路而言，數據包緩沖峰值 帶寬超過了一個Tbps。SSIT能夠使用基于DDR的DRAM支持SoC 300與內存池303之間的 一個以上Tbps，提供存在于此類SoC 300與內存池303之間的足夠數目的互連330,由于可 用的插入件區域的最大尺寸的增大，其銷密度現在是可用的，如下文所述。
[0069] 圖4是描繪另一示例性通信系統400的框圖。通信系統400可以包含圖3的通信 系統201、介面模塊202和網絡處理器以及流量管理器203。介面模塊202、SoC 300和內存 池303可以互連到相同的插入件組件410。如同圖3的插入件組件310,插入件組件410可 以是通信系統400中的擴展型插入件，所述擴展型插入件具有使用相同或不同的掩膜組形 成在相同晶片上的兩個或兩個以上插入件，其中此類兩個或兩個以上插入件不是彼此切分 開的，即保留成在否則的話可能成為此類晶片上的切割線區域處接合在一起。在另一實施 例中，插入件組件410可以是通過橋接裸片耦合到彼此的單獨的插入件。
[0070] 介面模塊202、SoC 300、內存池303和網絡處理器以及流量管理器203可以互連 到相同的插入件組件411，其中插入件組件411包含插入件組件410。換句話說，與插入件 組件410相比插入件組件411可以包含接合在一起的更多的插入件，并且因此有效地插入 件組件411將替換或包含插入件組件410。對于通過一個或多個FPGA實施的SoC 300, 一 個或多個網絡處理器和/或網絡處理器的一個或多個流量管理器以及流量管理器203可以 在此類一個或多個FPGA中實體化，如同通常由虛線412指示的。
[0071] 相應地，使用如本文所描述的插入件組件，通信系統400可以完全包含在具有插 入件組件411的單個封裝的IC內。在通信系統400的另一實施例中，具有插入件組件410 的單個封裝IC可以經由印刷電路板（"PCB"）耦合到網絡處理器和流量管理器203。通過 橋接插入件，無論此類插入件是否是單獨的裸片或擴展型插入件，其中與大的多的常規的 裸片到裸片互連和/或芯片到芯片互連，例如對應地常規的微型凸塊或微型球相比，可以 使用IC裸片，例如SoC或其他類型的IC裸片、裸片到裸片互連，例如精細節距互連。相應 地，通過使用具有用于裸片到裸片互連的精細節距互連的插入件組件可以顯著提高互連密 度。
[0072] 圖5是描繪示例性單個插入件500的框圖。插入件500具有最大插入件高度501 和最大插入件寬度502。這些最大高度501和寬度502通常由平版印刷確定，并且具體而言 可以由標度成像尺寸限制。
[0073] 額外的限制最大可用插入件區域510是從插入件500的邊緣穿過514的偏移511。 這些偏移可能是由于提供用于封裝和組件的邊限，例如封裝蓋、切割線、密封環和填充邊限 之下以及平版印刷成像。出于清楚的目的借助于實例而非進行限制，插入件500可以通過 首先使用激光消融以沿切割線形成溝槽隨后用帶金剛石尖端的圓形刀片沿此類激光消融 溝槽進行切割而從硅晶片上切下。與單獨使用帶金剛石尖端的圓形刀片進行切割相比，激 光消融可用于減少沿此類邊緣的剝落或分層。然而，與使用帶金剛石尖端的圓形刀片進行 切割相比，激光消融傾向于留下較寬的溝槽。
[0074] 考慮到此類偏移，最大可用插入件高度503和最大可用插入件寬度504可以界定 最大可用插入件區域510。然而，此區域中的一些可以是受限區域。如下文通過額外細節 進行的描述，對于插入件組件的左側插入件，區域510的一部分的右側邊緣，例如偏移區域 512,對于此類左側插入件可以與"互連受限區域"的左側邊緣對齊。"互連受限區域"通常 意味著與非足夠可靠的或不可用于操作性精細節距互連的精細節距對齊的其他區域相關 聯的區域。舉例來說，對于插入件組件的右側插入件，此類右側插入件的左側邊緣可以與此 類互連受限區域的右側邊緣對齊。雖然已經將右側和左側用于并排式插入件，但是也可以 使用頂部和底部取向。
[0075] 因此互連的受限區域可以包含零件，例如第一插入件和第二插入件的偏移，其中 信號是經由橋接裸片導引的以避開第一插入件和第二插入件的互連受限區域。因為插入件 的偏移區域可以位于標度成像場的遠端邊緣區域，所以此類遠端邊緣區域處的成像精細節 距互連可以不是可靠地執行的。相比之下，精細節距互連可以更多地朝向此類標度成像場 的中心可靠地形成，例如，在橋接第一和第二插入件的裸片的形成中使用的。因此，雖然精 細節距互連可能不會可靠地在第一和第二插入件的偏移區域中對齊，但是此類精細節距互 連可用于在此類偏移區域上方的橋接裸片中攜帶信號。相應地，通常精細節距互連形成在 此類第一和第二插入件的互連受限區域外部，使得將集成電路裸片互連到第一插入件和第 二插入件的多個部件位于互連受限區域外部。相比之下，舉例來說，常規的微型凸塊可以位 于互連受限區域中。通過采用互連受限區域，與此相關聯的對齊問題，例如精細節距到精細 節距對齊，是可以通過有效地定位標度成像場間縫隙而避免的，所述縫隙包含但不限于遠 離裸片間插入件互連的重疊的鄰近的標度成像場間的縫隙。通常，標度成像場間縫隙是其 中存在至少兩個圖像場之處，無論是否來自彼此重疊的平版印刷操作的相同或不同標度。 因此，舉例來說，用于一個裸片間插入件介面的金屬導線，例如從一個主動裸片上的微型凸 塊的一個組到另一主動裸片上的微型凸塊的另一組可以完全形成在一個插入件標度場內。 具體而言，相對于精細節距互連，此類裸片間插入件介面可以離開用于插入件的標度圖像 場的遠端邊緣區域移動。
[0076] 互連受限區域，除與偏移的區域相關聯之外，還可以視情況包含插入件區域510 的可用區域的一部分，例如從右側和/或左側插入件用于提高邊限。在擴展型插入件中，IC 裸片，例如來自相同晶片的接合在一起的FPGA裸片橋接插入件，例如，從插入件組件的右 側和左側插入件的橋接偏移區域511和512,所述插入件組件例如插入件組件310或410。 因此，此類FPGA裸片下方的此類插入件的切割線區域可以形成互連受限區域的至少一部 分。
[0077] 此外，在擴展型插入件中，因為切割切口的量是可以減少的，因此偏移也可以類似 地降低，因為插入件的一些邊緣可以是未切割的或切分開的。換句話說，因為擴展型插入件 的插入件組件的插入件的切割是減少的，即一些插入件并未彼此切分開，所以此類插入件 之間的切割線區域是可以減少的。然而，出于清楚的目的而非進行限制，應假定晶片上的切 分線區域在其所有裸片之間是大體上均勻的，雖然在其他實施例中晶片上的切分線區域通 常在其所有裸片之間并非是大體上均勻的。同樣，應理解偏移區域可以位于平版印刷成像 場的遠端邊緣區域，并且因此它不可能在此類偏移區域中可靠地形成精細節距互連。
[0078] 至少相對于響應于插入件的偏移區域對互連受限區域進行描述，并且在一些實施 例中可以包含插入件之間的間隙和/或受到平版印刷成像場幾何限制的一個或多個插入 件的可用區域。互連受限區域可以被定義為用于一個插入件或多個插入件的設計的設計規 則和/或布局規則。換句話說，可以認為此類互連受限區域位于裸片上，橋接裸片互連到所 述裸片。導電線路以及此類插入件的其他互連可以類似地關聯于互連限制。另外，插入件 之間的間隙可以類似地關聯于互連受限區域。
[0079] 通常，出于清楚的目的而非進行限制，互連受限區域在本文中被稱為界定在插入 件上至少響應于此類插入件的偏移區域的部分。此外，出于清楚的目的而非進行限制，插入 件的互連受限區域在本文中被稱為偏移區域。另外，互連受限區域可以是任何裸片，包含主 動裸片或被動裸片，因為插入件可以是主動裝置或被動裝置。然而，出于清楚的目的而非進 行限制，應假定插入件是被動裝置。另外，將一個插入件連接到另一插入件的橋接裸片，無 論是切分開的或擴展型插入件，都可以是主動裸片或被動裸片。沿那些線路，應了解互連到 橋接裸片的精細節距可以位于第一和第二插入件的互連受限區域的相對側上。
[0080] 出于清楚的目的借助于實例而非進行限制，在封裝蓋占據面積邊限化之后最大插 入件高度501可以近似為31mm (近似1. 22英寸），并且在封裝蓋占據面積邊限化之后目前 最大插入件寬度502可以近似為26mm(近似1. 024英寸）。通過切割線和密封環偏移，最 大可用插入件高度503可以近似為29mm (近似1. 142英寸），并且最大可用插入件寬度504 可以近似為24mm(近似0. 9449英寸）。因此，目前最大可用插入件區域510可以近似為 700_2 (近似27. 56平方英寸），并且此最大可用插入件區域510應被視為鑒于用于高檔裝 置的近似600mm2(近似23. 62平方英寸）或更大的目前現有的整體式裸片尺寸。迄今為止， 存儲器的1千兆比特將消耗插入件可用區域的近似25%到50%，并且因此存儲器的此類量 可能無法封裝在大型高檔裝置中。這意味著該銷計數密度由于此類互連的尺寸而受到顯著 的限制。然而，使用存儲器的一個千兆字節的緩沖可以僅有效地占據400Gbps流量的近似 2. 5ms，這可以引起相對于收發器和線路系統橋接的利用的非正常平衡。
[0081] 如將從以下描述中了解的，更多可用插入件區域是通過有效地橋接兩個或兩個以 上插入件提供的以提供堆疊裸片組件。對于擴展型插入件，這可能涉及使用互連到兩個或 兩個以上插入件的一個或多個裸片，其中此類插入件裸片形成在相同晶片上作為用于提供 單個IC封裝的單個平臺。在此實例中，所述兩個或兩個以上插入件物理地連接到彼此成 為單個平臺，與其中兩個或兩個以上分開的插入件發生彼此間的物理接觸的實施例形成對 比。用于形成插入件的標度成像場可以彼此重疊或可以
[0082] 彼此重疊。在另一實施例中，插入件可以彼此完全切分開并且隨后使用橋接裸片 耦合。在又一實施例中，如下文所述，插入件裸片可以彼此完全切分開并且隨后模制在一起 用于單個IC封裝，并且例如與橋接裸片進行橋接。
[0083] 圖6-1是描繪示例性組件例如堆疊裸片組件600A的框圖。堆疊裸片組件600A包 含Soc300、內存池303A和303B以及插入件500A和500B的插入件組件，所述插入件組件是 用于擴展型插入件或完全切分開的插入件500A和500B的。出于清楚的目的借助于實例而 非進行限制，應假定S〇C300是FPGA ;然而，應理解可以使用其它類型的1C。
[0084] S〇C300可以包含線路側收發器301，穿過302C的系統側收發器302A以及線路系 統橋304。線路側收發器301和穿過302C的系統側收發器302A可以耦合用于經由線路系 統橋304的雙向通信，并且此類耦合可以是裸片內耦合，例如通過使用FPGA的PIP。線路系 統橋304可以在FPGA可編程資源，g卩"FPGA構造"中實施。
[0085] S〇C300可以互連到插入件500A和500B，例如互連到插入件500A的表面并且互連 到插入件500B的表面。舉例來說，S〇C300可以從插入件500A的上表面延伸到插入件500B 的上表面，從而橋接插入件500A和500B。在擴展型插入件中，插入件500A和500B是由相 同晶片形成的共同的單個平臺。然而，在另一實施例中，插入件500A和500B可以是經由 SoC 300耦合到彼此的分開的插入件。
[0086] 與偏移區域515的最左側邊緣接界的插入件500A的可用區域510的一部分（通 常由虛線710A指示）和/或與偏移區域516的最右側邊緣接界的插入件500B的可用區域 510的一部分（通常由虛線710B指示）可以除響應于偏移區域515和516之外視情況是用 于界定互連受限區域599的對應的部分。然而，出于清楚的目的而非進行限制，應假定在下 文中通過額外的細節描述的互連受限區域599是僅響應于偏移區域515和516形成的，雖 然在其它實施例中可以使用可用區域510的一部分。
[0087] 應理解SoC 300常規上可以具有致密的微型凸塊或其他精細節距互連，包含導電 線路互連部件，其落入偏移區域515和516中的任一者或兩者內。同樣，插入件的互連受限 區域599可以包含互連，但是通常并不包含精細節距互連。因為對于橋接插入件500A和 500B的SoC 300來說，偏移區域515和516并不適用于精細節距互連，無論它們是否是彼此 切分開的，此類SoC 300的精細節距"引腳"布局并不是常規的。
[0088] 實際上，SoC 300的精細節距"引腳"布局可經定制以橋接插入件500A和500B。 沿那些線路，設置在偏移區域515和516上方的SoC 300的精細節距互連可以對齊以使落 入偏移區域515和516內的節距互連粗糙化，即落入插入件500A和500B的互連受限區域 599 內。
[0089] 內存池303A和303B互連到插入件500B的表面。舉例來說，內存池303A和303B 可以互連到插入件500B的上表面用于與SoC 300裸片間耦合。內存池303A和303B可以 耦合到SoC 300用于雙向通信。
[0090] 插入件500A和500B可以具有相同或大致上相同的高度。插入件500A的寬度Wl 可以小于或等于最大插入件寬度502,并且插入件500B的寬度W2類似地可以小于或等于最 大插入件寬度502。然而，寬度Wl可以大致上大于寬度W2以便容納不同裸片尺寸。插入件 500A和500B的插入件組件可以具有寬度W1+W2的總體插入件組件寬度602。出于清楚的 目的借助于實例而非進行限制，對于每個插入件500A和500B的近似33mm(近似1. 299英 寸）的插入件高度，可以使用近似40毫米（近似L 575英寸）的總體插入件組件寬度602 與具有近似24毫米（近似0.9449英寸）的寬度的SoC 300。對于此類實例，堆疊裸片組 件600A可以配適在單個50mm(1.969英寸）x 50mm(1.969英寸）的封裝內。然而，在其他 實施例中，可以使用其他高度、寬度和/或封裝尺寸。
[0091] 插入件500A的邊緣和插入件500B的邊緣放置成至少彼此大致上并排。當插入件 500A和500B是彼此切分開時，插入件500A和500B的此類邊緣可以彼此鄰接。插入件500A 可以具有通常接近插入件500B的保留或偏移區域515。在此實例中，偏移區域515具有與 插入件500A的遠端右側邊緣相連的邊界。插入件500B可以具有通常接近插入件500A的 保留或偏移區域516。在此實例中，偏移區域516具有與插入件500B的遠端左側邊緣相連 的邊界。
[0092] 偏移區域515和516中的一者或兩者可以占據SoC 300的致密的精細節距引腳布 局，其中SoC 300經形成以分別提供與插入件500A和500B的偏移區域515和516相關聯 的受限區域599內的電力互連，雖然不是與精細節距到精細節距裸片到裸片互連。偏移區 域515和516中的任一者或兩者可以經形成使得它們不包含金屬層部分并且不包含用于提 供操作性精細節距到精細節距電力互連的通路層部分，并且因此SoC 300可不包含用于在 此類偏移區域515和516內相關聯的對應的精細節距互連的任何引腳。另外，舉例來說，偏 移區域515和516中的任一者或兩者可以經形成使得它們不包含電力互連和相關聯的導電 線路。
[0093] 電力互連用于攜帶用于裝置的操作的信號。電力互連可以與用于非電力結構（例 如，虛設結構）的非電力互連形成對比，例如，可用于平版印刷成像或其他用途。
[0094] 精細節距裸片到裸片互連，例如下文所描述的裸片到裸片互連，舉例來說用于經 由插入件500B將SoC 300互連到內存池303A和303B可以專門位于偏移區域516外部的 插入件500B上。用于將SoC 300互連到內存池303A和303B的所有精細節距導電線路可 以作為偏移區域516外部的插入件500B的一部分形成。
[0095] 有可能提供用于接地平面或電源電壓的寬總線，并且正因為如此精細節距或精確 互連不一定是此類寬總線所必需的。因此，舉例來說，SoC 300的一個或多個精細節距互 連可以針對此類寬總線放置在插入件的受限區域中，因為精細節距對齊限制未必適用于此 類寬總線。然而，出于清楚的目的而非進行限制，應假定互連受限區域599不含任何操作 互連，雖然在其他實施例中未經受精細節距對齊限制的互連可以存在于此類互連受限區域 599 中。
[0096] 圖6-2是描繪另一示例性堆疊裸片組件600B的框圖。堆疊裸片組件600B通常與 圖6-1的堆疊裸片組件600A相同，不同之處在于以下差異。與單個S〇C300不同，堆疊裸片 組件600B包含兩個SoC，即SoC 300A和SoC 300B。在此實例中，SoC 300A包含線路側收發 器301、系統側收發器302A和線路系統橋304A，并且SoC 300B包含系統側收發器302B和 302C以及線路系統橋304B。SoC 300A和300B可以經由與插入件500A相關聯的互連而彼 此互連。
[0097] 在堆疊裸片組件600A和600B中，與線路側收發器相比存在更多的系統側收發器。 然而，可使用其他配置。舉例來說，圖6-3是描繪堆疊裸片組件600C的另一實例的框圖。堆 疊裸片組件600C通常與圖6-2的堆疊裸片組件600B相同，不同之處在于以下差異。在堆疊 裸片組件600C中，SoC 300A包含線路側收發器301A和系統側收發器302A以及線路系統橋 304A，并且SoC 300B包含線路側收發器301B和系統側收發器302B以及線路系統橋304B。 SoC 300A和300B中的每一個可以橋接偏移區域515和516用于將插入件500A和500B耦 合到彼此或用于未彼此切分開的插入件500A和500B。可以提供近似等量的半導體區域用 于形成線路側和系統側收發器，并且兩個SoC可用于物理地橋接插入件500A和500B。對于 與FPGA -起實施的SoC，收發器資源可經配置用于線路側或系統側。
[0098] 因為插入件（例如插入件500A和500B)可以針對特定裸片制造，所以用于形成插 入件500A的掩膜組可以實質上不同于用于形成插入件500B的掩膜組。舉例來說，SoC裸 片可以實質上不同于存儲器裸片，包含但不限于實質上不同的尺寸和引腳。
[0099] 通過提供如本文所描述的插入件組件，應理解可以在單個IC封裝以及緩沖存儲 器中實施通常用于線路系統橋接的更多的收發器以及更多的資源。另外，由于具有較大的 插入件組件占據面積存儲器的量可以實質上增大。因為此類資源可以共同安裝到用于IC 封裝的插入件組件上，所以裸片到裸片互連可以形成有致密的微型凸塊，例如所述微型凸 塊顯著小于常規的微型凸塊并且實質上小于微型球。微型球，有時被稱為C4焊料球，是顯 著大于常規的微型凸塊的并且是常規上經由PCB用于IC到IC互連的。
[0100] 換句話說，互連密度是通過提供具有封裝內的較大占據面積的插入件組件而提高 的，因為更多區域提供用于精細節距裸片到裸片互連，其可替代于常規的裸片到裸片互連 和/或芯片到芯片互連來使用。通過經由插入件組件增大互連密度，帶寬可以借助此類互 連密度相應地增大。帶寬增大可以進一步借助于封裝堆疊裸片組件內的可供使用的額外量 的資源，所述封裝堆疊裸片組件具有用于支持此類額外資源的大型插入件組件。
[0101] 圖7-1是分別描繪圖6-1、圖6-2或圖6-3的任何堆疊裸片組件600A、600B和 600C(共同的和單個的"堆疊裸片組件600"）的示例性截面圖的框圖。SoC 300和內存池 303經由互連713互連到由插入件500A和500B形成的插入件組件。在此實例中的互連713 是致密的裸片到裸片倒裝芯片微型凸塊；然而，也可以使用其它類型的裸片到裸片精細節 距互連。
[0102] SoC 300經由裸片到裸片互連713的一部分連接到插入件500A的上表面703,所 述互連可以是精細節距互連或者可以是常規的倒裝芯片微型凸塊，并且經由裸片到裸片互 連713的另一部分連接到插入件500B的上表面704。內存池303經由裸片到裸片互連713 的又一部分連接到插入件500B的上表面704。裸片到裸片互連713中的一些可以耦合到其 他較大互連，所述較大互連在本文中被稱為"連接器"711以便不與裸片到裸片互連（"互 連"）713混淆。舉例來說，連接器711可以使用"穿過襯底通孔"耦合到互連713,所述通孔 例如硅通孔（"TSV"）712。在此實例中，連接器711是微型球；然而，也可以使用其它類型 的芯片到芯片大型互連。同樣，連接器711實質上大于互連713。
[0103] 相應地，通過提供由可以彼此接合或彼此切分開的插入件500A和500B形成的插 入件組件，提供了用于互連裸片的較大插入件區域從而避免了必須使用芯片到芯片互連。 出于清楚的目的而非進行限制，應假定此類插入件500A和500B是彼此切分開的，即單獨的 裸片。換句話說，使用的是裸片到裸片互連，其中迄今為止已經使用了芯片到芯片互連。由 于互連713與連接器711相比具有較大的互連密度，因此可以如先前描述的針對IC提高帶 寬。另外，在此實例中，插入件500A和500B是硅插入件，并且因此對于此實例，穿過襯底的 通孔是TSV 712 ;然而，在其他實施例中可以使用其它類型的襯底或裸片平臺。
[0104] 在此實例中插入件500A的遠端右側邊緣701鄰接插入件500B的遠端左側邊緣 702。如先前在本文中描述的，邊緣701和702分別提供偏移區域515和516的邊界。共同 地，插入件500A和500B的偏移區域515和516分別可以不含主動精細節距互連和相關聯 的導電線路，即可以對應于偏移區域515和516的全部或部分的互連受限區域或區域710。
[0105] 插入件500B的上表面704上的互連713的一部分用于互連SoC 300和內存池303。 可以例如位于插入件500B的層之間的導電線路，例如導電線路715(在下文中單個的和共 同的稱為"導電線路715")，用于耦合位于SoC 300與上表面704之間的互連713的一部分 與位于內存池303與上表面704之間的互連713的另一部分。因此，用于互連SoC 300和 內存池303的所有導電線路715可以作為插入件500B的一部分來提供。換句話說，用于裸 片到裸片互連的所有導電線路715可以自身包含在插入件500B內。互連713和導電線路 715是可用于將SoC 300互連到內存池303的部件的實例。互連713和導電線路715可以 單個的和共同的提供精細節距互連。
[0106] 圖7-2是描繪另一示例性堆疊裸片組件700的截面圖的框圖。堆疊裸片組件700 類似于堆疊裸片組件600,不同之處在于內存池303由彼此互連的存儲器裸片的豎直堆疊 替換，即堆疊裸片存儲器720。堆疊裸片存儲器720可以包含內存池裸片（"內存池")303-1 到303-N，其中N是大于一的正整數。即使出于清楚的目的且并非進行限制而未示出，應理 解內存池裸片303-1到303-N可以互連到彼此，例如通過TSV的使用，以提供堆疊裸片存儲 器720。內存池裸片303-1可以互連到插入件500B，如先前參考內存池303所描述的。
[0107] 圖7-3是描繪又一示例性堆疊裸片組件700的截面圖的框圖。在此實例中，內存 池裸片303-1到303-N堆疊在存儲器介面731的頂部上用于形成堆疊裸片存儲器730。堆 疊裸片存儲器730替代堆疊裸片存儲器720。存儲器介面731互連到插入件500B。存儲器 介面731可以包含用于內存池裸片303-1到303-N的介面邏輯。存儲器介面731互連到內 存池裸片303-1并且可以取決于堆疊裸片存儲器730的配置通過其一個或多個插入內存池 裸片互連到內存池裸片303-1到303-N中的每一個。
[0108] 圖8是描繪插入件組件800的示例性俯視圖的框圖。插入件組件800包含插入件 500A和500B。插入件500A和500B中的每一個具有可能等于或小于最大插入件高度501 的高度。出于清楚的目的借助于實例而非進行限制，在此實例中插入件500A和500B這兩 者具有相同的最大插入件高度501并且類似地具有相同的最大可用高度503。然而，在其他 實施例中，插入件500A和500B可以具有不相等的高度，其中的至少一個不處于最大高度。
[0109] 插入件500A和500B中的每一個具有可能等于或小于最大插入件寬度502的寬 度。出于清楚的目的借助于實例而非進行限制，在此實例中插入件500A和500B這兩者具 有相同的最大插入件寬度502并且類似地具有相同的最大可用寬度504。然而，在其他實施 例中，插入件500A和500B可以具有不相等的寬度，其中的至少一個不處于最大寬度。
[0110] 在此實例中，電力互連受限區域710是未響應于插入件500A和500B的鄰接的切 開邊緣界定的，因為在此實例中插入件500A和500B作為整體形成在相同晶片或其他襯底 上，即形成整合到彼此的單個平臺。換句話說，與兩個單獨的平臺相比，插入件500A和500B 形成單個平臺。因此，在此實例中插入件500A和500B是來自相同半導體襯底的以提供單 個平臺。插入件500A和500B的偏移區域515和516可用于界定電力互連受限區域710。 然而，當插入件500A和500B作為單個平臺形成時，電力互連受限區域710不需要包含切割 線縫隙并且不需要包含用于封裝的切割的邊限。因此，在插入件500A和500B的擴展或單 個平臺版本中，在一個實施例中最大可用區域可以增大，其中插入件500A和500B經切割以 提供其單獨的裸片，并且相應地，互連受限區域710的占據面積可以經受插入件標度場平 版印刷成像限制而減少。
[0111] 因為單獨的標度組是在插入件500A和500B的形成中使用的，因此將此類標度組 彼此對齊用于形成跨越其縫隙的互連可能是難以解決的。互連受限區域710可經放大以緩 解對齊問題。雖然在形成插入件500A和500B的本文的描述中使用了硅晶片的實例，但是 可以使用其它類型的襯底，包含但不限于玻璃或其他形式的襯底基底材料。
[0112] 圖9-1是描繪示例性晶片900的框圖。晶片900可用于形成插入件500A和500B 的插入件組件800。兩個單獨的標度組可用于印刷插入件圖案，包含但不限于用于形成插 入件500A和500B的導線和通孔。晶片900可以是沿水平行901和豎直列902激光消融的 和/或鋸開的。水平行901和豎直列902可以是切割線。應了解在切割晶片900之后，提 供具有整合形成到彼此的相同晶片襯底材料的插入件500A和500B的插入件組件800作為 單個平臺的裸片。
[0113] 雖然說明性地描繪兩個插入件用于形成插入件組件800,但是兩個以上插入件可 以從相同晶片襯底材料整體地形成到彼此以作為裸片來提供。舉例來說，圖9-2是描繪具 有各自由四個插入件形成的插入件組件800的示例性晶片900的框圖。在此實例中，插入 件組件800各自包含插入件500A、500B、500C和500D，其中此類插入件的集合是作為單個的 或共同的平臺整合到彼此形成的。
[0114] 圖10-1是描繪示例性堆疊裸片組件1000的截面圖的框圖。堆疊裸片組件1000 類似于堆疊裸片組件600,不同之處在于并非提供鄰接邊緣701和702,而是提供此類邊緣 之間的間隙1010。邊緣701和702對于此類并排取向而言可能是或可能不是位于至少大致 上平行于彼此的位置處的。在此實例中，間隙1010有效地延伸受限互連區域1049,并且相 應地可以省略可能是在間隙1010上方延伸的SoC 300下方的引腳。并非減少SoC 300的 引腳，除SoC 300外的裸片可用于橋接插入件500A和500B。
[0115] 然而，應理解如果插入件500A和500B具有位于它們之間的間隙1010,那么如果此 類插入件是由不同晶片形成的則與用于形成此類插入件的標度場相關聯的縫隙可能是不 存在的。然而，此類偏移區域515和516保持，并且因此出于清楚的目的而非進行限制，應 假定互連受限區域1049保持并且包含間隙1010。
[0116] 圖10-2是描繪示例性堆疊裸片組件1100的截面圖的框圖。堆疊裸片組件1100類 似于堆疊裸片組件1000,不同之處在于以下差異。在堆疊裸片組件Iioo中，SoC 300C并不 橋接插入件500A和500B，并且因此在此實例中SoC 300C僅互連到插入件500A。然而，添 加橋裸片1110以互連插入件500A的上表面并且互連插入件500B的上表面。橋裸片1110 跨越偏移區域515和516以及插入件500A與500B之間的間隙1010,用于物理地橋接此類 插入件。每個插入件500A和500B的一部分視情況可用于提供互連受限區域710,如先前描 述的。舉例來說，在具有單獨的插入件500A和500B的一個實施例中，圖像質量通常沿與用 于制造插入件500A和500B的一個或多個標度相關聯的圖像場的邊緣可以是充分的降低從 而在與此類難以解決的邊緣相關聯的區域中可靠地形成精細節距互連。在此實例中，分別 與插入件500A和500B相關聯的精細節距互連713和精細節距導電線路715都位于偏移區 域515和516的外部。在此類實施例中，橋裸片1110可以是被動裝置。舉例來說，橋裸片 1110本身可以是硅插入件。然而，無論是被動還是主動裸片，橋裸片1110可以被制造成具 有占據偏移區域515和516以及間隙1010的引腳。
[0117] 出于清楚的目的借助于實例而非進行限制，橋裸片1110可以使用相關聯的精細 節距微型凸塊經由插入件500A互連到SoC 300C。此外，橋裸片1110可以使用相關聯的精 細節距微型凸塊經由插入件500B互連到內存池裸片303。
[0118] 橋裸片1110可以視情況為主動裸片。因此，舉例來說，橋裸片1110可以提供SoC 300C與內存池303之間的雙向通信橋。借助于實例而非進行限制，橋裸片1110可以包含 用于裸片到裸片通信的緩沖器和/或管線化觸發器。舉例來說，橋裸片1110可以提供SoC 300C與內存池303之間的互連網絡，例如用于切換。橋裸片1110可以視情況包含雙向轉發 器1111的陣列或一組橫桿開關1111，其中每個此類雙向轉發器或橫桿開關1111可以經靜 態地配置以從第一 IC向第二IC傳送信號，例如從SoC 300C向內存池303傳送信號，和/ 或反之亦然。對于具有雙向轉發器1111的實施例，用于雙向轉發器1111的此類陣列的配 置位可以最終儲存在橋裸片1110內部，雖然此類配置位可以通過其他此類IC中的一個來 初始化，例如SoC 300C或內存池303。對于具有一組至少兩個橫桿開關1111的一個實施 例，此類橫桿開關1111可以靜態地配置。P乘Q乘W( "PxQxW"）橫桿開關1111具有P輸 入端口、Q輸出端口和每個端口的W位，并且可以實施為具有W位寬數據路徑的P到1多路 復用器的Q個實例。這些P到1多路復用器的選擇控制線路可以是靜態的，因此第一 IC與 第二IC之間的流量，例如S〇C300C與內存池303之間的，并不必須是直線行進的。兩個橫 桿開關1111可用于允許流量能夠從第一 IC行進到第二IC和/或反之亦然。
[0119] 在此實例中，偏移區域515提供插入件500A的電力互連受限區域的第一部分， 在所述第一部分外部精細節距互連，以及與其相關聯的精細節距導電線路，用于將橋裸片 1110互連到插入件500A以用于形成到SoC 300C的互連。類似地，偏移區域516提供插入 件500B的電力互連受限區域的第二部分，在所述第二部分外部精細節距互連，以及與其相 關聯的精細節距導電線路，用于將橋裸片1110互連到插入件500B以用于形成到內存池303 的互連。最后，用于雙向轉發器1111或橫桿開關1111的橋裸片1110的精細節距互連可以 位于互連受限區域1049的外部和/或在其上方延伸，雖然通常是不可用于間隙1010的。
[0120] 圖11是描繪用于形成一個或多個堆疊裸片組件1100的示例性過程1150的流程 圖。堆疊裸片組件1100類似于圖10-2的堆疊裸片組件1100,不同之處在于以下差異。另 夕卜，雖然使用堆疊裸片組件1100的實例，但是應理解堆疊裸片組件1000可在此類過程1150 中使用。
[0121] 在1101處，插入件500A和500B作為單獨的裸片形成用于形成其對。相應地，可 以從相同或單獨的晶片上切下插入件500A和500B。借助于實例而非進行限制，一個晶片可 專門用于形成插入件500A，而另一晶片可專門用于形成插入件500B。
[0122] 在1102處，在1101處形成的插入件500A和500B被放置到模制或封裝材料1120 中或與所述材料接觸。有效地在1102處，使用模具可以使晶片或其他襯底與插入件500A 和500B以對應的對重新構造。應了解此類封裝材料1120的一部分在插入件500A和500B 的對之間延伸，即延伸到間隙1010中。
[0123] 在1103處，SoC 300C、橋裸片1110和內存池303可以互連到插入件500A和500B， 如先前在本文中描述的。在1104處，堆疊裸片組件1100可以從此類模制襯底上切下。因 此，整體堆疊裸片組件1100可以作為封裝材料1120中的組來提供，其中每個此類整體堆疊 裸片組件1100具有在插入件500A的邊緣與插入件500B的邊緣之間延伸的封裝材料1120 的一部分。
[0124] 具有帶一個或多個橋裸片的兩個或兩個以上單獨的插入件可以降低應力。另外， 單獨的插入件可以允許其組合通過改變一個或多個此類插入件為容納不同類型的IC而得 到定制。通過單獨的插入件的組合可以改進總產量，因為已知的良好插入件可經組合從而 形成插入件組件。單獨的插入件可以降低翹曲，這可以提高將裸片組件放置在插入件頂部 期間的組件產量。單獨的插入件可以降低精細節距互連的填充不足。
[0125] 如先前所提及，單個插入件的較大尺寸可以誘發插入件上以及耦合到所述插入件 的其他IC結構上的大量的應力。舉例來說，取決于插入件的尺寸，將插入件耦合到IC封裝 的襯底的插入件下方的焊料凸塊可以暴露于大量的應力。相應地，插入件可以分割或細分 為兩個或兩個以上個體插入件而非使用單個的整體式插入件。因此，較小插入件和耦合到 較小插入件的任何IC結構經受減少的應力，由此增大了多裸片IC結構的可靠性。
[0126] 圖12是說明IC結構1200的表面形狀圖的框圖。IC結構1200是多裸片IC結構。 圖12說明了在單個封裝內堆疊 IC結構1200的多個裸片的填充方法。如在圖12中描繪 的，IC結構1200可以包含多個裸片1205、1210和1215。裸片1205-1215可以安裝在兩個 或兩個以上插入件1220和1225上。插入件1220和1225各自可以實施為硅插入件。插入 件1220和1225可以安裝在IC封裝的襯底1230上，IC結構1200可以在所述IC封裝內實 施。
[0127] 插入件1220和1225中的每一個可以為具有平坦表面的裸片，裸片1205-1215可 以水平地堆疊在所述平坦表面上。如圖所示，裸片1205和1210可以并排位于插入件1220 和1225的平坦表面上。在圖12中所示的實例中，裸片1205僅安裝到插入件1220。裸 片1215僅安裝到插入件1225。裸片1210安裝到插入件1220和插入件1225。通常，裸片 1205-1215中的每一個可以是共面的。類似地，插入件1220和1225中的每一個可以是共面 的。如本說明書中使用的，術語"共面"意味著所列舉的結構位于相同的平面中或者每個所 列舉的結構具有至少一個與其他結構處于相同平面中的表面。
[0128] 插入件1220和1225中的每一個可以為多裸片IC結構的一個或多個裸片提供共 同安裝表面以及電耦合點。插入件1220和1225可以充當用于裸片1205-1215之間互連導 引的中間層或充當用于IC結構1200的接地或電源平面。插入件1220和1225中的每一個 可以通過硅晶片襯底來實施，不論該硅晶片襯底摻雜或未摻雜N型和/或P型雜質。插入 件1220和1225的制造可以包含允許金屬互連的一個或多個層的沉積的一個或多個額外的 處理步驟。這些金屬互連層可以包含鋁、金、銅、鎳、各種硅化物，和/或類似物。
[0129] 可以使用一個或多個額外的處理步驟來制造插入件1220和1225,所述步驟允許 一個或多個電介質或絕緣層（例如，二氧化硅）的沉積。通常，插入件1220和/或1225可 以實施為被動裸片，其中插入件1220和/或1225中的一者或兩者可以不包含激活電路元 件，例如，沒有P材料與N材料或"PN"接合點接觸。在另一方面中，可以使用一個或多個額 外的處理步驟來制造插入件1220和1225,所述步驟允許創建激活電路元件，例如，晶體管 裝置和/或二極管裝置。如所指出，通常插入件1220和1225中的每一個為裸片，并且其特 征在于存在一個或多個TSV，如同將在本說明書中更詳細地描述的。
[0130] 圖13-1是說明圖12的IC結構1200的截面側視圖的框圖。具體而言，圖13-1說 明了沿切線13-1-13-1截取的圖12的IC結構1200的視圖。由此，在通篇本說明書中，相 同的編號將用于指代相同的項。
[0131] 如圖所示，插入件1220的第一（底部）表面可以耦合到襯底1230的頂部表面。類 似地，插入件1225的第一（底部）表面可以耦合到襯底1230的頂部表面。插入件1220的 第二（頂部）表面可以耦合到裸片1205的底部表面并且耦合到裸片1210的底部表面的一 部分。插入件1225的第二（頂部）表面可以耦合到裸片1210的底部表面的一部分并且耦 合到裸片1215的底部表面。
[0132] 在一個方面中，裸片1205-1215可以經由焊料凸塊1305電耦合到插入件1220和 1225。焊料凸塊1305可以例如以"微型凸塊"的形式來實施。具體而言，裸片1205通過焊 料凸塊1305耦合到插入件1220。裸片1210通過焊料凸塊1305耦合到插入件1220并且耦 合到插入件1225。裸片1215通過焊料凸塊1305耦合到插入件1225。焊料凸塊1305中的 每一個還可以用于視具體情況將裸片1205-1215物理地附接到插入件1220和/或附接到 插入件1225。
[0133] 插入件1220可以包含由形成互連區域1310的金屬或另一導電材料形成的一個或 多個圖案化層。所述圖案化層可以用于形成裸片間導線，例如裸片間導線1315,所述裸片 間導線可以在裸片1205與1210之間傳送裸片間信號。舉例來說，裸片間導線1315可以使 用一個或多個圖案化金屬層結合來自互連區域1310的一個或多個通孔形成。裸片間導線 1315可以連接到位于裸片1205與插入件1220之間的焊料凸塊1305中的一個并且可以連 接到位于裸片1210與插入件1220之間的焊料凸塊1305中的另一個，由此將裸片1205耦 合到裸片1210并且允許裸片1205與1210之間的信號交換。
[0134] 插入件1225可以包含由形成互連區域1320的金屬或另一導電材料形成的一個或 多個圖案化層。互連區域1320可以大體上類似于插入件1220的互連區域1310。相應地， 圖案化層和通孔可以用于形成裸片間導線，例如，裸片間導線1325。裸片間導線1325可以 連接到位于裸片1210與插入件1225之間的焊料凸塊1305中的一個并且可以連接到位于 裸片1215與插入件1225之間的焊料凸塊1305中的另一個，由此將裸片1210耦合到裸片 1215并且允許裸片1210與1215之間的信號交換。
[0135] 雖然將裸片1205-1215耦合到插入件1220和1225是使用焊料凸塊1305實現的， 但是可以使用多種其他技術將裸片1205-1215耦合到插入件1220和1225。舉例來說，粘 合導線或邊緣導線可用于將裸片耦合到一個或多個插入件。在另一實例中，粘合劑材料可 用于將裸片物理地附接到一個或多個插入件。因此，如圖13-1中所說明的，經由焊料凸塊 1305將裸片1205-1215耦合到插入件1220和1225是出于說明的目的提供的而并非意圖限 制本說明書中公開的實例。
[0136] 焊料凸塊1330可以用于將插入件1220和1225中的每一個的底部表面電耦合到 襯底1230。在一方面中，焊料凸塊1330可以"C4凸塊"的形式來實施。如所指出，襯底1230 可以是多裸片IC封裝的一部分，IC結構1200在所述IC封裝中實施。焊料凸塊1330可用 于將IC結構1200耦合到在多裸片IC封裝外部的節點上。
[0137] 插入件1220和1225中的每一個可以包含一個或多個硅通孔（TSV) 1335。通常， 每個TSV 1335可以實施為由導電材料形成的通孔從而形成電氣連接，所述電氣連接垂直 地橫跨插入件1220和/或插入件1225,例如，如果未延伸穿過其全部則延伸穿過實質性部 分。舉例來說，TSV 1335可以通過在插入件1220和/或插入件1225內鉆出或蝕刻出一個 開口來實施，所述開口從頂部平坦表面（即，焊料凸塊1305所耦合到的表面）延伸到底部 平坦表面（即，焊料凸塊1330所耦合到的表面）。隨后導電材料可以沉積在所述開口內。可 以用于填充所述開口從而形成TSV 1335的導電材料的實例可以包含，但不限于鋁、金、銅、 鎳、各種硅化物，和/或類似物。
[0138] 在圖13-1中所示的實例中，每個TSV 1335被示出為通過一個或多個圖案化層結 合插入件1220中的互連區域1310內的一個或多個通孔或插入件1225中的互連區域1320 內的一個或多個通孔耦合到焊料凸塊1305。然而，在另一實例中，TSV 1335可以大體上延 伸穿過插入件1220和插入件1225以視具體情況通過穿過互連區域1310或互連區域1320 耦合焊料凸塊1305與焊料凸塊1330。
[0139] TSV 1335結合焊料凸塊1305和焊料凸塊1330經由插入件1220將裸片1205耦合 到襯底1230。裸片1210是使用TSV 1335、焊料凸塊1305和焊料凸塊1330通過插入件1220 并且通過插入件1225耦合到襯底1230的。裸片1215是使用TSV 1335、焊料凸塊1305和 焊料凸塊1330通過插入件1225耦合到襯底1230的。
[0140] 在一個方面中，信號可以從裸片1205通過裸片間導線（例如，裸片間導線1315和 裸片間導線1325)結合在裸片1210內實施的導線或其他信號路徑傳送到裸片1215,所述導 線或其他信號路徑耦合裸片間導線1315與裸片間導線1325。在裸片1210內實施的信號路 徑可以固線式電路或可編程電路的形式實施。
[0141] 舉例來說，裸片1205-1215可以實施為多種不同類型裸片中的任何一種。一個或 多個裸片1205-1215可以實施為存儲器裝置、處理器（例如，中央處理單元）、專用IC或可 編程1C。每個這種類型的IC可以包含耦合裸片間導線1315與裸片間導線1325的固線式 電路。裸片1205-1215中的每一個可以實施為類似或相同類型的1C。在替代方案中，裸片 1205可以實施為第一類型的1C，而裸片1210和1215實施為第二且不同類型的1C。在又一 實例中，裸片1205-1215中的每一個可以實施為不同類型的1C。
[0142] 裸片1210中的將裸片間導線1315耦合到裸片間導線1325的信號路徑可以是固 線式電路或可編程電路。在可編程電路的情況下，裸片1205可以呈現為不能夠與裸片1215 通信，除非或直至可編程電路經配置以實施此類連接。
[0143] 在IC結構1200內，插入件1220和插入件1225可以距離1340分開。插入件1220 和1225中的每一個的對應的邊緣有效地形成具有等于在每個插入件1220與1225之間延 伸的距離1340的寬度的通道。如圖所示，裸片1210有效地跨越插入件1220與插入件1225 之間的通道。插入件1220和1225中的每一個可以具有L int的長度。襯底1230可以具有 Lsub的長度。雖然被說明為具有相同的長度，但是取決于IC結構100的實施方案，插入件 1220和1225中的每一個可以具有不同的長度。
[0144] IC結構1200經受多種不同的應力。舉例來說，插入件1220和1225經受應力，因 為各自提供裸片安裝在其上的結構基底。其他焊料凸塊且具體而言焊料凸塊1330可以經 受增大水平的應力。在一個方面中，位于沿插入件1220和/或1225的一個或多個邊緣或 所有邊緣處的焊料凸塊1330可以經受增大水平的剪切應變。
[0145] 參考圖13-1，經受增大水平的剪切應變的焊料凸塊1330中的特定的焊料凸塊是 用陰影說明的，這與焊料凸塊1330的其它焊料凸塊的固體著色相反。插入件1220下方的 最左側和最右側焊料凸塊1330與插入件1220和襯底1230之間的其他焊料凸塊1330相比 經受較高水平的剪切應變。類似地，插入件1225下方的最左側和最右側焊料凸塊1330與 插入件1225和襯底1230之間的其他焊料凸塊1330相比經受較高水平的剪切應變。
[0146] 通常，剪切應變（γ)可以根據下方的等式⑴來確定。

【權利要求】
1. 一種組件，其包括： 第一插入件； 第二插入件； 互連到所述第一插入件和所述第二插入件的第一集成電路裸片； 互連到所述第二插入件的第二集成電路裸片；W及 將所述第一集成電路裸片互連到所述第一插入件和所述第二插入件的多個部件； 其中信號在所述第一插入件與所述第二插入件之間經由所述第一集成電路裸片和所 述多個部件導引。
2. 根據權利要求1所述的組件，其中： 將所述第一集成電路裸片互連到所述第一插入件和所述第二插入件的所述多個部件 位于所述第一插入件和所述第二插入件的互連受限區域外部；W及 在所述第一插入件與所述第二插入件之間導引的所述信號避開所述第一插入件和所 述第二插入件的所述互連受限區域。
3. 根據權利要求1或權利要求2所述的組件，其進一步包括禪合到所述第一插入件的 第=集成電路裸片， 其中所述第一集成電路裸片提供在所述第二集成電路裸片與所述第=集成電路裸片 之間的通信橋。
4. 根據權利要求2或權利要求3所述的組件，其中： 所述第二插入件包含多個導電線路； 所述多個部件包含多個裸片到裸片互連； 所述多個裸片到裸片互連的第一部分將所述第一集成電路裸片互連到所述第一插入 件； 所述多個裸片到裸片互連的第二部分將所述第一集成電路裸片互連到所述第二插入 件； 其中所述多個裸片到裸片互連的所述第一部分和所述第二部分設置在所述互連受限 區域的相對側上； 所述多個裸片到裸片互連的第=部分將所述第二集成電路裸片互連到所述第二插入 件； 所述第二插入件的所述多個導電線路的一部分禪合到所述多個裸片到裸片互連的所 述第二部分和所述多個裸片到裸片互連的所述第=部分，W便將所述第一集成電路裸片互 連到所述第二集成電路裸片；W及 其中所述多個裸片到裸片互連的所述第二部分位于所述互連受限區域外部，并且所述 多個導電線路的所述部分位于與所述互連受限區域相關聯的所述第二插入件的偏移區域 外部。
5. 根據權利要求2-4中任何一項所述的組件，其中； 所述第一插入件的第一邊緣和所述第二插入件的第二邊緣大體上并排放置W彼此鄰 接； 所述第一插入件包含與具有第一邊界的所述互連受限區域相關聯的第一偏移區域，所 述第一邊界與所述第一邊緣相連；W及 所述第二插入件包含與具有第二邊界的所述互連受限區域相關聯的第二偏移區域，所 述第二邊界與所述第二邊緣相連。
6. 根據權利要求2-5中任何一項所述的組件，其中所述互連受限區域不包含用于提供 精細節距互連的金屬層和通孔層。
7. 根據權利要求1-6中任何一項所述的組件，其中： 所述第一插入件是使用第一掩模組形成的；W及 所述第二插入件是使用第二掩模組形成的； 所述第一掩模組大體上不同于所述第二掩模組，W至少部分響應于所述第二集成電路 裸片與所述第一集成電路裸片相比為用于不同類型的集成電路。
8. 根據權利要求7所述的組件，其中： 所述第一插入件的第一高度大體上與所述第二插入件的第二高度相同；W及 所述第一插入件的第一寬度和所述第二插入件的第二寬度都小于或等于相同的平版 印刷最大寬度。
9. 根據權利要求1-8中任何一項所述的組件，其中； 所述第二集成電路裸片包含豎直堆疊的存儲器裸片；W及 所述第二集成電路裸片包含用于所述豎直堆疊的存儲器裸片的介面邏輯。
10. -種用于形成組件的方法，其包括： 使用多個部件將第一集成電路裸片互連到第一插入件和第二插入件； 使用所述多個部件將第二集成電路裸片互連到所述第二插入件；W及 在所述第一插入件與所述第二插入件之間經由所述第一集成電路裸片和所述多個部 件導引信號。
11. 根據權利要求10所述的方法，其進一步包括： 保留所述第一插入件和所述第二插入件中的每一個的一部分W提供互連受限區域； 其中將所述第一集成電路裸片互連到所述第一插入件和所述第二插入件的所述多個 部件位于所述第一插入件和所述第二插入件的所述互連受限區域外部；W及 在所述第一插入件與所述第二插入件之間導引所述信號包括避開所述第一插入件和 所述第二插入件的所述互連受限區域。
12.根據權利要求10或權利要求11所述的方法，其進一步包括： 將第=集成電路裸片互連到所述第一插入件， 其中所述第一集成電路裸片提供在所述第二集成電路裸片與所述第=集成電路裸片 之間的通信橋。
13. 根據權利要求10-12中任何一項所述的方法，其進一步包括： 使用第一掩模組形成所述第一插入件；W及 使用第二掩模組形成所述第二插入件； 其中所述第一掩模組大體上不同于所述第二掩模組，W至少部分響應于所述第二集成 電路裸片與所述第一集成電路裸片相比為用于不同類型的集成電路。
14. 根據權利要求13所述的方法，其中； 所述第一插入件的第一高度大體上與所述第二插入件的第二高度相同；W及 所述第一插入件的第一寬度和所述第二插入件的第二寬度都小于或等于相同的平版 印刷最大寬度。
15.根據權利要求10-14中任何一項所述的方法，其中； 所述第二集成電路裸片包括存儲器介面裸片； 所述方法進一步包括將豎直堆疊的存儲器裸片互連到所述存儲器介面裸片；W及 所述第二集成電路裸片包含用于所述豎直堆疊的存儲器裸片的介面邏輯。
【文檔編號】H01L25/065GK104471708SQ201280069303
【公開日】2015年3月25日 申請日期:2012年12月3日 優先權日:2012年2月8日
【發明者】艾弗倫·C·吳, 巴哈瑞·巴尼杰馬利, 拉烏那丹·沙威爾 申請人:吉林克斯公司