包括小于溝道面積的活躍浮柵區面積的器件的制作方法

包括小于溝道面積的活躍浮柵區面積的器件的制作方法
【專利摘要】一種包括漏極、溝道、浮柵和控制柵的器件。溝道圍繞漏極并且具有溝道面積。浮柵包括具有活躍浮柵區面積的活躍浮柵區。控制柵經由控制電容耦合到活躍浮柵區，其中活躍浮柵區面積小于溝道面積。
【專利說明】包括小于溝道面積的活躍淳柵區面積的器件

【背景技術】
[0001] 在噴墨打印頭中，在N溝道金屬氧化物半導體（NM0S)芯片中已經使用熔絲技術 (fuse technology)。在這些芯片中，選擇性地燃燒烙絲來對位進行編程。然而，烙絲技術 和以該方式對熔絲進行編程具有缺點。熔絲相對大并且可以是不可靠的。并且，燃燒熔絲 可以在編程期間損害噴墨的孔口層（orifice layer)，并且，在熔絲燃燒完之后，來自熔絲的 金屬碎屑可以被吸入墨水中并且引起在噴墨筆中的阻塞，導致不良質量的打印。
[0002] 近年來，已經開發了電可編程只讀存儲器（EPROM)器件。這些EPROM器件包括沒 有熔絲的行和列的傳導性網格。代替地，存儲器單元定位在每個行/列交叉處。每個存儲 器單元包括晶體管結構和由薄的介電層彼此分離的兩個柵極。柵極中的一個是浮柵并且另 一個是控制柵或者輸入柵。在未編程的存儲器單元中，浮柵沒有電荷，其使得閾值電壓是低 的。在已編程的存儲器單元中，以電子對浮柵進行充電并且閾值電壓較高。為對存儲器單 元編程，編程電壓(例如10到16伏特）被施加到控制柵和漏極。編程電壓將受激的電子拖 到浮柵，由此增加閾值電壓。具有較低閾值電壓的存儲器單元是一個邏輯值并且具有較高 閾值電壓的存儲器單元是另一邏輯值。
[0003] 為讀取EPR0M單元的狀態，在EPR0M單元的串行路徑上偏置行列選擇晶體管。經 由行列選擇晶體管讀取指示EPR0M單元的邏輯值的EPR0M單元的電阻。較高的EPR0M電阻 減少信噪比并且改進可靠性。
[0004] 出于這些和其他原因，存在針對本發明的需要。

【專利附圖】

【附圖說明】
[0005] 圖1是圖示了 EPR0M單元的一個示例的圖。
[0006] 圖2是圖示了在EPR0M芯片中的層的一個示例的圖。
[0007] 圖3是圖示了使用圖2的EPR0M芯片的層的EPR0M單元的一個示例的圖。
[0008] 圖4是圖示了 EPR0M陣列的一個示例的圖。
[0009] 圖5是圖示了使用圖2的EPR0M芯片的層的柵耦合的EPR0M單元的一個示例的圖。
[0010] 圖6是圖示了使用圖2的EPR0M芯片的層的柵耦合的EPR0M單元的另一示例的圖。
[0011] 圖7是圖示了包括柵耦合EPR0M單元的EPR0M陣列的一個示例的圖。
[0012] 圖8是圖示了包括EPR0M單元的單獨和并行尋址的系統的一個示例的圖。
[0013] 圖9是圖示了 EPR0M位的一個示例的圖。
[0014] 圖10是圖示了使用圖2的EPR0M芯片的層的EPR0M單元的一個示例的頂視圖。
[0015] 圖11A是圖示了在EPR0M單元中的層和在EPR0M單元中的電容的一個示例的圖。
[0016] 圖11B是圖示了圖11A的EPR0M單元的電容的圖。
[0017] 圖12A是EPR0M單元的沿著圖12B的線A-A的取得的橫截面圖。
[0018] 圖12B是圖示了 EPR0M單元的一個示例的頂視圖。
[0019] 圖13是圖示了具有每個都小于溝道寬度的活躍浮柵寬度和活躍溝道寬度的 EPR0M單元的一個示例的頂視圖。
[0020] 圖14A是圖示了具有源極區、漏極區和溝道的襯底的一個示例的圖。
[0021] 圖14B是圖示了布置在溝道上的浮柵的一個示例的圖。
[0022] 圖14C是圖示了布置在浮柵、漏極區和源極區上的第二介電層的一個示例的圖。
[0023] 圖14D是圖示了蝕刻的第二介電層的一個示例的圖。
[0024] 圖14E是圖示了布置在第二介電層、浮柵、漏極區和源極區上的金屬1層的一個示 例的圖。
[0025] 圖14F是圖示了在蝕刻金屬1層來形成浮柵引線、漏極引線和源極引線之后的 EPROM單元的一個示例的圖。
[0026] 圖15A是圖示了未編程的EPROM單元的導通電阻的圖。
[0027] 圖15B是圖示了已編程的EPROM單元的導通電阻的圖。
[0028] 圖16是圖示了噴墨打印系統的一個示例的圖。

【具體實施方式】
[0029] 在下文詳細的描述中，參考形成描述的一部分的附圖，并且在附圖中通過圖示的 方式示出了在其中可以實現本發明的具體實施例。在這點上，參考描述的(一個或多個）圖 的定向使用諸如"頂"、"底"、"前"、"后"、"在前"、"在后"等等的方向性術語。因為可以以多 個不同的定向定位實施例的部件，所以出于說明的目的并且絕不限制地使用方向性術語。 應理解在沒有背離本發明的范圍的情況下，可以利用其他實施例并且可以做出結構或邏輯 改變。因此，下文詳細的描述不應被視為有限制意義，并且本發明的范圍由所附權利要求書 限定。應理解本文描述的各種實施例的特征可以彼此組合，除非特別指出。
[0030] 圖1是圖示了 EPROM單元20的一個示例的圖，所述EPROM單元20提供較高和可 調諧的導通電阻Ron以及增加的控制柵電容與浮柵電容比用于改進的EPR0M性能和在已編 程的導通電阻Ron中的較小的標準偏差。可以在諸如噴墨打印頭系統的系統中使用諸如 EPR0M單元20的EPR0M單元。
[0031] EPR0M單元20包括具有源極24、漏極26和溝道28的半導體襯底22,其中溝道28 位于源極24和漏極26之間。浮柵30位于溝道28之上和也被稱為控制柵32的輸入柵32 位于浮柵30之上。源極24包括N+摻雜區并且漏極26包括N+摻雜區。溝道28是位于源 極24和漏極26的N+摻雜區之間的p摻雜區。
[0032] 控制柵32經由也被稱為控制電容的控制柵電容電容耦合到浮柵30,所述控制柵 電容包括位于控制柵32和浮柵30之間的介電材料34。在控制柵32處的電壓經由控制電 容耦合到浮柵30。在浮柵30和在溝道28之上的襯底22之間布置另一層介電材料的層36。
[0033] 溝道28圍繞漏極26并且具有溝道面積和溝道長寬比。浮柵30包括具有活躍浮 柵區面積和活躍浮柵區長寬比的活躍浮柵區。在一個示例中，活躍浮柵區面積小于溝道面 積。在一個示例中，活躍浮柵區長寬比大于溝道長寬比。
[0034] 為對EPR0M單元20編程，將高電壓偏置施加到漏極26。在漏極26上的該高電壓 偏置生成高能的"熱"載流子或者電子。在控制柵32和漏極26之間的正電壓偏置將這些 熱電子中的某些拉到浮柵30上。隨著電子被拉到浮柵30上，EPR0M單元20的閾值電壓， 即使得溝道28傳導電流需要的電壓增加。如果足夠的電子被拉到浮柵30上，則閾值電壓 增加到指定的閾值電壓之上的電平，并且EPR0M單元20在指定的閾值電壓電平處基本上阻 塞電流，其將EPROM單元20的邏輯狀態從一個邏輯值改變到另一邏輯值。因此，經由注入 到浮柵30上的熱載流子對EPROM單元20編程。在正常操作中，傳感器(未示出）被用于檢 測EPROM單元20的狀態。
[0035] 圖2是圖示了在EPROM芯片70中的層的一個示例的圖。在一個示例中，EPROM芯 片70包括諸如圖1的EPR0M單元20的EPR0M單元。在一個示例中，在噴墨打印頭中使用 EPR0M芯片70。在一個示例中，EPR0M芯片70是包括EPR0M的噴墨控制芯片。在一個示例 中，EPR0M芯片70是包括EPR0M的噴墨打印頭管芯。
[0036] EPR0M芯片70包括半導體襯底72、氧化層74、多晶硅層76、第一介電層78、金屬1 層80、第二介電層82和金屬2層84。氧化層74布置在襯底72上，在襯底72和多晶硅層 76之間。第一介電層78布置在多晶娃層76上，在多晶娃層76和金屬1層80之間。第二 介電層82布置在金屬1層80上并且將金屬1層80與金屬2層84分離。金屬1層80和 金屬2層84提供諸如行線和列線的尋址線以及在EPR0M芯片70中的其他連接。在一個示 例中，氧化層74是二氧化硅（Si02)。在一個示例中，第二介電層82包括氮化硅。在一個示 例中，第二介電層82包括碳化娃。在一個不例中，第二介電層82包括氮化娃和碳化娃。
[0037] 圖3是圖示了使用圖2的EPR0M芯片70的層的EPR0M單元90的一個示例的圖。 在一個示例中，圖1的EPR0M單元20類似于EPR0M單元90。在一個示例中，在噴墨打印頭 系統中使用EPR0M單元90。在一個示例中，在噴墨控制芯片中使用EPR0M單元90。在一個 示例中，在噴墨打印頭管芯中使用EPR0M單元90。在其他示例中，使用不同工藝的層創建 EPR0M 單元 90。
[0038] EPR0M單元90包括襯底72,襯底72具有N+源極區92和94、N+漏極區96和包括 P溝道區98a和98b的p溝道98。漏極區96包括頂表面100、底部102以及在頂表面100 和底部102之間的側部104。包括溝道區98a和98b的溝道98圍繞在漏極區96的側部104 周圍的漏極區96。溝道98位于源極區92和漏極區96之間，并且位于源極區94和漏極區 96之間。在一個示例中，源極區92和94連接并且是圍繞溝道98的一個連續的源極區的一 部分。
[0039] 溝道98包括在漏極區96周圍的閉合曲線結構，其中曲線被定義為類似于線的對 象，但不需要是直的，其要求（entail)線是曲線的特例，即具有零曲率的曲線。而且，閉合曲 線被定義為連接起來并且沒有端點的曲線。在一個示例中，溝道98包括在漏極區96周圍 的圓（rounded)的閉合曲線結構，其中圓的閉合曲線是具有至少一個圓角或拱形角或者沒 有角的閉合曲線，使得其沒有尖銳或者有角度的角。在一個示例中，包括溝道區98a和98b 的溝道98是在漏極區96周圍的矩形形狀的溝道。在一個示例中，包括溝道區98a和98b 的溝道98是在漏極區96周圍的橢圓形形狀的溝道。在一個示例中，包括溝道區98a和98b 的溝道98是在漏極區96周圍的圓形形狀的溝道。在一個示例中，包括溝道區98a和98b的 溝道98具有多條直邊和至少一個圓角來形成在漏極區96周圍的圓的閉合曲線溝道。在一 個示例中，包括溝道區98a和98b的溝道98具有至少一個圓的外角來形成在漏極區96周 圍的圓的閉合曲線溝道。在一個示例中，包括溝道區98a和98b的溝道98具有至少一個圓 的外角和至少一個矩形內角來形成在漏極區96周圍的圓的閉合曲線溝道。
[0040] EPR0M單元90包括耦合在金屬1層80和金屬2層84之間的電容，其中金屬1層 80和金屬2層84形成平行相對的電容器極板106和108。在金屬1層80中形成一個電容 器極板106并且在金屬2層84中形成另一電容器極板108。在金屬2層84中形成的電容 器極板108是EPROM單元90的控制柵108。輸入電壓Vin被施加到控制柵108并且電容耦 合到電容器極板106。在一個示例中，控制柵108類似于控制柵32 (在圖1中示出）。
[0041] 在多晶硅層76中形成平行的浮柵110,其中浮柵110包括分別位于溝道區98a和 98b之上的多晶硅浮柵區76a和76b。在介電層78中的破裂或者孔允許在金屬1層80中 的電容器極板106電耦合到包括浮柵區76a和76b的浮柵110。由氧化層74將浮柵110與 襯底72分離。
[0042] 圍繞漏極區96的溝道98具有溝道面積和溝道長寬比。浮柵110包括具有活躍浮 柵區面積和活躍浮柵區長寬比的活躍浮柵區。在一個示例中，活躍浮柵區面積小于溝道面 積。在一個示例中，活躍浮柵區長寬比大于溝道長寬比。
[0043] 為對EPROM單元90編程，高輸入電壓脈沖被施加到控制柵108和漏極區96,跨漏 極區96施加到源極區92和94。這生成了高能的"熱"載流子或電子。在控制柵108和漏 極區96之間的正電壓偏置將這些熱電子中的某些拉到浮柵110上。隨著電子被拉到浮柵 110上，EPROM單元90的閾值電壓，即使得溝道98來傳導電流需要的電壓增加。如果足夠 的電子被拉到浮柵110上，則閾值電壓增加到指定的閾值電壓之上的電平，并且EPROM單元 90在指定閾值電壓電平處基本上阻塞電流，其將EPROM單元90的邏輯狀態從一個邏輯值改 變到另一邏輯值。因此，經由到浮柵110上的熱載流子注入對EPR0M單元90編程。
[0044] 為讀取或感測EPR0M單元90的狀態，使用傳感器(未示出)檢測閾值電壓和/或測 量導通電阻。可以通過設置柵極/漏極電壓并且測量相應的電流或者通過設置電流并且測 量電壓來完成讀取或感測EPR0M單元90的狀態。從未編程的狀態到已編程的狀態，EPR0M 單元90的測量的導通電阻改變到大約2倍（change by a factor of about 2)。
[0045] 圖4是圖示了包括布置在行和列中的EPROM單元122的EPROM陣列120的一個示 例的圖。在一個示例中，EPR0M單元122中的每個類似于圖1的EPR0M單元20。
[0046] EPR0M單元122中的每個包括控制柵124、漏極126和源極128。控制柵124在130 處電耦合輸入電壓Vin。漏極126電耦合到一起并且經由包括漏極線134a和134b的漏極 線134電耦合到串聯電阻器132。串聯電阻器132的其他側在130處電耦合輸入電壓Vin。 源極128電耦合到行晶體管136的漏極，其中行晶體管136的源極經由列線140a和140b電 耦合到列晶體管138a和138b的漏極。列晶體管138a和138b的源極電耦合到在142a和 142b處的參考，諸如地。行晶體管136和列晶體管138a和138b提供EPR0M單元122的選 擇用于編程和讀取。
[0047] 行線144a和144b電耦合到行晶體管136的柵極。行線144a在144a處向在一行 中的行晶體管136的柵極提供行信號R0W1，并且行線144b在144b處向在另一行中的行晶 體管136的柵極提供行信號R0W2。在給定列中的行晶體管136的源極電耦合到一起并且 電耦合到對應于給定列的列晶體管138a和138b中的一個的漏極。每個列晶體管138a和 138b的柵極經由列選擇線(未示出）電耦合到列選擇信號。
[0048] 通過將電壓脈沖施加到EPR0M單元122的控制柵124和漏極126,跨漏極126施加 到EPR0M單元122的源極128來對EPR0M單元122中的每個編程。這向浮柵146提供了熱 載流子或電子。編程需要的時間是至少浮柵電壓、被吸引到浮柵的熱電子的量、需要的閾值 電壓和在襯底和浮柵之間的柵氧化物的厚度的函數。針對EPR0M單元122中的每個，控制 柵124經由電阻器132耦合到漏極126來限制擊穿電流。在一個示例中，電阻器132具有 100歐姆的電阻。
[0049] 在一個示例中，跨漏極126到源極128的編程電壓接近于EPROM單元122的擊穿 電壓，其中擊穿電壓是EPROM單元122在其控制柵124在閾值電壓之下、諸如零伏特的情況 下開始傳導所處的電壓。在一個示例中，EPROM單元122已經在大約16V的電壓處被編程， 其中電路具有15V的擊穿電壓。在一個示例中，浮柵電壓在5V到12V的范圍中。在一個示 例中，閾值電壓在3V到7V的范圍中。
[0050] 為讀取EPROM單元122中的一個，使用傳感器(未示出）檢測閾值電壓。可以通過 設置柵極/漏極電壓并且測量相應的電流或者通過設置電流并且測量電壓來完成檢測閾 值電壓。從未被編程到被編程，EPROM單元122的導通電阻Ron改變到大約2倍。
[0051] 為對EPR0M單元122中的一個編程，通過向行線144a和144b中的一個提供行選 擇電壓并且向列晶體管138a和138b中的一個的柵極提供列選擇電壓來選擇EPR0M單元 122。接下來，在130處提供諸如16V的相對高的輸入電壓Vin。僅選擇的EPR0M單元122 具有跨漏極126到源極128的基本上完全的輸入電壓Vin。所有其他EPR0M單元122具有 浮到在其他端子上的電壓的源極128。為感測選擇的EPR0M單元122的狀態，提供通過選 擇的EPR0M單元122的諸如1毫安電流的電流，并且監視在130處的電壓Vin。在另一示 例中，為感測選擇的EPR0M單元122的狀態，在130處提供諸如5V的相對低的輸入電壓脈 沖Vin，并且監視通過選擇的EPR0M單元122的電流。在其他示例中，每個EPR0M單元122 具有耦合到它的不同的控制晶體管，其中經由耦合到相應的控制晶體管的控制線選擇每個 EPR0M 單元 122。
[0052] 圖5是圖示了使用圖2的EPR0M芯片70的層的柵耦合的EPR0M單元160的一個 示例的圖。在一個示例中，圖1的EPR0M單元20類似于EPR0M單元160。在一個示例中，在 噴墨打印頭系統中使用EPR0M單元160。在一個示例中，在噴墨控制芯片中使用EPR0M單 元160。在一個示例中，在噴墨打印頭管芯中使用EPR0M單元160。在其他示例中，使用不 同工藝的層創建EPR0M單元160。
[0053] EPR0M單元160包括使它們的浮柵166和168電耦合到一起的兩個器件162和 164。第一器件162包括浮柵166并且第二器件164包括浮柵168。浮柵166經由浮柵連 接170電耦合到浮柵168。第一器件162操作為控制柵并且第二器件164提供通過EPR0M 單元160的導通電阻Ron。在一個示例中，浮柵166和168由多晶硅層76 (在圖2中示出） 制成。在一個示例中，浮柵連接170由金屬1層80 (在圖2中示出）制成。
[0054] 第一器件162包括具有源極174、漏極176和溝道178的半導體襯底172,其中溝 道178位于源極174和漏極176之間。浮柵166位于溝道178之上。源極174包括N+摻 雜區并且漏極176包括N+摻雜區。溝道178是位于源極174和漏極176的N+摻雜區之間 的P摻雜區。介電材料層180在溝道178之上布置在浮柵166和襯底172之間。在一個示 例中，包括源極174、漏極176和溝道178的半導體襯底172是襯底72(在圖2中示出）。在 一個示例中，介電材料層180由氧化層74 (在圖2中示出）制成。
[0055] 第一器件162包括在漏極176處的第一控制端子控制1和在源極174處的第二控 制端子控制2。這些控制端子經由也被稱為控制電容的控制柵電容電容耦合到浮柵166,所 述控制柵電容包括位于浮柵166和襯底172之間在溝道178之上的介電材料180。在控制 端子控制1和控制2處的電壓經由控制電容耦合到浮柵166。
[0056] 在浮柵166處的電壓取決于源極174和漏極176的重疊電容。重疊電容和第一器 件166的柵電容將在第一控制端子控制1和第二控制端子控制2處的電壓耦合到浮柵166。 標準EPROM使用在控制柵和浮柵之間的介電層中的電容來將電壓耦合到浮柵。與此相對， 在柵耦合EPROM單元160中，在第一控制端子控制1處的柵極到漏極的重疊電容將在第一 控制端子控制1處的電壓耦合到浮柵166,并且在第二控制端子控制2處的柵極到源極的重 疊電容將在第二控制端子控制2處的電壓耦合到浮柵166。在反方向中使用介電材料180 來提供控制電容。
[0057] 第二器件164包括具有源極182、漏極184和溝道186的半導體襯底172,其中溝 道186位于源極182和漏極184之間。浮柵168位于溝道186之上。源極182包括N+摻 雜區并且漏極184包括N+摻雜區。溝道186是位于源極182和漏極184的N+摻雜區之間 的P摻雜區。介電材料層188在溝道186之上布置在浮柵168和襯底172之間。在一個示 例中，包括源極182、漏極184和溝道186的半導體襯底172是襯底72(在圖2中示出）。在 一個示例中，介電材料層188由氧化層74 (在圖2中示出）制成。
[0058] 溝道186圍繞漏極184并且具有溝道面積和溝道長寬比。浮柵168包括具有活躍 浮柵區面積和活躍浮柵區長寬比的活躍浮柵區。在一個示例中，活躍浮柵區面積小于溝道 面積。在一個示例中，活躍浮柵區長寬比大于溝道長寬比。
[0059] 在一個不例中，第一器件164的源極174和漏極176電稱合到一起。在一個不例 中，第一器件164的源極174電耦合到第二器件166的漏極184。在一個示例中，如果不需 要電阻器來例如通過經由控制脈沖寬度限制過熱或者通過依賴在陣列中的選擇晶體管的 電阻而限制漏極電流，則第一控制端子控制1、第二控制端子控制2和漏極184全部電耦合 到一起，其提供在小的面積中的高水平的耦合。
[0060] 替代地，為限制漏極電流，漏極184電耦合到第二控制端子控制2并且電阻器190 (以虛線示出）電耦合在第一控制端子控制1和第二控制端子控制2之間。在另一方法中， 為限制漏極電流，源極174電耦合到漏極176并且電阻器192 (以虛線示出）電耦合在漏極 184和源極174之間或漏極184和漏極176之間。在一個示例中，第一控制端子控制1和第 二控制端子控制2以及漏極184電耦合到分離的電壓。
[0061] 為對EPROM單元160編程，將高電壓偏置施加到第一器件162的漏極176和源極 174。在漏極176和源極174上的該高電壓偏置生成高能的"熱"載流子或電子，并且向浮 柵166和168提供一定量的熱電子。隨著電子被拉到浮柵166和168上，第二器件164的 閾值電壓、即使得溝道186傳導電流需要的電壓增加。如果足夠的電子被拉到浮柵166和 168上，則閾值電壓增加到指定的閾值電壓之上的電平，并且EPROM單元160在指定的閾值 電壓電平處基本上阻塞電流，其將EPROM單元160的邏輯狀態從一個邏輯值改變到另一邏 輯值。因此，經由到浮柵166和168上的熱載流子注入對EPR0M單元160編程。
[0062] 編程需要的時間是在浮柵166和168上的電壓、被吸引到浮柵166和168的熱電子 的量、期望的閾值電壓改變、總的柵結構電容和介電層180的厚度的函數，其中介電層180 的厚度確定到達浮柵166和168的高能熱電子的百分比。在浮柵166和168上的電壓取決 于在漏極176和源極174上的電壓以及襯底172到浮柵166和168的耦合比。在一個示例 中，在浮柵166和168上的電壓在5到12伏特的范圍中。在一個示例中，介電層180的厚 度是大約700埃（Angstrom)。
[0063] 當以在漏極184上接近于第二器件164的擊穿電壓的電壓并且在以較高電流完成 編程時，在編程期間提供的熱電子的量較高。擊穿電壓是第二器件164在柵極閾值電壓之 下(柵極在零伏特處）的情況下開始傳導所處的電壓。在一個示例中，在大約16V的電壓處 對EPROM單元160編程，其中第二器件164具有15伏特的擊穿電壓。在一個示例中，以25 mA電流對EPROM單元160編程。
[0064] 為讀取和感測EPROM單元160的狀態，使用傳感器(未示出)檢測跨EPROM單元160 的閾值電壓和/或測量導通電阻Ron。可以通過設置柵極/漏極電壓并且測量相應的電流 或者通過設置電流并且測量電壓來完成讀取或感測EPR0M單元160的狀態。EPR0M單元160 的測量的導通電阻Ron從未編程的狀態到已編程的狀態改變到大約2倍。
[0065] 圖6是圖示了使用圖2的EPR0M芯片70的柵耦合的EPR0M單元200的一個示例 的圖。EPR0M單元200類似于圖5的EPR0M單元160。在一個示例中，圖1的EPR0M單元20 類似于EPR0M單元200。在一個示例中，在噴墨打印頭系統中使用EPR0M單元200。在一個 示例中，在噴墨控制芯片中使用EPR0M單元200。在一個示例中，在噴墨打印頭管芯中使用 EPR0M單元200。在其他示例中，使用不同工藝的層創建EPR0M單元200。
[0066] EPR0M單元200包括使它們的浮柵206和208電耦合到一起的兩個器件202和 204。第一器件202包括浮柵206,所述浮柵206包括柵極區206a和206b，并且第二器件 204包括浮柵208,所述浮柵208包括柵極區208a和208b。浮柵206經由浮柵連接210電 耦合到浮柵208。第一器件202操作為控制柵并且第二器件204通過EPR0M單元200提供 導通電阻Ron。浮柵206和208由多晶硅層76 (在圖2中示出）制成并且浮柵連接210由 金屬1層80 (在圖2中示出）制成。
[0067] 第一器件202包括具有N+源極區214和216、N+漏極區218和包括p溝道區220a 和220b的p溝道220的襯底212。漏極區218包括頂表面222、底部224以及在頂表面222 和底部224之間的側部226。包括溝道區220a和220b的溝道220圍繞在漏極區218的側 部226周圍的漏極區218。溝道220位于源極區214和漏極區218之間，并且位于源極區 216和漏極區218之間。半導體襯底212是襯底72 (在圖2中示出）。在一個示例中，源極 區214和216連接并且是圍繞溝道220的一個連續的源極區的一部分。
[0068] 溝道220包括在漏極區218周圍的閉合曲線結構，其中曲線被定義為類似于線的 對象，但不需要是直的，其要求線是曲線的特例，即具有零曲率的曲線。而且，閉合曲線被 定義為連接起來并且沒有端點的曲線。在一個示例中，溝道220包括在漏極區218周圍的 圓的閉合曲線結構，其中圓的閉合曲線是具有至少一個圓角或拱形角或者沒有角的閉合曲 線，使得其沒有尖銳或者有角度的角。在一個示例中，包括溝道區220a和220b的溝道220 是在漏極區218周圍的矩形形狀的溝道。在一個示例中，包括溝道區220a和220b的溝道 220是在漏極區218周圍的橢圓形形狀的溝道。在一個示例中，包括溝道區220a和220b的 溝道220是在漏極區218周圍的圓形形狀的溝道。在一個示例中，包括溝道區220a和220b 的溝道220具有多條直邊和至少一個圓角來形成在漏極區218周圍的圓的閉合曲線溝道。 在一個示例中，包括溝道區220a和220b的溝道220具有至少一個圓的外角來形成在漏極 區218周圍的圓的閉合曲線溝道。在一個示例中，包括溝道區220a和220b的溝道220具 有至少一個圓的外角和至少一個矩形內角來形成在漏極區218周圍的圓的閉合曲線溝道。
[0069] 在多晶硅層76中形成浮柵206,其中浮柵206包括分別位于溝道區220a和220b 之上的多晶硅浮柵區206a和206b。介電層228位于包括浮柵區206a和206b的浮柵206 之上。在是介電層78的介電層228中的破裂或者孔允許浮柵連接210電耦合到包括浮柵 區206a和206b的浮柵206。由是氧化層74的介電層230將浮柵206從襯底212分離。
[0070] 第一器件202包括在漏極區218處的第一控制端子控制1和在源極區214中的一 個或多個處的第二控制端子控制2。這些控制端子經由也被稱為控制電容的控制柵電容電 容耦合到浮柵206,所述控制柵電容包括位于浮柵206和襯底212之間在溝道220之上的介 電層230。在控制端子控制1和控制2處的電壓經由控制電容耦合到浮柵206。第一器件 202和控制端子控制1和控制2類似于控制柵32 (在圖1中示出）。
[0071] 在浮柵206處的電壓取決于源極區214和216與漏極218的重疊電容。重疊電容 和第一器件202的柵電容將在第一控制端子控制1和第二控制端子控制2處的電壓耦合到 浮柵206。在柵耦合EPROM單元200中，在第一控制端子控制1處柵極到漏極的重疊電容將 在第一控制端子控制1處的電壓耦合到浮柵206,并且在第二控制端子控制2處的柵極到源 極的重疊電容將在第二控制端子控制2處的電壓耦合到浮柵206。在反方向中使用介電材 料230來提供控制電容。
[0072] 第二器件204包括具有N+源極區234和236、N+漏極區238和包括p溝道區240a 和240b的p溝道240的半導體襯底212。漏極區238包括頂表面242、底部244和在頂表 面242和底部244之間的側部246。包括溝道區240a和240b的溝道240圍繞在漏極區238 的側部246周圍的漏極區238。溝道240位于源極區234和漏極區238之間，并且位于源極 區236和漏極區238之間。半導體襯底212是襯底72 (在圖2中示出）。在一個示例中，源 極區234和236連接并且是圍繞溝道240的一個連續的源極區的一部分。
[0073] 溝道240包括在漏極區238周圍的閉合曲線結構，其中曲線被定義為類似于線的 對象，但不需要是直的，其要求線是曲線的特例，即具有零曲率的曲線。而且，閉合曲線被 定義為連接起來并且沒有端點的曲線。在一個示例中，溝道240包括在漏極區238周圍的 圓的閉合曲線結構，其中圓的閉合曲線是具有至少一個圓角或拱形角或者沒有角的閉合曲 線，使得其沒有尖銳或者有角度的角。在一個示例中，包括溝道區240a和240b的溝道240 是在漏極區238周圍的矩形形狀的溝道。在一個示例中，包括溝道區240a和240b的溝道 240是在漏極區238周圍的橢圓形形狀的溝道。在一個示例中，包括溝道區240a和240b的 溝道240是在漏極區238周圍的圓形形狀的溝道。在一個示例中，包括溝道區240a和240b 的溝道240具有多條直邊和至少一個圓角來形成在漏極區238周圍的圓的閉合曲線溝道。 在一個示例中，包括溝道區240a和240b的溝道240具有至少一個圓的外角來形成在漏極 區238周圍的圓的閉合曲線溝道。在一個示例中，包括溝道區240a和240b的溝道240具 有至少一個圓的外角和至少一個矩形內角來形成在漏極區238周圍的圓的閉合曲線溝道。
[0074] 在多晶硅層76中形成浮柵208,其中浮柵208包括分別位于溝道區240a和240b 之上的多晶硅浮柵區208a和208b。介電層228位于包括浮柵區208a和208b的浮柵208 之上。在是介電層78的介電層228中的破裂或者孔允許浮柵連接210電耦合到包括浮柵 區208a和208b的浮柵208。由是氧化層74的介電層230將浮柵208從襯底212分離。
[0075] 圍繞漏極區238的溝道240具有溝道面積和溝道長寬比。浮柵208包括具有活躍 浮柵區面積和活躍浮柵區長寬比的活躍浮柵區。在一個示例中，活躍浮柵區面積小于溝道 面積。在一個示例中，活躍浮柵區長寬比大于溝道長寬比。
[0076] 第一器件202的源極區214和216以及漏極區218和第二器件204的漏極區238 可以彼此電耦合，并且電耦合到電阻器，如針對在圖5的EPROM單元160中的第一器件164 的源極174和漏極176以及第二器件166的漏極184描述的那樣。
[0077] 為對EPROM單元200編程，將高電壓偏置施加到第一器件202的漏極區218以及源 極區214和216。在漏極區218以及源極區214和216上的該高電壓偏置生成高能的"熱" 載流子或電子，并且向浮柵206和208提供一定量的熱電子。隨著電子被拉到浮柵206和 208上，第二器件204的閾值電壓、即使得溝道240傳導電流需要的電壓增加。如果足夠的 電子被拉到浮柵206和208上，則閾值電壓增加到指定的閾值電壓之上的電平，并且EPROM 單元200在指定的閾值電壓電平處基本上阻塞電流，其將EPROM單元200的邏輯狀態從一 個邏輯值改變到另一邏輯值。因此，經由到浮柵206和208上的熱載流子注入對EPROM單 兀200編程。
[0078] 編程需要的時間是在浮柵206和208上的電壓、被吸引到浮柵206和208的熱電子 的量、期望的閾值電壓改變、總的柵結構電容和介電層230的厚度的函數，其中介電層230 的厚度確定到達浮柵206和208的高能熱電子的百分比。在浮柵206和208上的電壓取決 于在漏極區218以及源極區214和216上的電壓以及襯底212到浮柵206和208的耦合比。 在一個示例中，在浮柵206和208上的電壓在5到12伏特的范圍中。在一個示例中，介電 層230的厚度是大約700埃。
[0079] 當以接近于第二器件204的擊穿電壓的漏極區218上的電壓并且在以較高電流完 成編程時，在編程期間提供的熱電子的量較高。擊穿電壓是第二器件204在柵極在閾值電 壓之下(柵極在零伏特處）的情況下開始傳導所處的電壓。在一個示例中，在大約16V的電 壓處對EPR0M單元200編程，其中第二器件204具有15伏特的擊穿電壓。在一個示例中， 以25 mA電流對EPR0M單元200編程。
[0080] 為讀取和感測EPR0M單元200的狀態，使用傳感器(未示出)檢測跨EPR0M單元200 的閾值電壓和/或測量導通電阻Ron。可以通過設置柵極/漏極電壓并且測量相應的電流 或者通過設置電流并且測量電壓來完成讀取或感測EPR0M單元200的狀態。EPR0M單元200 的測量的導通電阻Ron從未編程的狀態到已編程的狀態改變到大約2倍。
[0081] 圖7是圖示了包括以行和列布置的柵耦合EPR0M單元302的EPR0M陣列300的一 個示例的圖。在一個示例中，EPR0M單元302中的每個類似于圖1的EPR0M單元20。在一 個示例中，EPR0M單元302中的每個類似于圖5的EPR0M單元160。在一個示例中，EPR0M 單元302中的每個類似于圖6的EPROM單元200。
[0082] EPR0M單元302中的每個包括操作為控制柵的第一器件304和提供EPR0M單元302 的導通電阻Ron的第二器件306。第一器件304包括經由浮柵連接312電耦合到第二器件 306的浮柵310的浮柵308。第一器件304的漏極和源極彼此電耦合并且耦合到第二器件 306的漏極以及在314處耦合到輸入電壓Vin。第二器件306的源極電耦合到行晶體管316 的漏極，其中行晶體管316的源極電經由列線320a和320b電耦合到列晶體管318a和318b 的漏極。列晶體管318a和318b的源極電耦合到在322a和322b處的參考，諸如地。行晶 體管316以及列晶體管318a和318b提供對EPR0M單元302的選擇用于編程和讀取。
[0083] 行線324a和324b電耦合到列晶體管316的柵極。行線324a在324a處向在一行 中的行晶體管316的柵極提供行信號R0W1，并且行線324b在324b處向在另一行中的行晶 體管316的柵極提供行信號R0W2。在給定列中的行晶體管316的源極電耦合到一起并且 電耦合到對應于給定列的列晶體管318a和318b中的一個的漏極。每個列晶體管318a和 318b的柵極經由列選擇線(未示出）電耦合到電壓源。
[0084] 可選地，漏極電流限制電阻器(未示出）可以被添加到EPROM單元302中的每個， 如關于圖5描述的那樣。而且，不是用于EPROM單元302中的每個的單獨的電阻器，而是可 以提供單個電阻器326 (以虛線示出)來并行饋給EPROM單元302。電阻器326可以連接在 314處的電壓Vin和在EPROM單元302的每個中的第二器件306的漏極之間，具有從在314 處的Vin到電阻器326的單個的線以及從電阻器326延伸到在陣列中的EPR0M單元302的 每個中的第二器件306的漏極的分離的線328 (以虛線示出），其中在EPR0M單元302的每 個中的第一器件304的源極和漏極之間的連接然后被移除，并且在EPR0M單元302的每個 中的第一器件304的漏極電耦合到在314處的Vin。
[0085] 經由施加到第一器件304的漏極和源極的高電壓偏置對EPROM單元302中的每個 編程。該高電壓偏置生成高能的"熱"載流子或電子，并且向浮柵308和310提供一定量的 熱電子。隨著電子被拉到浮柵308和310上，第二器件306的閾值電壓增加。如果足夠的 電子被拉到浮柵308和310上，則閾值電壓增加到指定的閾值電壓之上的電平，并且EPR0M 單元302改變邏輯狀態。
[0086] 編程需要的時間是在浮柵308和310上的電壓、被吸引到浮柵308和310的熱電 子的量、期望的閾值電壓改變、總的柵結構電容和介電層的厚度的函數，其中介電層的厚度 確定到達浮柵308和310的高能熱電子的百分比。
[0087] 當以第二器件306的漏極上接近于第二器件306的擊穿電壓的電壓并且以較高電 流完成編程時，在編程期間提供的熱電子的量較高。在一個示例中，在大約16V的電壓處對 EPR0M單元302中的每個編程，其中第二器件306具有15伏特的擊穿電壓。在一個示例中， 以25 mA電流對EPR0M單元302中的每個編程。為讀取或感測EPR0M單元302中的每個的 狀態，使用傳感器(未示出)檢測跨EPR0M單元302的閾值電壓和/或測量導通電阻Ron。可 以通過設置柵極/漏極電壓并且測量相應的電流或者通過設置電流并且測量電壓來完成 讀取或感測EPR0M單元302的狀態。EPR0M單元302的測量的導通電阻Ron從未編程的狀 態到已編程的狀態改變到大約2倍。
[0088] 為對EPR0M單元302中的一個編程，通過向行線324a和324b中的一個提供行選擇 電壓并且向列晶體管318a和318b中的一個的柵極提供列選擇電壓來選擇EPR0M單元302。 接下來，在314處提供諸如16V的相對高的輸入電壓Vin。僅選擇的EPR0M單元302具有跨 EPR0M單元302的基本上完全的輸入電壓Vin。所有其他EPR0M單元302具有浮到在其他 端子上的電壓的第二器件306的源極。為感測選擇的EPR0M單元302的狀態，在314處提 供諸如5V的相對低的輸入電壓脈沖Vin，并且監視通過選擇的EPR0M單元302的電流。在 其他示例中，每個EPR0M單元302具有耦合到它的不同的控制晶體管，其中經由耦合到相應 的控制晶體管的一個控制線選擇每個EPR0M單元302。
[0089] 圖1、3、5和6是分別圖示了 EPR0M單元20、90、160和200的示例的圖，所述EPR0M 單元20、90、160和200可以用于提供較高和可調諧的導通電阻Ron和增加的控制柵電容與 浮柵電容的比用于改進的EPR0M性能和在已編程的導通電阻Ron中的較小的標準偏差。可 以在諸如噴墨打印頭系統的系統中使用諸如EPROM單元20、90、160和200的EPROM單元。
[0090] 在噴墨打印頭系統中，諸如EPROM單元20、90、160和200的EPROM單元可以被用 于存儲標識（ID)信息。隨著智能特征被添加到打印機并且隨著安全需要增加，需要更多 EPROM單元來存儲相關的信息。該ID信息可以包括產品類型、系列號、墨滴重量和客戶忠實 度/認證信息。然而，增加在打印頭集成電路管芯上的EPR0M單元的數量，將減少在打印頭 管芯上針對其他功能可用的基板面（real estate)的量，或者其導致增加打印頭管芯的大 小或兩者，這增加打印頭的成本。為實現較高的信息或位的密度，可以經由單獨和并行的尋 址來對EPR0M單元編碼以獲得針對每個EPR0M單元的多于兩個狀態的等同物。
[0091] 圖8是圖示了包括單獨和并行的尋址來獲得針對每個EPR0M單元的多于兩個狀態 的系統400的一個示例的圖。系統400包括EPR0M存儲器402和相關聯的電路404。EPR0M 存儲器402經由存儲器路徑406通信地耦合到電路404。在一個示例中，EPROM存儲器402 經由存儲器路徑406電耦合到電路404。在一個示例中，系統400是噴墨打印頭系統的一部 分。在一個不例中，系統400是噴墨控制芯片的一部分。在一個不例中，系統400是噴墨打 印頭管芯的一部分。
[0092] EPR0M存儲器402包括可以被單獨地選擇和編程以及被單獨地和在EPR0M單元的 并行組合中選擇和讀取的EPR0M單元。在一個示例中，EPR0M單元中的每個存儲未編程狀態 和已編程狀態之一。在一個示例中，EPR0M存儲器402包括類似于圖1的EPR0M單元20的 EPR0M單元。在一個示例中，EPR0M存儲器402包括類似于圖3的EPR0M單元90的EPR0M 單元。在一個示例中，EPROM存儲器402包括類似于圖5的EPROM單元160的EPROM單元。 在一個示例中，EPR0M存儲器402包括類似于圖6的EPR0M單元200的EPR0M單元。
[0093] 電路404單獨地或者在EPR0M單元的并行組合中選擇在EPR0M存儲器402中的 EPR0M單元來經由存儲器路徑406編程和讀取EPR0M單元。電路404包括編程電路408、測 量電路410和電壓供應412。為對在EPR0M存儲器402中的EPR0M單元編程，電路404選 擇EPR0M單元中的一個，并且編程電路408控制電壓供應412來向選擇的EPR0M單元提供 編程電壓。為讀取EPR0M存儲器402,電路404單獨地或者在EPR0M單元的并行組合中選 擇EPR0M單元中的一個，并且測量電路410控制電壓供應412來測量選擇的EPR0M單元或 者選擇的EPR0M單元的并行組合的導通電阻Ron。電路404將相應的狀態分配到測量的電 阻值。
[0094] 圖9是圖示了在EPR0M存儲器402中的EPR0M位420的一個示例的圖。EPR0M位 420包括第一 EPR0M單元422和第二EPR0M單元424。第一 EPR0M單元422和第二EPR0M單 元424中的每個具有未編程狀態和已編程狀態，其中第一 EPR0M單元422和第二EPR0M單 元424的每個狀態具有不同于其他三個狀態的導通電阻值。電路404 (在圖8中示出)單獨 地或者并行地選擇第一 EPR0M單元422和第二EPR0M單元424來對EPR0M位420編程或者 從EPR0M位420讀取高達八個不同的狀態。在一個方面中，EPR0M位420是多個電平(多電 平）EPR0M位420。在另一示例中，第一 EPR0M單元422和第二EPR0M單元424中的每個具 有多于兩個狀態，其中第一 EPR0M單元422和第二EPR0M單元424的每個狀態具有不同于 第一 EPR0M單元422和第二EPR0M單元424的其他狀態的導通電阻值，并且電路404單獨 地或者并行地選擇第一 EPR0M單元422和第二EPR0M單元424來對EPR0M位420編程或者 從EPR0M位420讀取直至大于八個狀態。在其他示例中，EPR0M位420包括多于兩個EPR0M 單元，其中多于兩個EPROM單元的每個狀態具有不同于多于兩個EPROM單元的其他狀態的 導通電阻值，并且電路404單獨地或者并行地選擇多于兩個EPROM單元來對EPROM位420 編程或者從EPROM位420讀取直至大于八個狀態。
[0095] EPR0M位420包括第一電阻器426、第二電阻器428、第一 EPR0M單元422、第二 EPR0M單元424、第一選擇晶體管430、第二選擇晶體管432和位地址晶體管434。第一電阻 器426的一端經由電壓供應路徑436電耦合到電壓供應412,并且第一電阻器426的另一端 電耦合到第一 EPR0M單元422的漏極。第一 EPR0M單元422的柵極經由電壓供應路徑436 電耦合到電壓供應412,并且第一EPR0M單元422的源極電耦合到第一選擇晶體管430的漏 極。第一選擇晶體管430的源極經由漏極路徑438電耦合到位地址晶體管434的漏極。位 地址晶體管434的源極電耦合到在440處的參考，諸如地。第二電阻器428的一端經由電 壓供應路徑436電耦合到電壓供應412,并且第二電阻器428的其他端電耦合到第二EPR0M 單元424的漏極。第二EPROM單元424的柵極經由電壓供應路徑436電耦合到電壓供應 412,并且第二EPR0M單元424的源極電耦合到第二選擇晶體管432的漏極。第二選擇晶體 管432的源極經由漏極路徑438電耦合到位地址晶體管434的漏極。
[0096] 第一 EPR0M單元422和第二EPR0M單元424中的每個具有未編程狀態和已編程狀 態，并且第一 EPR0M單元422和第二EPR0M單元424的每個狀態具有不同于第一 EPR0M單 元422和第二EPR0M單元424的其他三個狀態的導通電阻。第一 EPR0M單元422具有第一 未編程電阻和第一已編程電阻，并且第二EPR0M單元424具有第二未編程電阻和第二已編 程電阻，其中第一未編程電阻、第一已編程電阻、第二未編程電阻和第二已編程電阻中的每 個電阻是與其他三個電阻中的每個不同的電阻值。
[0097] 電路404(在圖8中示出)單獨地或者并行地選擇第一 EPR0M單元422和第二EPR0M 單元424來編程和讀取EPROM位420的狀態。為選擇僅第一 EPROM單元422,電路404同 時在442處提供高選擇信號SELA，在444處提供低選擇信號SELB并且在446處提供高位 地址信號BIT_ADDR。為選擇僅第二EPR0M單元424,電路404同時在442處提供低選擇信 號SELA，在444處提供高選擇信號SELB并且在446處提供高位地址信號BIT_ADDR。為選 擇第一 EPR0M單元422和第二EPR0M單元424的并行組合，電路404同時在442處提供高 選擇信號SELA，在444處提供高選擇信號SELB并且在446處提供高位地址信號BIT_ADDR。 在一個示例中，電路404組合行和列的地址來在446處提供位地址信號BIT_ADDR。
[0098] 電路404單獨地對第一 EPROM單元422和第二EPROM單元424編程。為對第一 EPR0M單元422編程，電路404選擇僅第一 EPR0M單元422并且編程電路408控制電壓供 應412來在436處向第一 EPR0M單元422提供編程電壓V。電流流過第一電阻器426、第一 EPR0M單元422、第一選擇晶體管430和位地址晶體管434到在440處的參考。為對第二 EPR0M單元424編程，電路404選擇僅第二EPR0M單元424并且編程電路408控制電壓供 應412來在436處向第二EPR0M單元424提供編程電壓V。電流流過第二電阻器428、第二 EPR0M單元424、第二選擇晶體管432和位地址晶體管434到在440處的參考。位地址晶體 管434經由漏極路徑438傳導來自第一 EPR0M單元422和第二EPR0M單元424中的每個的 電流。在其他示例中，電路404可以并行地對第一 EPR0M單元422和第二EPR0M單元424 編程。
[0099] 電路404通過單獨地或者并行地選擇和讀取第一 EPR0M單元422和第二EPR0M單 元424來讀取EPROM位420。電路404選擇第一 EPROM單元422、第二EPROM單元424以及 第一 EPROM單元422和第二EPROM單元424的并行組合中的一個，并且測量電路410控制 電壓供應412來在436處提供電壓V。測量電路410通過第一 EPROM單元422、第二EPROM 單元424以及第一 EPROM單元422和第二EPROM單元424的并行組合中的選擇的一個測量 導通電阻。電路404將相應的狀態分配到測量的電阻值。
[0100] EPR0M位420使用第一 EPR0M單元422和第二EPR0M單元424存儲高達八個不同 的狀態，如在表格I中示出的那樣。
[0101] 表格 I

【權利要求】
1. 一種器件，包括： 漏極； 溝道，其圍繞漏極并且具有溝道面積； 浮柵，其包括具有活躍浮柵區面積的活躍浮柵區；以及 控制柵，其經由控制電容耦合到活躍浮柵區，其中活躍浮柵區面積小于溝道面積。
2. 如權利要求1所述的器件，其中浮柵包括至少一個不活躍浮柵區。
3. 如權利要求1所述的器件，其中浮柵具有浮柵電容，并且活躍浮柵區具有活躍浮柵 區電容，并且控制電容與活躍浮柵區電容的比大于控制電容與浮柵電容的比。
4. 如權利要求1所述的器件，其中溝道具有溝道長寬比，并且活躍浮柵區具有大于溝 道長寬比的活躍浮柵區長寬比。
5. 如權利要求1所述的器件，其中溝道具有溝道長寬比并且溝道包括具有大于溝道 長寬比的活躍溝道區長寬比的活躍溝道區。
6. 如權利要求1所述的器件，其中溝道包括具有大于溝道面積的活躍溝道區面積的 活躍溝道區。
7. -種集成電路，包括： 漏極； 溝道，其圍繞漏極并且具有溝道長寬比； 浮柵，其包括具有活躍浮柵區長寬比的活躍浮柵區；以及 控制柵，其經由控制電容耦合到活躍浮柵區，其中活躍浮柵區長寬比大于溝道長寬比。
8. 如權利要求7所述的集成電路，其中溝道具有溝道面積，并且活躍浮柵區具有小于 溝道面積的活躍浮柵區面積。
9. 如權利要求7所述的集成電路，其中控制電容與活躍浮柵區電容的比大于控制電 容與浮柵電容的比。
10. 如權利要求7所述的集成電路，其中浮柵包括在不活躍溝道區之上的至少一個不 活躍浮柵區。
11. 如權利要求7所述的集成電路，其中溝道包括具有大于溝道長寬比的活躍溝道區 長寬比的活躍溝道區。
12. -種制造器件的方法，其包括： 以具有溝道面積的溝道圍繞漏極； 將浮柵布置在溝道之上； 將第一介電層布置在浮柵上； 蝕刻在浮柵的第一部分上和在浮柵的第二部分上的第一介電層； 將第一金屬布置在浮柵上來提供在浮柵的第一部分處的柵極接觸；以及 蝕刻第一金屬以蝕刻掉在浮柵的第二部分上的第一金屬并且以蝕刻掉浮柵的第二部 分，以提供具有小于溝道面積的活躍浮柵區面積的活躍浮柵區。
13. 如權利要求12所述的方法，包括： 將第二介電層布置在第一金屬上；以及 將第二金屬布置在第二介電層上來提供控制柵以及在第一金屬和第二金屬之間的控 制電容。
14. 如權利要求12所述的方法，其中溝道具有溝道長寬比，并且蝕刻第一金屬來蝕刻 掉浮柵的第二部分，以提供大于溝道長寬比的活躍浮柵區長寬比。
15. 如權利要求12所述的方法，包括： 蝕刻在浮柵的第三部分上的第一介電層； 將第一金屬布置在浮柵的第三部分上；以及 蝕刻第一金屬來蝕刻掉在浮柵的第三部分上的第一金屬并且來蝕刻掉浮柵的第三部 分，以提供不活躍浮柵區。
【文檔編號】H01L27/115GK104067392SQ201280068671
【公開日】2014年9月24日 申請日期:2012年4月30日 優先權日:2012年4月30日
【發明者】N.葛, A.L.格霍澤爾, C.S.霍, T.本杰明 申請人:惠普發展公司，有限責任合伙企業