具有錨固結構的焊接掩模的制作方法

具有錨固結構的焊接掩模的制作方法
【專利摘要】本發明公開用于接納半導體芯片的各種襯底或電路板和其加工方法。一方面，本發明提供制造方法，其包括在位于襯底(20)的側面(117)上的焊接掩模(115)中形成第一開口(125)。第一開口(125)不延伸至所述側面(117)。在焊接掩模中形成延伸至所述側面的第二開口(119)。第一開口(125)可充當底部填充錨固部位。
【專利說明】具有錨固結構的焊接掩模
[0001]發明背景
[0002]1.發明領域
[0003]本發明總體上涉及半導體處理，并且更具體地說，涉及半導體芯片電路板或襯底底部填充錨固結構和其制造方法。
[0004]2.相關技術的描述
[0005]幾十年來一直在使用倒裝芯片安裝方案來將半導體芯片安裝至電路板，如半導體芯片封裝襯底。在許多常規的倒裝芯片變體中，在半導體芯片的輸入/輸出(I/o)部位與電路板的對應I/o部位之間建立多個焊接接點。在一種常規方法中，將焊接凸點以冶金方式焊接至半導體芯片的給定I/O部位或焊盤，并且將所謂預焊料以冶金方式焊接至電路板的對應I/O部位。之后，使焊接凸點和預焊料接近并且經受加熱處理，從而使焊接凸點和預焊料中的一個或兩個重熔以便建立所需要的焊接接點。
[0006]倒裝芯片焊接接點可經受來自各種來源的機械應力，如熱膨脹系數(CTE)錯配、延展性差異和電路板翹曲。這些應力可使剛剛描述的常規焊接接點經受彎曲力矩。這種影響在某種程度上是方向性的，因為應力傾向于在較接近芯片邊緣和轉角的位置處是最大的并且隨著逐漸接近于芯片中心而減小。
[0007]為了減輕CTE錯配的影響，通常將底部填充材料放置在芯片與下方封裝襯底之間，并且更具體地說放置在芯片與封裝襯底上的阻焊層之間。與焊接接點一樣，甚至底部填充物也可經受彎曲力矩。如果這種彎曲足夠嚴重或如果底部填充物與焊接掩模的焊接局部減弱，就可能發生分層。底部填充分層可導致在焊接接點中形成裂紋并且最終導致裝置故障。
[0008]一種常規設計利用半導體芯片上的聚酰亞胺層來為定位于半導體芯片的最外層表面附近的各種導電結構提供保護。在聚酰亞胺層中形成開口以便通往下方金屬結構。在聚酰亞胺層中形成貫通至半導體芯片的其它開口。這些其它孔洞充當底部填充材料的錨固點以便抑制底部填充物分層。然而，其它孔洞使得聚酰亞胺層不適合作為蝕刻掩模。
[0009]本發明針對克服或減少一個或多個前述缺點的影響。
[0010]發明的公開內容
[0011]根據本發明的實施方案的一個方面，提供一種制造方法，其包括在位于襯底的側面上的焊接掩模中形成第一開口。第一開口不延伸至所述側面。在焊接掩模中形成延伸至所述側面的第二開口。
[0012]根據本發明的實施方案的另一個方面，提供一種制造方法，其包括將半導體芯片連接至襯底的側面。所述側面包括焊接掩模，所述焊接掩模具有不延伸至所述側面的第一開口。將底部填充物放置在半導體芯片與焊接掩模之間。底部填充物的一部分凸出至第一開口中。
[0013]根據本發明的實施方案的另一個方面，提供一種設備，所述設備包括具有側面的襯底。焊接掩模在所述側面上。焊接掩模包括不延伸至所述側面的第一開口。
[0014]附圖簡述[0015]在閱讀以下詳細描述并且參考附圖后，本發明的前述和其它優點將變得明顯，在附圖中:
[0016]圖1是包括以倒裝芯片方式安裝于襯底上的半導體芯片的半導體芯片裝置的示例性實施方案的示圖；
[0017]圖2是在剖面2-2處截取的圖1的剖面圖；
[0018]圖3是以更大放大率展示的圖2的一部分；
[0019]圖4是在剖面4-4處截取的圖3的剖面圖；
[0020]圖5是類似于圖4的剖面圖，但是其為半導體芯片裝置的替代示例性實施方案；
[0021]圖6是描繪在施加焊接掩模之后的示例性襯底或電路板的一小部分的剖面圖；
[0022]圖7是類似于圖6的剖面圖，其描繪經歷示例性光刻暴露的焊接掩模；
[0023]圖8是示例性光刻掩模的一部分的平面圖；
[0024]圖9是類似于圖7的剖面圖，其描繪光刻顯影以便在焊接掩模中產生各種開口 ；
[0025]圖10是描繪安裝倒裝芯片和施加底部填充物的剖面圖；
[0026]圖11是在施加焊接掩模之后并且描繪在焊接掩模中激光鉆出各種開口的示例性襯底或電路板的一小部分的剖面圖；
[0027]圖12是在施加焊接掩模之后并且描繪第一光刻暴露的示例性襯底或電路板的一小部分的剖面圖；
[0028]圖13是類似于圖12的剖面圖，其描繪經歷第二光刻暴露的焊接掩模；
[0029]圖14是類似于圖12的剖面圖，其描繪經歷替代光刻暴露的示例性半導體芯片的一小部分；
[0030]圖15是以更大放大率展示的圖14的一部分；并且
[0031]圖16是描繪將示例性半導體芯片裝置安裝于電子裝置中的示圖。
[0032]執行本發明的模式
[0033]本文描述能夠接納半導體芯片的襯底或電路板的各種實施方案。一個實例包括具有一個或多個開口的焊接掩模，所述開口不貫穿焊接掩模的整個深度。開口提供有利于底部填充物材料凸出的位置以便形成機械連接并且抑制底部填充物分層。現在描述更多細節。
[0034]在以下描述的附圖中，當相同元件出現在一個以上附圖中時，參考數字通常重復。現在轉向附圖，并且具體地說轉向圖1，其中展示半導體芯片裝置10的示例性實施方案的示圖，所述裝置包括安裝于可為電路板的襯底20上的半導體芯片15。為了幫助減輕與半導體芯片15和尤其電路板20的熱膨脹系數之間錯配相關的差異應變率問題，將底部填充材料25放置在半導體芯片15與電路板20之間。底部填充物25的一部分以珠粒形式為可見的，其沿著半導體芯片15的由虛線30表示的周邊。電路板20可安裝至另一個電子裝置，如另一個電路板(未在圖1中展示)并且通過輸入/輸出方案如所描繪的球柵陣列35來與其電連接。任選地，可根據需要使用岸面柵格陣列(land grid array)、針柵格陣列或其它接口結構。
[0035]半導體芯片裝置10的更多細節可通過參看圖2來了解，圖2是在剖面2-2處截取的圖1的剖面圖。如所示，半導體芯片15可以倒裝芯片方式安裝至電路板20并且經由多個焊接接點40與其電連接。焊接接點40具有一定高度以使得半導體芯片15的下表面45升高超過電路板20的上表面50以便保留間隙55。底部填充材料25不僅填充間隙55而且從半導體芯片15的相對邊緣60和65 (以及與其垂直但不可見的那些邊緣)稍微側向凸出。底部填充物25可主要由熟知的環氧樹脂材料組成，如具有或不具有二氧化硅填充劑的環氧樹脂和酚樹脂等。兩個實例為可從Namics購得的8437-2型和2BD型。球柵陣列35從電路板20的下表面70向下凸出并且由多個焊球75組成。多個互連結構，如金屬化層、孔和其它類型的結構(不可見)將焊球75電連接至焊接接點40。
[0036]圖2中由虛線橢圓形80包圍的部分以更大的放大率展示于圖3中并且用于描述電路板20和底部填充物25的某些特征。在這種情況下，現在將注意力轉向圖3。注意，歸因于虛線橢圓形80的位置，半導體芯片15的邊緣60以及電路板20的一小部分是可見的。半導體芯片15可包括多個層級的互連結構，如金屬化層、互連孔等。這些導電結構中的幾個予以描繪。具體地說，凸起焊盤85和兩個金屬化跡線90和95予以描繪。焊接接點40的一端以冶金方式焊接至導電焊盤85。導電焊盤85可包括任選下方凸起金屬化結構，所述結構可由粘附層、焊接屏障層和焊接可濕潤層或焊接涂布層組成。導電焊盤85以及跡線90和95可主要由各種導體組成，如銅、銀、鎳、鉬、金、鋁、鈀、合金或這些導體的層壓物等。
[0037]導電結構85、90和95可涂有鈍化結構100，其用來在其它處理之前保護導電結構85、90和95避免物理性損壞和污染。示例性材料包括二氧化硅、氮化硅、聚酰亞胺、這些材料的層壓物等。鈍化結構100可涂有任選聚合物層105，其被設計成提供柔性保護膜，并且由此可主要由各種材料組成,如聚酰亞胺、苯并環丁烯等。焊接接點40的上端經由聚合物層105和鈍化結構100中的對應開口 107和109而凸出。焊接接點40的另一端以冶金方式連接至電路板20的導電焊盤110。導電焊盤110可主要由如上所述的相同類型的材料組成。在連接至導電焊盤110的電路板20中可存在許多層金屬化和互連結構如孔等，并且根據需要或許存在與其類似的其它結構。這些導電結構在圖3中不可見。焊接接點40可由焊接凸點與預焊料的重熔組合來組成。任選地，可消除預焊料而采用整體式或其它類型焊接結構。還可使用焊料和銅柱結構。
[0038]焊接掩模115位于電路板20的側面117。焊接接點40的下端凸出穿過焊接掩模115中的開口 119并且以冶金方式焊接至導電焊盤110。焊接掩模115可主要由適合于制造焊接掩模的各種材料組成，例如像由Taiyo Ink Mfg.C0., Ltd.制造的PSR-4000AUS703，或由Hitachi Chemical C0., Ltd.制造的SR7000。任選地,可使用其它材料,如各種環氧樹脂或聚合物如聚酰亞胺。
[0039]焊接掩模115不僅用來選擇性遮蔽電路板20的部分以使得焊接接點40不短接至非所要區域而且包括抑制底部填充物25分層的結構。更具體地說，焊接掩模115具有多個開口，其中四個可見并且分別標記為125、130、135和140，以使得底部填充物25的凸出部分141、143、145和147可與其連結。凸出部分141、143、145和147提供有利于底部填充物25與焊接掩模115之間粘著焊接的更大表面積和用于抑制底部填充物25從焊接掩模115上分層的機械連接。一些開口和底部填充凸出部分，如開口 125和130以及凸出部分141和143位于焊接接點40附近。其它開口和底部填充凸出部分，如開口 135和140以及凸出部分145和147可位于半導體芯片15的邊緣60處或其外部，從而不僅充當底部填充物25的錨固物而且經由表面張力來提供限制底部填充物25在施加期間的側向推進的方式。
[0040]應了解開口 125、130、135和140的數量和配置可極大地不同。在這方面，現在將注意力轉向圖4，其為在剖面4-4處截取的圖3的剖面圖。注意，開口 125、130、135和140以及底部填充物25的凸出部分141、143、145和147是可見的。底部填充凸出部分141和143支撐焊接接點40。其它開口 149和150可形成于焊接掩模115中以便容納對應底部填充凸出部分151和153并且也支撐焊接接點40，盡管沿著與開口 125和130以及凸出部分141和143相比不同的線路。相似的這類開口和底部填充凸出部分(在圖4不可見)可定位于一些或所有焊接接點40的周圍。開口 135和140以及底部填充凸出部分145和147可僅為可依循半導體芯片的周邊30的更多類似開口的一部分。注意，開口 135可為圓形的并且其相鄰開口在覆蓋區上也可為圓形的，而開口 140可與相鄰開口類似具有總體上八角形覆蓋區。然而，本領域技術人員了解本文公開的任何開口可具有實際上任何形狀。
[0041]在這個說明性實施方案中，焊接接點40可具有某種側向尺寸X1并且開口 125、130、149和150可具有某種側向尺寸X2，其在這個說明性實施方案中可大致上小于Xl。尺寸X1和X2可隨著深度而變化。然而，尺寸X1與X2之間的相對關系服從設計判斷。在說明性實施方案中，尺寸X1可為約80 μ m并且尺寸X2可為約15 μ m。半導體芯片15的周邊30外部的開口 135、140等可具有各種側向尺寸并且根據需要可相對小于尺寸Xl。在這里存在可依循半導體芯片的周邊30的兩排開口 135和140。然而，本領域技術人員了解這些排和開口 135、140等中的一個或多個可以廣泛多種布局來布置。
[0042]如剛剛提及，焊接掩模中的開口和底部填充錨定物可采用各種形狀。圖5是類似于圖4的剖面圖，但是其為焊接掩模115’的替代實施方案。僅焊接掩模115’的一小部分予以展示。焊接掩模115’可具有如本文中別處公開的組成。然而，在這里，焊接掩模115’可具有多個開口 125’、130’、149’和150’以及對應底部填充凸出部分141’、143’、151’和153’，其具有總體上正方形覆蓋區并且可位于焊接接點40周圍并且充當底部填充物25的錨固部位，如上所述。另外，開口 125’、130’、149’和150’的數量、空間定位和覆蓋區可發生極大的變化。
[0043]制造焊接掩模115的示例性方法可現在參看圖6、圖7、圖8和圖9來了解。最初將注意力轉向圖6，其為在圖3中描繪的電路板20的一小部分的剖面圖但是處于初步處理階段中。在這個時點，可制造導電焊盤110和任何相關金屬化結構(未展示)并且將焊接掩模115施加至電路板20的表面117。焊接掩模115可通過旋涂或其它涂裝技術來施加。在旋涂之后，可執行熱固化。如以下更全面描述，圖3中描繪的各種開口 125、130、135和140可以各種方法來形成于焊接掩模115中。在這個說明性實施方案中，可將光敏化合物注射至焊接掩模115并且執行光刻步驟以便制作所需開口。
[0044]如圖7中展示，合適光刻掩模175可定位于焊接掩模115上并且可執行使用輻射180的暴露。掩模175可為放置在焊接掩模115上的非接觸光掩模。掩模175包括半透明板185，多個完全不透明或半透明的結構在其上得以圖案化。光刻過程的技術目標是在位置190處制造開口，其具有最大深度并且由此一直延伸至導電焊盤110，而同時在位置195、200、205和210處提供開口，其小于最大深度，不延伸至電路板20的表面117。主要由鉻或其它典型光刻掩模或刻線結構組成的不透明結構215可經過制造具有合適覆蓋區并且處于一定位置以使得焊接掩模115的部分190不暴露于輻射180。然而，其它掩模結構220、225,230和235可主要由合適材料組成或經過制造具有合適結構特征，這些材料或結構特征允許入射暴露輻射180的部分透射。以這種方式，暴露輻射180得以減弱但是未予以阻斷，從而在位置195、200、205和210處產生小于最大深度的暴露。半透射結構230和235有利地具有圖3中展示的開口 125和130的覆蓋區，并且半透射結構220和225有利地具有例如圖3和圖4中展示的開口 135和140的覆蓋區。
[0045]半透射結構的一些示例性實施方案現在也可參看圖8來了解，其為包括透明板185上的不透明結構215以及半透射結構225和230的掩模175的一部分的平面圖。在這里，半透射部分225可由集群于所需覆蓋區中的多個圓柱形結構232組成。圓柱形結構232削弱入射輻射180。半透射部分230可由具有多個開口 234的網格配置組成。另外，網格和開口 234削弱入射輻射180。當然，可用于半透射結構225、230和本文公開的任何其它結構的結構特征類型是很多的。部分減弱可以其它方式完成。任選地，部分透射涂料(未展示)可用于透射板185上或減弱材料(未展示)可注射至透射板185中。
[0046]在暴露之后，掩模175可予以除去并且焊接掩模115在合適顯影液顯影以便產生如圖9中展示的部分深度開口 125、130、135和140以及最大深度開口 119。在焊接掩模115為約10至20 μ m厚并且主要由PSR-4000組成的示例性實施方案中，可使用歷時約5至10秒的約130毫焦耳/立方厘米的寬頻光。可使用各種顯影劑。在示例性實施方案中，可使用約48%環己烷、約60%環戊烷和約1%甲醇的混合物。注意，任何或所有開口 125、130、135和140可具有錐形側壁以便增強錨固。舉例來說，開口 125具有可隨著深度增加向外呈錐形的側壁237。
[0047]顯影之后，對于焊接掩模115執行第二熱固化。為了消除焊接掩模115中的任何剩余光敏化合物，可執行紫外線全面暴露。在開口 119、125、130、135和140得以形成的情況下，然后可如本文中別處描述來進行倒裝芯片安裝。
[0048]如圖10中展示，在開口 125、130、135和140形成于焊接掩模115中的情況下，半導體芯片15可以倒裝芯片方式安裝至電路板20并且經由焊接接點40來與其連接。倒裝芯片安裝和焊接接點40的產生可涉及使焊接接點40的多個單獨片段接近并且執行重熔或取決于焊接接點40的組成，僅使用填充開口 119的一個片段或某種其它技術。在倒裝芯片安裝和重熔過程之后，合適施配器240可用于將底部填充物25分配至半導體芯片15與焊接掩模115之間的間隙55中并且由此不僅填充間隙55而且填充開口 125、130、135和140。如以上提及，當底部填充物25從半導體芯片的邊緣60側向推進時，開口 135和140以及與其類似的其它開口充當底部填充物25從邊緣60進一步側向前移的延緩器。可在分配之后進行適當底部填充物烘焙。
[0049]制造開口 125、130、135和140的另一種替代示例性方法可現在參看圖11來了解，其為類似于圖6的剖面圖并且因此描繪電路板20和焊接掩模115的一小部分。焊接掩模115可使用本文中別處描述的技術來施加至電路板20。然而，在這里代替使用光敏化合物和光刻形成來開口 125、130、135、140和119，可使用激光鉆孔。開口 119可使用來自激光源250的激光輻射245來激光鉆穿焊接掩模115的最大深度以便到達下方導電焊盤110。不凸出至電路板20的表面117的其余開口可使用相同激光源250和激光輻射245來激光鉆出但是使用較短鉆孔時間。任選地，具有較低功率激光輻射260輸出的另一個激光源255可用于鉆出較淺開口 125、130、135和140。在激光鉆出開口 125、130、135、140和119之后應執行清除浮渣過程。在清除浮渣過程之后，可總體上如上結合圖10所述來以倒裝芯片方式安裝半導體芯片15并且分配底部填充物25。可使用UV范圍內、綠光頻帶、來自CO2來源或其它頻率的激光輻射。
[0050]在又一個替代示例性方法中，可與焊接掩模中的光敏化合物一起使用二級掩蔽過程以便與部分深度焊接掩模開口同時制造最大深度焊接掩模開口。在這方面，注意力現在轉向圖12和13，其為類似于圖7的剖面視圖，并且由此描繪電路板20和焊接掩模115的一小部分。焊接掩模115可得以施加并且如本文中別處描述來最初熱固化。在此階段，非接觸光掩模265可放置在焊接掩模115上。非接觸掩模265包括透明襯底270和不透明結構275、280、285、290和295。不透明結構275、280、285和295有利地具有與分別如圖8中展示的開口 135、140、125和130相關的覆蓋區。不透明結構290具有與圖8中展示的開口 119相關的覆蓋區。鉻等可用于不透明結構275、280、285、290和295并且一些種類的玻璃或其它合適材料用于襯底270。任選地,光刻掩模可形成于焊接掩模115上并且通過熟知技術來光刻圖案化。其后，執行暴露過程以便使焊接掩模115的未被掩蔽部分暴露并且使得其不溶于后續顯影液中。暴露之后，可將掩模265除去，或如果其由抗蝕劑形成，則通過灰化、溶劑反萃取等來分層。合適暴露參數取決于焊接掩模115的特性，如厚度和組成。在焊接掩模115為約10至2(^111厚并且主要由？51?-4000組成的示例性實施方案中，可使用歷時約5至10秒的約130毫焦耳/立方厘米的寬頻光。暴露之后，由虛線盒305、310、315、320和325示意性地表示的未暴露部分保留于焊接掩模115中。未暴露部分305、310、315、320和325仍然完全可溶于顯影液中。如果在這個時點將非接觸掩模265除去并且焊接掩模115在適當顯影液中顯影，那么在虛線框305、310、315、320和325的位置處形成開口，其一直延伸至電路板20的表面117。雖然由于下方焊盤110必須暴露以便有助于焊接，因此最大深度溶解仍然是虛線框320附近的焊接掩模115部分的技術目標，但是對于由虛線框305、310、315和325例示的焊接掩模115部分來說，情況并非如此。對應地，并且如圖13描繪，使用第二非接觸掩模330來執行第二暴露，所述第二非接觸掩模330經由不透明結構290來屏蔽與導電焊盤110對準的未暴露部分320但是不屏蔽未暴露部分305、310、315和325定位于其中的區域。替代地，暴露輻射300的劑量降得足夠低以使得將以前完全未暴露部分305分為部分光固化上半 部分330和未暴露并且未固化區域332。部分光固化部分330變得對于適當顯影液中的溶解只具有半抗性。以前未暴露部分310、315和325類似地分為部分光固化部分335、337和339和未暴露并且未固化區域341、343和345。技術目標是顯著減緩部分固化部分335、337和339附近的焊接掩模115的溶解速率以使得其溶解但是不完全溶解至電路板20的表面117。第二暴露可使用相同一般參數來執行但是劑量為約65毫焦耳/立方厘米。將非接觸掩模330除去并且焊接掩模115經受適當顯影液以便建立圖2和圖9中展示的開口 119、125、130、135和140。因為圖12中展示的區域332、341、343和345未接受用于轉換溶解性的足夠輻射，所以顯影過程不導致圖2和圖8中展示的開口 125、130、135和140 —直凸出至表面117。然而，顯影過程完全貫穿至導電焊盤110附近的表面117，因為此區域320保持未暴露。可使用各種顯影劑。在示例性實施方案中，可使用約48%環己烷、約60%環戊烷和約1%甲醇的混合物。
[0051]顯影之后，對于焊接掩模115執行第二熱固化。為了消除焊接掩模115中的任何剩余光敏化合物，可執行紫外線全面暴露。在開口 119、125、130、135和140得以形成的情況下，然后可如本文中別處描述來進行倒裝芯片安裝。
[0052]在另一個替代示例性方法中，掩模覆蓋區可用于產生最大深度焊接掩模開口與小于最大深度焊接掩模開口的組合。在這方面，注意力現在轉向圖14，其為類似于圖7的剖面視圖，并且由此描繪電路板20和焊接掩模115的一小部分。焊接掩模115可得以施加并且如本文中別處描述來最初熱固化。然而在這里，光刻掩模360可定位于焊接掩模115上。光刻掩模360可包括透明板365，掩模結構370、375、380、385和390形成于其上并且根據圖9中展示的稍后形成的開口 135、140、125、117和130的所需位置來對準。然而，為了獲得小于最大深度開口 125、130、135和140，掩模結構370、375、380和390的覆蓋區可變得足夠小以使得在用輻射405暴露之后只有相對較淺的部分395、398、400和403保持未暴露。相反地，不透明部分385所具有的覆蓋區足夠大以便提供延伸至電路板20的表面117的完全未暴露部分410。產生較淺未暴露區域395、398、400和403的力學可現在參看圖15來了解，其為以更大放大率展示的由虛線框415包圍的圖14的部分。在這里，應關注與掩模不透明部分370相關的相互作用和較淺暴露不足區域395的形成，但是其可說明任何其它這類區域和結構。當暴露輻射405的光子經過不透明部分370時，衍射導致輻射405路徑彎曲以使得射線傾向于朝向焊接掩模115的底部而匯聚從而使保留相對未暴露部分395但是導致焊接掩模115的區域420完全暴露。以這種方式，后續顯影過程導致暴露不足區域395轉化成如圖9展示的小于最大深度開口 135。對于經由圖14展示的暴露不足部分398、400和403形成的其它開口 125、130和140來說，情況同樣如此。
[0053]顯影之后，對于焊接掩模115執行第二熱固化。為了消除焊接掩模115中的任何剩余光敏化合物，可執行紫外線全面暴露。在開口 119、125、130、135和140 (參見圖9)得以形成的情況下，然后可如本文中別處描述來進行倒裝芯片安裝。
[0054]再次參看圖1和圖2，本文公開的示例性實施方案不取決于半導體芯片15或電路板20的具體實行方案。因此，半導體芯片15可為用于電子器件中的許多不同類型電路裝置中的任何一種，例如像微處理器、圖形處理器、組合微處理器/圖形處理器、特定應用集成電路、存儲裝置等，并且可為單一核心或多核心或甚至與其它芯片疊加。此外，在具有或不具有一些邏輯電路的情況下，半導體芯片15可被配置成插板。因此，術語“芯片”包括插板并且反之亦然。半導體芯片15可由散裝半導體構建，如硅或鍺，或絕緣體上半導體材料，如絕緣體上硅材料，或甚至其它類型的材料。半導體芯片15可以倒裝芯片方式安裝至電路板20并且通過焊接接點40或其它結構來與其電連接。
[0055]電路板20可為半導體芯片封裝襯底、電路板，或實際上任何其它類型的印刷電路板。雖然單片結構可用于電路板20，但是更典型配置利用積層設計。在這方面，電路板20可由中央核心組成，在其上方形成一個或多個積層并且在其下方形成其它一個或多個積層。核心本身可由一個或多個層的疊加組成。這類布置的一個實例可被稱為所謂“2-2-2”布置，其中單一層核心層疊于兩組兩個積層之間。如果實施為半導體芯片封裝襯底，電路板20的層數可從四個到十六個或更多個而變化，但是可使用小于四個。也可使用所謂“無核心”設計。電路板20的各個層可由穿插有金屬互連的絕緣材料如各種熟知環氧樹脂來組成。可使用除積層以外的多層配置。任選地，電路板20可主要由熟知陶瓷或適合于封裝襯底或其它印制電路板的其它材料來組成。電路板20具有許多導電跡線和孔以及其它結構以便在半導體芯片15與未展示的另一個電路裝置之間提供電力、接地和信號傳輸。為了促進那些傳輸，電路板20可具有呈針柵陣列、球柵陣列、岸面柵格陣列或其它類型互連方案形式的輸入/輸出。[0056]如圖16展示，半導體芯片裝置10可連接至或以其它方式安裝于電子裝置425中。電子裝置425可為計算機、數字電視、手持移動裝置、個人計算機、服務器、存儲裝置、附加板如圖形卡，或使用半導體的任何其它計算裝置。
[0057]本文公開的任何示例性實施方案可用放置在計算機可讀介質中的指令來實現，所述計算機可讀介質例如像半導體、磁盤、光盤或其它存儲媒體或呈計算機數據信號形式。指令或軟件可能夠合成和/或模擬本文公開的電路結構。在示例性實施方案中，電子設計自動化程序，如Cadence APD、Enc0re等可用于合成所公開的電路結構。所得代碼可用于制造所公開的電路結構。
[0058]雖然本發明可易產生各種修飾和替代形式，但是具體實施方案已經在附圖中通過示例的方式來展示并且已經在本文中詳細描述。然而，應了解本發明不欲受到所公開的具體形式限制。實際上，本發明涵蓋屬于如以下附加權利要求書定義的本發明的精神和范圍內的所有改進、等效物和替代方案。
【權利要求】
1.一種制造方法，其包括: 在位于襯底(20)的側面(117)上的焊接掩模(115)中形成第一開口(125)，所述第一開口(125)不延伸至所述側面(117);以及 在所述焊接掩模(115)中形成延伸至所述側面(117)的第二開口(119)。
2.如權利要求1所述的方法，其中所述側面包括導體(110)，所述第二開口暴露了所述導體的至少一部分。
3.如權利要求1所述的方法，其包括將底部填充物(25)放置在所述焊接掩模上以使得其一部分(141)凸出至所述第一開口中。
4.如權利要求1所述的方法，其中所述焊接掩模包含光敏化合物并且所述形成所述第一開口和第二開口包括光刻圖案化所述第一開口和第二開口。
5.如權利要求4所述的方法，其中所述光刻圖案化包括:掩蔽所述焊接掩模的第一部分(315)和第二部分(320);使所述焊接掩模暴露于第一輻射劑量以便使所述第一部分和第二部分保留不固化；掩蔽所述焊接掩模的所述第二部分(320)但不掩蔽所述第一部分(315);使所述焊接掩模的所述第一部分暴露于小于所述第一光劑量的第二光劑量以便使所述第一部分的緊鄰所述側面的區域(343)保留不固化；以及使所述焊接掩模顯影以便形成所述第一開口和第二開口。
6.如權利要求4所述的方法，其中所述光刻圖案化包括:用掩模(360)來掩蔽所述焊接掩模的第一部分和第 二部分，所述掩模(360)包括具有第一側向尺寸(X3)的第一不透明結構(370)和具有第二側向尺寸的第二不透明結構(385);使所述焊接掩模暴露于輻射(405)以便使所暴露的部分固化，其中所述第一側向尺寸被選擇來使得所述光能夠在所述焊接掩模內部相互作用，以便使緊鄰所述側面的區域(420)固化但使所述第一部分的緊鄰所述掩模(365)的區域(395)保留不固化；以及使所述絕緣層顯影以便形成所述第一開口和第二開口。
7.如權利要求4所述的方法，其中所述光刻圖案化包括:用掩模(185)掩蔽所述焊接掩模(115)的第一部分和第二部分，所述掩模(185)具有處于所述焊接掩模的所述第一部分上方的部分透射部分(230)和處于所述焊接掩模的所述第二部分上方的不透明部分(215);使所述焊接掩模暴露于輻射(180)，以便使所述第一部分(205)的緊鄰所述掩模(175)但不緊鄰所述側面(117)的溶解性部分地改變，而不改變所述第二部分(190)的所述溶解性；以及使所述焊接掩模顯影以便形成所述第一開口和第二開口。
8.如權利要求1所述的方法，其包括形成具有錐形側壁的所述第一開口和第二開口。
9.如權利要求1所述的方法，其包括通過激光鉆孔來形成所述第一開口和第二開口。
10.如權利要求1所述的方法，其中所述第一開口和第二開口是使用存儲在計算機可讀介質中的指令來形成。
11.如權利要求1所述的方法，其包括將半導體芯片(15)連接至所述襯底。
12.如權利要求11所述的方法，其中所述襯底包括電路板。
13.一種制造方法，其包括: 將半導體芯片(15)連接至襯底(20)的側面(117)，所述側面包括焊接掩模(115)，所述焊接掩模(115)具有不延伸至所述側面的第一開口(125);以及 將底部填充物(25)放置在所述半導體芯片與所述焊接掩模之間，所述底部填充物的一部分(141)凸出至所述第一開口中。
14.如權利要求13所述的方法，其中所述焊接掩模包含光敏化合物和延伸至所述側面的第二開口，所述方法進一步包括光刻圖案化所述第一開口和第二開口。
15.如權利要求14所述的方法，其中所述光刻圖案化包括:掩蔽所述焊接掩模的第一部分(315)和第二部分(320);使所述焊接掩模暴露于第一輻射劑量以便使所述第一部分和第二部分保留不固化；掩蔽所述焊接掩模的所述第二部分但不掩蔽所述第一部分；使所述焊接掩模的所述第一部分暴露于小于所述第一光劑量的第二光劑量以便使所述第一部分的緊鄰所述側面的區域(343)保留不固化；以及使所述焊接掩模顯影以便形成所述第一開口和第二開口。
16.如權利要求14所述的方法，其中所述光刻圖案化包括:用掩模(360)來掩蔽所述焊接掩模的第一部分和第二部分，所述掩模(360)包括具有第一側向尺寸(X3)的第一不透明結構(370)和具有第二側向尺寸的第二不透明結構(385);使所述焊接掩模暴露于輻射光以便使未暴露部分固化，其中所述第一側向尺寸被選擇來使得所述光能夠在所述焊接掩模內部相互作用，以便保留緊鄰所述側面的固化區域(420)但使區域(395)保留不固化；以及使絕緣層顯影以便形成所述第一開口和第二開口。
17.如權利要求14所述的方法，其中所述光刻圖案化包括:用掩模(175)掩蔽所述焊接掩模的第一部分和第二部分，所述掩模(175)具有處于所述焊接掩模的所述第一部分上方的部分透射部分(230)和處于所述焊接掩模的所述第二部分上方的不透明部分(215)；使所述焊接掩模暴露于輻射(180)，以便使所述第一部分(205)的緊鄰所述掩模175但不緊鄰所述側面(117)的溶解性部分地改變，而不改變所述第二部分(190)的所述溶解性；以及使所述焊接掩模顯影以便形成所述第一開口和第二開口。
18.—種設備,其包括: 襯底(20)，其具有側面(117);以及 所述側面上的焊接掩模(115)，所述焊接掩模包括不延伸至所述側面的第一開口(125)。
19.如權利要求18所述的設備，其中所述襯底包括導體(110)并且所述焊接掩模具有延伸至所述導體的第二開口(119)。
20.如權利要求18所述的設備，其包括連接至所述側面的半導體芯片(15)。
21.如權利要求20所述的設備，其包括位于所述半導體芯片與所述側面之間的底部填充物(25)，所述底部填充物的一部分(141)凸出至所述第一開口中。
22.如權利要求20所述的設備，其包括連接至所述襯底板的電子裝置(425)。
23.如權利要求18所述的設備，其中所述襯底包括電路板。
【文檔編號】H01L23/498GK103782382SQ201280042748
【公開日】2014年5月7日 申請日期:2012年8月27日 優先權日:2011年9月10日
【發明者】安德魯·科威朗, 羅登·R·托帕奇奧, 謝玉玲, 伊普·森·洛 申請人:Ati科技無限責任公司, 超威半導體公司