包含垂直晶體管裝置的半導體裝置結構、垂直晶體管裝置陣列及制作方法

包含垂直晶體管裝置的半導體裝置結構、垂直晶體管裝置陣列及制作方法
【專利摘要】本發明揭示一種半導體裝置結構。所述半導體裝置結構包含在襯底上面延伸的臺面。所述臺面具有在所述臺面的第一側與第二側之間的溝道區。第一柵極在所述臺面的第一側上，所述第一柵極包括第一柵極絕緣體及第一柵極導體，所述第一柵極導體包括上覆于所述第一柵極絕緣體上的石墨烯。所述柵極導體可包括呈一個或一個以上單層的石墨烯。本發明還揭示一種用于制作所述半導體裝置結構的方法；一種包含具有所述所揭示結構的半導體裝置的垂直晶體管裝置陣列；及一種用于制作所述垂直晶體管裝置陣列的方法。
【專利說明】包含垂直晶體管裝置的半導體裝置結構、垂直晶體管裝置陣列及制作方法
[0001]優先權主張
[0002]本申請案主張2011年8月23日申請的題為“包含垂直晶體管裝置的半導體裝置結構、垂直晶體管裝置陣列及制作方法(Semiconductor Device Structures IncludingVertical Transistor Devices, Arrays of Vertical Transistor Devices, and Methodsof Fabrication) ”的第13 / 215，968號美國專利申請案的 申請日期:的權益。
【技術領域】
[0003]在各種實施例中，本發明一股來說涉及集成電路設計及制作的領域。更特定來說，本發明涉及垂直定向晶體管及用于制作所述晶體管的方法。
【背景技術】
[0004]在襯底上制作例如晶體管等半導體裝置必定導致襯底的某一表面積被所述裝置的占用面積占據。通常，給定襯底的可用表面積受限，且最大化對襯底的使用需要最大化在襯底上制作的裝置的密度。最小化例如晶體管等裝置的組件的尺寸適應最小化裝置的總體占用面積及最大化裝置密度。此適應在給定襯底上形成較大數目的裝置。
[0005]晶體管通常構造于襯底的主要表面上。主要表面通常為襯底的最上部外部表面。將襯底的主要表面視為界定水平平面及方向。
[0006]包含一對源極/漏極區之間的溝道區及經配置以通過所述溝道區將所述源極/漏極區彼此電連接的柵極的場效應晶體管(“FET”)結構可基于溝道區相對于襯底的主要表面的定向而在兩個廣泛的類別當中劃分。具有主要平行于襯底的主要表面的溝道區的晶體管結構稱為平面FET結構，且具有大體垂直于襯底的主要表面的溝道區的晶體管結構稱為垂直FET( “VFET”)晶體管結構。由于晶體管裝置的源極與漏極區之間的電流流動穿過溝道區而發生，因此可基于電流流動的方向以及溝道區的大體定向兩者而將平面FET裝置與VFET裝置區分開。VFET裝置為其中裝置的源極與漏極區之間的電流流動主要實質上正交于襯底的主要表面的裝置。平面FET裝置為其中源極與漏極區之間的電流流動主要平行于襯底的主要表面的裝置。
[0007]VFET裝置包含從下伏襯底向上延伸的垂直的所謂的“臺面”，在此項技術中也稱為所謂的“鰭片”。此臺面形成晶體管主體的部分。一股來說，源極區及漏極區位于臺面的端處，而一個或一個以上柵極位于臺面或鰭片的一個或一個以上表面上。在激活后，電流即刻在臺面內流動穿過溝道區。
[0008]VFET在寬度上(即，在平行于由襯底的主要表面界定的水平平面的平面中的尺寸上)通常比平面FET薄。因此，垂直晶體管有助于適應增加的裝置堆填密度且有助于包含在交叉點存儲器陣列內。以此方式，多個VFET以堆疊行及列來定序。然而，甚至在此布置的情況下，堆填密度也至少部分地受垂直晶體管的組件(包含柵極及溝道組件)的最小尺寸限制。[0009]按比例縮放或以其它方式減小晶體管組件的尺寸至少部分地取決于常規半導體制作技術的限制、在制作中所使用的材料的物理限制及制作操作裝置所需的最低性質。舉例來說，為了形成具有實現必要水平的低電阻的性質的典型柵極金屬，通常需要大于5納米的柵極厚度。在具有環繞柵極的VFET裝置中使用5nm厚度的柵極金屬，裝置的總寬度必須考慮到柵極材料的寬度的兩倍。因此，典型的VFET環繞柵極將使至少10納米的VFET裝置寬度被柵極導體耗用。

【發明內容】

[0010]本發明揭示一種包含垂直晶體管裝置的半導體裝置結構，其包括在襯底上面延伸的臺面及在所述臺面的第一側上的第一柵極。所述臺面包括在所述臺面的第一側與第二側之間的溝道區。所述第一柵極包括第一柵極絕緣體及第一柵極導體，所述第一柵極導體包括上覆于所述第一柵極絕緣體上的石墨烯。
[0011]還揭示一種用于制作半導體裝置結構的方法。所述方法包括:在襯底上形成多個金屬籽晶；在所述多個金屬籽晶中的每一者上形成導體材料以形成多個柵極導體；在所述多個柵極導體中的每一者上形成絕緣體材料以形成多個柵極絕緣體；及用溝道材料填充所述第一溝槽以形成溝道區。所述多個柵極絕緣體中的第一柵極絕緣體通過第一溝槽與所述多個柵極絕緣體中的第二柵極絕緣體分離。
[0012]揭示一種垂直晶體管裝置陣列。所述陣列包括:第一多個臺面，其在襯底上面延伸；第一多個絕緣體材料分段；第一柵極絕緣體，其沿著所述第一多個臺面中的所述臺面的所述第一側；及第一柵極導體，其沿著所述第一柵極絕緣體，所述第一柵極導體包括石墨烯。所述第一多個臺面中的每一臺面具有第一側及與所述第一側相對的第二側，所述第一側彼此相對且所述第二側彼此相對。每一絕緣體材料分段將所述臺面中的一者與所述第一多個臺面內的另一臺面分離。
[0013]還揭示一種用于制作垂直晶體管裝置陣列的方法。所述方法包括:在襯底上形成多個金屬籽晶；在所述多個金屬籽晶中的每一者上形成導體材料以形成多個柵極導體；在所述多個柵極導體中的每一者上形成第一絕緣體材料以形成多個柵極絕緣體；用第二絕緣體材料填充所述第一溝槽；移除所述第二絕緣體材料的分段以暴露所述襯底的下伏區段且界定多個腔；及用溝道材料填充所述多個腔以形成在第一側上由所述第一柵極絕緣體接界且在第二側上由所述第二柵極絕緣體接界的溝道區。所述多個柵極絕緣體中的第一柵極絕緣體通過第一溝槽與所述多個柵極絕緣體中的第二柵極絕緣體分離。
【專利附圖】

【附圖說明】
[0014]圖1是本發明的實施例的垂直場效應晶體管的橫截面俯視及前視透視示意圖；
[0015]圖2到11是根據本發明的實施例在各種處理階段期間的半導體裝置結構的橫截面俯視及前視透視示意圖；且
[0016]圖12到21是根據本發明的另一實施例在各種處理階段期間的半導體裝置結構的橫截面俯視及前視透視示意圖。
【具體實施方式】[0017]本發明揭示半導體裝置結構、垂直晶體管裝置陣列及用于制作此些結構或裝置的方法。所述垂直晶體管裝置及VFET陣列均包含薄柵極導體，從而使得本發明VFET結構及方法有助于高裝置密度集成電路設計，包含交叉點存儲器陣列。
[0018]如本文中所使用，術語“襯底”意指及包含在其上形成例如垂直場效應晶體管等材料的基底材料或構造。襯底可為半導體襯底、在支撐結構上的基底半導體層、金屬電極或其上形成有一個或一個以上層、結構或區的半導體襯底。襯底可為常規硅襯底或包括半導電材料層的其它塊體襯底。如本文中所使用，術語“塊體襯底”不僅意指及包含硅晶片，而且意指及包含絕緣體上硅(“SOI”)襯底(例如，藍寶石上硅(“S0S”)襯底或玻璃上硅(“S0G”)襯底)、位于基底半導體基礎上的外延硅層，或其它半導體或光電子材料(例如，娃-鍺(S“_xGex)、鍺(Ge)、砷化鎵(GaAs)、氮化鎵(GaN)或磷化銦(InP))。此外，當在以下描述中提及“晶片”或“襯底”時，可能已利用先前工藝步驟在基底半導體結構或基礎中形成了區或結。 [0019]如本文中所使用，術語“石墨烯”意指及包含具有通過共價鍵彼此連接的多個碳原子的多環芳香族分子。所述多個碳原子可形成充當標準重復單位的多個六元環且可進一步包含五元環及/或七元環。石墨烯可為六元環的一個原子厚的材料，其中所述碳原子共價地鍵合且具有SP2雜交。石墨烯可包含石墨烯單層。或者，石墨烯可包含彼此上下堆疊的多個石墨烯單層。就這一點來說，石墨烯可具有約5納米的最大厚度。如果使用多個石墨烯單層，那么可使用石墨烯作為半導體裝置結構中的柵極。如果使用一個原子厚的材料，那么可使用石墨烯作為可切換材料。
[0020]如本文中所使用，盡管術語“第一”、“第二”、“第三”等可描述各種元件、組件、區、層及/或區段，但其中的任一者均不受這些術語的限制。這些術語僅用于將一個元件、組件、區、材料、層或區段與另一元件、組件、區、材料、層或區段區分開。因此，在不背離本文中的教示的情況下，下文所論述的“第一元件”、“第一組件”、“第一區”、“第一材料”、“第一層”或“第一區段”可稱為第二元件、第二組件、第二區、第二材料、第二層或第二區段。
[0021]如本文中所使用，為便于描述可使用例如“在…下方”、“在…下面”、“下部”、“底部”、“在…上面”、“上部”、“頂部”、“前面”、“后面”、“左面”、“右面”等空間相對術語來描述如圖中所圖解說明的一個元件或特征與另一(些)元件或特征的關系。除非另有規定，否則所述空間相對術語打算除圖中所描繪的定向以外還囊括裝置在使用或操作中的不同定向。舉例來說，如果翻轉圖中的裝置，那么描述為“在其它元件或特征下面”或“在其它元件或特征下方”或“在其它元件或特征底下”或“在其它元件或特征的底部上”的元件則將被定向為“在其它元件或特征上面”或“在其它元件或特征的頂部上”。因此，術語“在…下面”可囊括在…上面及在…下面的定向兩者，此取決于使用所述術語的背景，此將為所屬領域的一股技術人員所明了。可以其它方式定向裝置(旋轉90度或處于其它定向)且相應地解釋本文中所使用的空間相對描述語。
[0022]如本文中所使用，將元件指代為“在另一元件上”意指及包含所述元件直接在另一元件的頂部上、鄰近于另一元件、在另一元件下方或與另一元件直接接觸。其還包含所述元件間接在另一元件的頂部上、鄰近于另一元件、在另一元件下方或接近另一元件，其中其之間具有其它元件。相比之下，當稱元件“直接在另一元件上”時，不存在介入元件。
[0023]如本文中所使用，術語“包括(comprise) ”、“包括(comprising) ”、“包含(include) ”及/或“包含(including) ”規定所陳述特征、區、整數、步驟、操作、元件及/或組件的存在，但并不排除一個或一個以上其它特征、區、整數、步驟、操作、元件、組件及/或其群組的存在或添加。
[0024]如本文中所使用，“及/或”包含相關聯所列舉項目中的一者或一者以上的任何及所有組合。
[0025]如本文中所使用，單數形式“一 (a) ”、“一 (an) ”及“所述(the) ”打算也包含復數形式，除非上下文另有明確指示。
[0026]本文中所呈現的圖解說明并非意在作為任何特定組件、結構、裝置或系統的實際視圖，而僅僅是用于描述本發明的實施例的理想化表示。
[0027]本文中參考示意性圖解說明理想化實施例的橫截面圖解說明來描述實例性實施例。如此，將預期由于(舉例來說)制造技術及/或公差所致的與圖解說明的形狀的變化。因此，本文中所描述的實施例不應理解為限于如所圖解說明的特定形狀或區，而是將包含由(舉例來說)制造產生的形狀偏差。舉例來說，圖解說明或描述為箱形狀的區通常可具有粗糙及/或非線性特征。此外，所圖解說明的銳角可經修圓。因此，圖中所圖解說明的區本質上是示意性的，且其形狀并非打算圖解說明區的精確形狀且并非打算限制本權利要求書的范圍。
[0028]以下描述提供特定細節(例如材料類型、材料厚度及處理條件)以便提供對所揭示裝置及方法的實施例的透徹描述。然而，所屬領域的一股技術人員應理解，可在不采用這些特定細節的情況下實踐所述裝置及方法的實施例。而是，所述裝置及方法的實施例可結合工業中所采用的常規半導體制作技術來實踐。
[0029]本文中所描述的制作工藝并不形成用于處理半導體裝置結構的完整工藝流。所述工藝流的剩余部分是所屬領域的一股技術人員已知的。因此，本文中僅描述理解本發明裝置及方法的實施例所必需的方法及半導體裝置結構。
[0030]除非上下文另有指示，否則本文中所描述的材料可通過任何適合技術來形成，包含(但不限于)旋涂、毯覆式涂覆、化學氣相沉積(“CVD”)、原子層沉積(“ALD”)、等離子增強ALD及物理氣相沉積(“PVD”)。或者，可原位生長所述材料。取決于將形成的特定材料，用于沉積或生長材料的技術可由所屬領域的一股技術人員選擇。
[0031]除非上下文另有指示，否則本文中所描述的材料的移除可通過任何適合技術來實現，包含(但不限于)蝕刻、磨料平面化或其它已知材料移除方法。
[0032]現在將參考圖式，其中在通篇中相似編號指代相似組件。所述圖式未必按比例繪制。
[0033]圖1是具有本發明的結構的VFET100半導體裝置的示意圖的橫截面前視及俯視透視圖。VFET100包含臺面120，臺面120在襯底50上面延伸使得臺面120的底部側125安放于襯底50的水平平面上部表面上。臺面120沿垂直于襯底50的方向在襯底50上面延伸。臺面120具有第一側121及與第一側121相對且實質上平行的第二側122。溝道區130在第一側121與第二側122之間通過臺面120。在使用及操作中，溝道區130經配置以允許電流在源極區(未展示)與漏極區(未展示)之間流動。臺面120的頂部側126可與電極(未展示)或互連件(未展示)操作連通。
[0034]第一柵極140提供于臺面120的第一側121上。第一柵極140操作以控制溝道區130中的電流流動。第二柵極140也可提供于臺面120的第二側122上，第二柵極140操作以結合第一柵極140來控制臺面120的溝道區130中的電流流動。
[0035]每一柵極140包含柵極絕緣體160及上覆柵極導體150。柵極絕緣體160可直接提供于臺面120的第一側121及/或第二側122上。柵極導體150可直接提供于柵極絕緣體160上且可環繞臺面120的垂直側，即，可環繞臺面120的第一側121、第二側122、第三側123及第四側124。在此些實施例中，第三側123及第四側124可彼此相對且平行并垂直于第一側121及第二側122而布置。
[0036]在本發明VFET100結構的其它實施例中，柵極140僅提供于臺面120的第一側121上。在又一些實施例中，柵極140僅提供于臺面120的第一側121及第二側122上而不提供于第三側123或第四側124上。
[0037]根據圖1中所描繪的本發明VFET100結構的實施例，側壁柵極結構140的柵極導體150實質上上覆于柵極絕緣體160的整個外部表面(即，與臺面120接近的柵極絕緣體160的表面相對且實質上平行的柵極絕緣體160的表面)上。在VFET100結構的其它實施例中，柵極140的柵極導體150僅上覆于柵極絕緣體160的外部表面的一部分上。在一些此類實施例中，柵極導體150被結構化為環形柵極導體。
[0038]本發明VFET100的柵極導體150是界定小于或等于約5納米的柵極導體厚度G(即，當柵極導體150被構造為具有三維箱形狀時此柵極導體150的最短側的尺寸)的柵極導體。因此，根據具有一對柵極140的所描繪VFET100，柵極導體150的厚度向一個所形成VFET單元(圖11及圖21)的總體寬度C貢獻柵極導體150的厚度G的兩倍。柵極導體150的厚度G可小于柵極絕緣體160的厚度I，當柵極絕緣體160被構造為具有三維箱形狀時，厚度I由此柵極絕緣體160的最短側的尺寸界定。
[0039]柵極導體150可由石墨烯形成，或柵極導體150的至少一部分可包含石墨烯。石墨烯展現高導電率且具有單原子主體厚度。因此，石墨烯擁有高速電子的大電位。一股來說，石墨烯為密集堆填成蜂巢晶格的SP2鍵合碳原子的一個原子厚的平面薄片，使得石墨烯薄片的碳原子彼此連接成延伸的六邊形環陣列。可堆疊個別石墨烯薄片。因此，柵極導體150可包含多個石墨烯層。如果使用多個石墨烯單層，那么可使用石墨烯作為柵極導體150。如果使用一個原子厚的材料，那么可使用石墨烯作為半導體裝置中的可切換材料。
[0040]圖2到11描繪根據用于制作半導體裝置(例如VFET100裝置)以及用于制作垂直晶體管裝置100的陣列300 (圖10)的本發明方法的實施例處理多個垂直晶體管的各種階段。特別參考圖2，本發明方法包含在襯底50上形成多個金屬籽晶110。金屬籽晶110彼此間隔開且平行布置。金屬籽晶110可以間距形成。每一金屬籽晶110包含第一側111、第二側112、底部側115及頂部側116。根據圖2中的描繪，金屬籽晶110經定位使得每一金屬籽晶110的底部側115鄰近于襯底50,且每一金屬籽晶110的頂部側116與底部側115相對且從襯底50向上引導。一個金屬籽晶110的第一側111與相鄰金屬籽晶110的第二側112相對且平行地定位。金屬籽晶110可彼此均勻地間隔開、平行布置，使得每一金屬籽晶110通過具有等于第一距離的寬度M的溝槽與每一鄰近及平行金屬籽晶110分離。在其它實施例中，金屬籽晶110可彼此不均勻地間隔開使得一個金屬籽晶110與第一相鄰金屬籽晶110的間隔比其與第二相鄰金屬籽晶110的間隔更遠。在又一些實施例中，金屬籽晶110可不均勻地間隔開使得一個金屬籽晶110在第一端處與相鄰金屬籽晶110的間隔比其在第二端處與相鄰金屬籽晶110的間隔更遠。
[0041]金屬籽晶110的材料可為有助于在其上形成柵極導體150的任何金屬,例如石墨烯的柵極導體。舉例來說(而不限于)，可使用銅、鎳、銥、釕、其組合及含有這些金屬中的任一者或全部的固體混合物作為金屬籽晶110的材料。作為更特定實例，金屬籽晶110可由銅形成，例如多晶銅。
[0042]參考圖3，用于制作半導體裝置(例如VFET裝置100或VFET陣列300)的方法進一步包含在多個金屬籽晶Iio中的每一者上形成導體材料以形成柵極導體150，其包含將金屬籽晶110的第一側111及第二側112中的每一者對準的柵極導體側壁。所述導體材料可保形地形成于金屬籽晶110的第一側111、第二側112及頂部側116上方。可通過任何適合技術來形成柵極導體150的導體材料，包含(但不限于)CVD、ALD、等離子增強ALD或其它已知方法。如果有，那么所述導體材料的上覆于襯底50的上部表面上的部分可通過常規技術來移除，從而暴露襯底50。
[0043]柵極導體150的導體材料可由石墨烯形成。已知形成石墨烯的各種方法。以下文獻描述形成石墨烯的各種方法:在2006年7月4日頒予江(Jang)等人的美國專利7，071,258 ;在2006年3月21日頒予德惠(DeHeer)等人的美國專利7，015，142 ;在2005年3月22日頒予岸(Kishi)等人的美國專利6，869，581 ;在2011年5月26日公開的真宗(Shin)等人的第2011 / 0123776號美國專利申請公開案；及在2006年5月11日公開的德惠等人的第2006 / 0099750號美國專利申請公開案。可使用任何此類適合技術由石墨烯在金屬籽晶110上形成柵極導體150。舉例來說(而不限于)，在一些實施例中，可使用ALD、CVD或其它已知方法來形成石墨烯。
[0044]在此些實施例中，石墨烯可直接形成于金屬籽晶110的外部表面上。根據圖3的描繪，導體材料可至少上覆于多個金屬籽晶110中的每一金屬籽晶110的第一側111、頂部側116及第二側112上，但可不上覆于襯底50的上部表面上。不管如何形成，由石墨烯形成的柵極導體150可具有僅一個原子的厚度。或者，由石墨烯形成的柵極導體150可包含雙層、三層或其它多層石墨烯。
[0045]在所揭示方法的其它實施例中，所述導體材料可經形成以便形成所描繪的柵極導體150側壁及頂部壁且上覆于襯底50的上部表面上。此后，半導體裝置可經適合地處理以移除上覆于襯底50上的導體材料(例如使用光刻、蝕刻或其它已知方法)以至少產生上覆于金屬籽晶110中的每一者的第一側111及第二側112上但不在襯底50的定位于金屬籽晶Iio之間的上部表面上的柵極導體150側壁。
[0046]參考圖4，本發明方法進一步包含在多個柵極導體150側壁中的每一者上形成絕緣體材料以形成多個柵極絕緣體160側壁。所述方法可進一步包含在金屬籽晶110的柵極導體150頂部壁或頂部側116上形成絕緣體材料。所述方法可進一步包含在定位于金屬籽晶Iio之間的柵極導體150底部壁上或在定位于金屬籽晶110之間的經暴露襯底50表面上形成絕緣體材料。所述絕緣體材料可保形地形成于柵極導體150側壁及頂部壁以及剩余經暴露襯底50表面上方。因此，根據圖4中的描繪，所述絕緣體材料形成于柵極導體150側壁及頂部壁以及剩余經暴露襯底50表面中的每一者上。在柵極導體150側壁上形成絕緣體材料可包含在于柵極導體150側壁上形成絕緣體材料之前直接在柵極導體150側壁上形成籽晶材料。如此，所形成柵極絕緣體160側壁可包含籽晶材料及絕緣體材料兩者。在形成時，多個柵極絕緣體160側壁中的第一柵極絕緣體160側壁通過第一溝槽170與第二柵極絕緣體160側壁分離。由于金屬籽晶110可彼此均勻地平行間隔開，因此所形成柵極絕緣體160側壁可彼此均勻地間隔開，使得每一第一溝槽170界定第一溝槽寬度T。第一溝槽寬度T小于分離金屬籽晶110的寬度M(圖2)的第一距離。第一溝槽寬度T等于寬度M減小第一柵極絕緣體160的絕緣體材料的厚度的兩倍及第一柵極導體150的導體材料的厚度的兩倍。
[0047]可通過任何適合技術來形成柵極絕緣體160側壁、頂部壁或底部壁，包含(但不限于)CVD、ALD、等離子增強ALD、PVD或其它已知方法。在一個實施例中，通過ALD形成柵極絕緣體160。柵極絕緣體160的絕緣體材料可為任何適合絕緣材料。舉例來說(而不限于),柵極絕緣體160可由氧化物形成。
[0048]參考圖5，本發明方法可進一步包含用第二絕緣體材料180填充第一溝槽170。第二絕緣體材料180可不僅填充第一溝槽170而且可覆蓋柵極絕緣體160頂部壁。可通過任何適合方法來實現用第二絕緣體材料180填充第一溝槽170，包含(而不限于)通過旋涂、毯覆式涂覆、CVD或其它已知方法。第二絕緣體材料180可由任何適合絕緣材料形成。舉例來說(而不限于)，第二柵極絕緣體160可由常規層間電介質(“ILD”)材料形成，例如氧化硅或氮化硅。
[0049]在所揭示方法的其它實施例中，用第二絕緣體材料180填充溝槽170可包含用第二絕緣體材料180僅填充溝槽170而不將第二絕緣體材料180上覆于金屬籽晶110的頂部側116、柵極導體150材料的頂部壁或柵極絕緣體160材料的頂部壁上。
[0050]參考圖6，如果必要，那么所述方法可進一步包含移除第二絕緣體材料180的部分、柵極絕緣體160材料的部分及柵極導體150材料的部分以暴露金屬籽晶110的頂部側116。此可通過任何適合方法來實現，包含(而不限于)平面化方法，例如磨料平面化、化學機械拋光或平面化(“CMP”)或蝕刻工藝。
[0051]所述方法可進一步包含移除金屬籽晶110及用具有大于形成金屬籽晶110的材料的金屬溫度的熔化溫度的材料填充曾由金屬籽晶110占據的空間。如此，經重新填充材料可經配置以在無實質變形的情況下耐受金屬籽晶110可耐受的制作溫度高的制作溫度。
[0052]參考圖7到9，所述方法可進一步包含選擇性地移除第二絕緣體材料180的分段以暴露襯底50的下伏區段。第二絕緣體材料180的經移除分段可為間隔開的分段。經移除分段在第二絕緣體材料180中界定多個腔200。第二絕緣體材料180的分段的移除可通過沿正交于襯底50的方向進行圖案化來實現，例如通過使用使第二絕緣體材料180的有序分段的頂部表面暴露的光掩模190。可使用蝕刻或任何其它適合方法根據如圖8中所描繪的光掩模190圖案來移除第二絕緣體材料180的分段，此后可移除光掩模190 (圖9)。
[0053]根據所描繪方法，每一腔200形成為三維箱形狀使得所述腔的第一側201與第二側202平行且相對，所述側中的每一者由柵極絕緣體160側壁接界及界定。每一腔200的第三側203及第四側204也彼此平行且相對，由剩余第二絕緣體材料180接界及界定。
[0054]在于形成柵極絕緣體160材料時所述方法產生形成于襯底50上的柵極絕緣體160底部壁的情況下，每一腔200的底部側205可由柵極絕緣體160材料接界及界定，如圖8中所展示。在一些實施例中，可接著移除柵極絕緣體160材料，如通過蝕刻或其它已知材料移除方法，且在柵極導體150材料上重新形成柵極絕緣體160材料。移除及重新形成柵極絕緣體160材料的此中間過程可適應在所得的垂直晶體管裝置陣列300中形成最優電質量的柵極絕緣體160材料。
[0055]在移除光掩模190之前，可進一步利用光掩模190來移除柵極絕緣體160材料的上覆于襯底50上的區段以便暴露襯底50的曾被覆蓋的那些區段，如圖9中所描繪。此后，每一腔200的底部側205由襯底50的經暴露上部表面接界及界定。每一腔200的頂部側206保持敞開。
[0056]參考圖10，用于形成半導體裝置(例如VFET裝置100或VFET300的陣列)的本發明方法進一步包含用溝道材料填充腔200。如圖1中所展示，所述溝道材料形成在第一側121上由第一柵極絕緣體160側壁接界、在第二側122上由第二柵極絕緣體160側壁接界且在第三側123及第四側124上由剩余第二絕緣體材料180接界的臺面120。一列VFET裝置的臺面120可通過第二絕緣體材料180間隔開。
[0057]可借助任何適合技術來實現用溝道材料填充腔200以形成臺面120，包含(而不限于)旋涂、毯覆式涂覆、CVD、ALD、等離子增強ALD、PVD、原位生長或其它已知方法。臺面120的溝道材料可為(而不限于)非晶硅、多晶硅、外延硅、氧化銦鎵鋅(InGaZnOx) ( “IGZ0”)以及其它。在一個實施例中，所述溝道材料為IGZ0。
[0058]如圖10中所描繪，在用溝道材料填充腔200以形成臺面120之后，每一柵極導體150側壁保持由柵極絕緣體160側壁及金屬籽晶110中的一者接界。因此，本發明的半導體裝置結構可包含提供于第一柵極導體150側壁上的第一金屬籽晶110及提供于第二柵極導體150側壁上的第二金屬籽晶110。
[0059]如圖11中所描繪，本發明方法可進一步包含移除金屬籽晶110。可借助任何適合技術來實現移除金屬籽晶110，例如蝕刻。移除金屬籽晶110產生定位于一對相對安置的柵極導體150側壁之間的第二溝槽210。因此，形成VFET100的陣列300，每一 VFET裝置100具有至少一個柵極導體150。
[0060]進一步關于圖11，所揭示垂直晶體管裝置陣列300包含安置于襯底50上的第一多個臺面120。第一多個臺面120可包含一列所形成VFET裝置100的臺面120。第一多個臺面120中的臺面120中的每一者具有第一側121及與第一側121相對的第二側122。第一多個臺面120內的臺面120的第一側121彼此對準，且第一多個臺面內的臺面120的第二側122彼此對準。
[0061]陣列300進一步包含第一多個絕緣體材料分段，例如剩余第二絕緣體材料180的分段，絕緣體材料180的分段中的每一者將臺面120中的一者與第一多個臺面120內的另一臺面120分尚。
[0062]陣列300進一步包含沿著第一多個臺面120中的臺面120的第一側121提供的柵極絕緣體160側壁。柵極導體150側壁沿著柵極絕緣體160側壁提供。柵極導體150可包含呈一個或一個以上層的石墨烯。根據圖11中所描繪的垂直晶體管裝置100的陣列300，單個柵極絕緣體160側壁及單個柵極導體150側壁為沿著VFET裝置100的一列臺面120的整體在臺面120的第一側121上延伸的單個柵極140的組件。或者，一系列分離的柵極140可沿著VFET裝置100的一列臺面120中的臺面120的第一側121延伸。
[0063]如圖11中所描繪，陣列300可進一步包含沿著第一多個半導體臺面120中的臺面120的第二側122提供的第二柵極絕緣體160側壁。陣列300可進一步包含沿著第二柵極絕緣體160側壁提供的第二柵極導體150側壁。第二柵極導體150可包含呈一個或一個以上層的石墨烯。根據圖11中所描繪的垂直晶體管裝置100的陣列300，單個柵極絕緣體160側壁及單個柵極導體150側壁為沿著VFET裝置100的一列臺面120的整體在臺面120的第二側122上延伸的單個柵極140的組件。或者，一系列分離的柵極140可沿著VFET裝置100的一列臺面120中的臺面120的第二側122延伸。
[0064]陣列300的VFET裝置100內的臺面120可界定在臺面120的第一側121與第二側122之間通過的溝道區130 (圖1)。溝道區130可與源極區(未展示)及漏極區(未展示)連通。可通過此項技術中已知的任何適合技術形成所述源極區及漏極區。
[0065]垂直晶體管裝置100的陣列300可進一步包含具有與第一多個臺面120相同的陣列300的一個或一個以上額外的多個臺面120。多個臺面120可通過第二溝槽210彼此均勻且平行地間隔開。
[0066]陣列300的每一列具有由一對柵極導體150側壁的外部表面界定的寬度，所述寬度C可為每一個別VFET裝置100的寬度。每一 VFET裝置100的寬度C等于或約等于分離最初形成的金屬籽晶110的溝槽的寬度M(圖2)。因此，VFET裝置100的最終寬度C可通過調整所形成金屬籽晶110的寬度M而按比例縮放。另外，金屬籽晶110以間距形成，其中在業內已知“間距”指代相鄰特征中的相同點之間的距離。顯著地，金屬籽晶110的間距等于或基本上等于所形成VFET裝置100的所得間距。
[0067]應理解，此后，所形成VFET裝置100及陣列300可經受額外處理以形成頂部觸點、金屬互連件、VFET100陣列300的額外堆疊層等，其結果可為交叉點存儲器陣列的形成。可通過本文中未詳細描述的常規技術來進行額外處理。
[0068]返回參考圖10，還揭示垂直晶體管裝置100的陣列，其中沿著金屬籽晶線110的垂直側進一步提供柵極導體150側壁。舉例來說(而不限于)，VFET裝置100的陣列300的柵極導體150側壁可沿著金屬籽晶110的第一側111及/或第二側112提供。
[0069]圖12到21描繪根據用于制作半導體裝置(例如VFET100裝置)以及用于制作垂直晶體管裝置100的陣列300的本發明方法的另一實施例處理多個垂直晶體管的各種階段。圖12及13分別描繪與圖2及3中所描繪的處理階段相同的處理階段。圖12的描述等效于圖2的描述，且圖13的描述等效于圖3的描述。
[0070]參考圖14，用于形成半導體裝置的方法的本發明實施例包含:在于金屬籽晶110上形成導體材料以便形成柵極導體150之后，在多個柵極導體150側壁中的每一者上形成絕緣體材料以形成多個柵極絕緣體160側壁。本發明實施例的方法進一步包含在金屬籽晶110的柵極導體150頂部壁或頂部側116上形成絕緣體材料。可保形地形成所述絕緣體材料。由于金屬籽晶110可彼此均勻地平行間隔開，因此所形成柵極絕緣體160側壁可彼此均勻地間隔開，使得在相對柵極絕緣體160側壁之間界定的每一第一溝槽170界定寬度T (圖14)。
[0071]本發明實施例的方法包含使襯底50的位于第一溝槽170內的部分暴露。使襯底50的在第一溝槽170內的部分暴露可通過僅在金屬籽晶110的第一側111、第二側112及/或頂部側116上而不在第一溝槽170內的襯底50上形成絕緣體材料來實現。使襯底50的在第一溝槽170內的部分暴露可替代地通過在金屬籽晶110的第一側111、第二側112及頂部側116上且也在第一溝槽170內的襯底50上形成絕緣體材料、后續接著移除柵極絕緣體160底部壁(即,覆蓋第一溝槽170內的襯底50的絕緣體材料)來實現。可通過任何適合技術來實現絕緣體材料的移除，包含蝕刻。
[0072]可通過任何適合技術來形成柵極絕緣體160側壁的絕緣體材料，包含(但不限于)ALD、等離子增強ALD、PVD或其它已知方法。柵極絕緣體160的絕緣體材料可包括任何適合絕緣材料。舉例來說(而不限于)，柵極絕緣體160的材料可為氧化物。
[0073]參考圖15，所述方法的本發明實施例可進一步包含用第二絕緣體材料180填充第一溝槽170。第二絕緣體材料180可不僅填充第一溝槽170從而覆蓋經暴露襯底50，而且可覆蓋柵極絕緣體160頂部壁。可通過任何適合方法來實現用第二絕緣體材料180填充第一溝槽170，包含(而不限于)通過旋涂、毯覆式涂覆、CVD、PVD、原位生長或其它已知方法。第二絕緣體材料180可為任何適合絕緣材料。舉例來說(而不限于)，第二絕緣體材料180可為常規ILD材料，例如氮化硅。
[0074]參考圖16，所述方法的本發明實施例可進一步包含:如果必要，那么移除第二絕緣體材料180的部分、柵極絕緣體160材料的部分及柵極導體150材料的部分以暴露金屬籽晶110的頂部側116。此可通過任何適合方法來實現，包含(而不限于)磨料平面化方法，例如化學機械拋光或平面化(“CMP”)或蝕刻工藝。
[0075]參考圖17到19，所述方法的本發明實施例可進一步包含選擇性地移除第二絕緣體材料180的分段以暴露襯底50的下伏于第二絕緣體材料180的被移除的分段下的區段。此可如上文參考圖7到9所描述來實現。
[0076]根據所述方法的本發明實施例，每一腔200的底部側205由襯底50的經暴露上部表面接界及界定。每一腔200的頂部側206保持敞開。
[0077]圖20及21分別描繪與圖10及11中所描繪的處理階段相同的處理階段。圖20的描述等效于圖10的描述，且圖21的描述等效于圖11的描述。
[0078]應理解，此后，圖21中所描繪的所形成VFET裝置100及陣列300可經受額外處理以形成頂部觸點、金屬互連件、VFET裝置100的陣列300的額外堆疊層等，其結果可為交叉點存儲器陣列的形成。可通過本文中未詳細描述的常規技術來進行額外處理。
[0079]VFET裝置100及陣列300可用于包含電耦合到VFET裝置100的存儲器單元(未展示)的存儲器存取裝置(未展示)中。所述存儲器單元包含頂部電極(未展示)及底部電極(未展示)，其耦合到用于漏極的觸點(未展示)。源極耦合到另一觸點。在偏置源極觸點、柵極140及頂部電極后，VFET裝置100即刻接“通”且電流流動穿過溝道區130及存儲器單元。
[0080]盡管所揭示裝置結構及方法易于在其實施方案上做出各種修改及替代形式，但已在圖式中以實例的方式展示且已在本文中詳細地描述特定實施例。然而，應理解，本發明并不打算限制于所揭示的特定形式。而是，本發明涵蓋歸屬于由所附權利要求書及其合法等效內容界定的本發明范圍內的所有修改、組合、等效內容、變化及替代方案。
【權利要求】
1.一種半導體裝置結構，其包括: 臺面，其在襯底上面延伸，所述臺面包括: 溝道區，其在所述臺面的第一側與第二側之間； 第一柵極，其在所述臺面的所述第一側上，所述第一柵極包括: 第一柵極絕緣體 '及 第一柵極導體，其包括上覆于所述第一柵極絕緣體上的石墨烯。
2.根據權利要求1所述的半導體裝置，其進一步包括: 第二柵極，其在所述臺面的所述第二側上，所述第二柵極包括: 第二柵極絕緣體 '及 第二柵極導體，其包括上覆于所述第二柵極絕緣體上的石墨烯。
3.根據權利要求2所述的半導體裝置，其進一步包括: 第一金屬籽晶，其在所述第一柵極導體上，及 第二金屬籽晶，其在所述第二柵極導體上。
4.根據權利要求2所述 的半導體裝置，其中所述第二柵極操作以結合所述第一柵極來控制所述溝道區中的電流流動。
5.根據權利要求1所述的半導體裝置，其中所述第一柵極導體包括至少一個石墨烯層。
6.根據權利要求1所述的半導體裝置，其中所述第一柵極導體的厚度小于所述第一柵極絕緣體的厚度。
7.根據權利要求1所述的半導體裝置結構，其中所述半導體裝置結構安置于垂直晶體管裝置陣列內，所述垂直晶體管裝置陣列包括: 第一多個所述臺面，其在所述襯底上面延伸，所述第一多個臺面中的每一臺面包括: 所述第一側及所述第二側，所述第二側與所述第一側相對，所述第一多個所述 臺面中的所述臺面的所述第一側彼此對準，且所述第一多個臺面中的所述臺面的所 述第二側彼此對準； 所述第一柵極絕緣體，其沿著所述臺面的所述第一側 '及 所述第一柵極導體，其沿著所述第一柵極絕緣體；及 第一多個絕緣體材料分段，所述第一多個分段中的每一絕緣體材料分段將所述第一多個所述臺面中的所述臺面中的一者與所述第一多個臺面內的另一臺面分離。
8.根據權利要求7所述的半導體裝置結構，其中所述第一多個臺面中的每一臺面進一步包括: 第二柵極絕緣體，其沿著所述第一多個臺面中的所述每一臺面的所述第二側；及 第二柵極導體，其沿著所述第二柵極絕緣體，所述第二柵極導體包括石墨烯。
9.根據權利要求7所述的半導體裝置結構，其中所述第一柵極導體沿著金屬籽晶的垂直側定位。
10.根據權利要求7所述的半導體裝置結構，其中所述垂直晶體管裝置陣列進一步包括: 柵極絕緣體側壁，其包括沿著所述第一多個臺面中的所述臺面的所述第一側的所述第一柵極絕緣體；及柵極導體側壁，其包括沿著所述第一多個臺面中的所述臺面的所述第一柵極絕緣體的所述第一柵極導體。
11.一種用于制作半導體裝置結構的方法，其包括: 在襯底上形成多個金屬籽晶； 在所述多個金屬籽晶中的每一者上形成導體材料以形成多個柵極導體； 在所述多個柵極導體中的每一者上形成絕緣體材料以形成多個柵極絕緣體，所述多個柵極絕緣體中的第一柵極絕緣體通過第一溝槽與所述多個柵極絕緣體中的第二柵極絕緣體分離；及 用溝道材料填充所述第一溝槽以形成溝道區。
12.根據權利要求11所述的方法，其中形成多個金屬籽晶包括:形成所述多個金屬籽晶使得所述金屬籽晶彼此間隔開第一距離且平行布置。
13.根據權利要求12所述的方法，其中在所述多個柵極導體中的每一者上形成所述絕緣體材料以形成所述多個柵極絕緣體包括:形成所述絕緣體材料使得所述第一溝槽具有小于所述第一距離的寬度。
14.根據權利要求11所述的方法，其中在所述多個金屬籽晶中的每一者上形成導體材料包括:在所述多個金屬籽晶中的每一者上形成至少一個石墨烯層。
15.根據權利要求11所述的方法，其中用溝道材料填充所述第一溝槽包括: 用第二絕緣體材料填充所述第一溝槽； 移除所述第二絕緣體材料的分段以暴露所述襯底的下伏區段且界定腔；及 用所述溝道材料填充所述腔以形成在第一側上由所述第一柵極絕緣體接界且在第二側上由所述第二柵極絕緣體接界的所述溝道區。
16.根據權利要求15所述的方法，其中在所述多個金屬籽晶材料中的每一者上形成導體材料包括:在所述多個金屬籽晶材料的每一垂直側上形成至少一個石墨烯單層。
17.根據權利要求15所述的方法，其中在所述多個柵極導體中的每一者上形成絕緣體材料包括:將氧化物材料上覆于所述多個柵極導體的每一垂直側上。
18.根據權 利要求15所述的方法，其中用第二絕緣體材料填充所述第一溝槽包括:用氧化硅或氮化硅填充所述第一溝槽。
19.根據權利要求15所述的方法，其進一步包括:在用所述溝道材料填充所述腔之后，移除所述多個金屬籽晶。
20.根據權利要求15所述的方法，其進一步包括:在用所述溝道材料填充所述腔之前，移除所述第二絕緣體材料的其它分段以暴露所述襯底的其它下伏區段且界定包括所述腔的多個腔，所述多個腔彼此相等地間隔開。
【文檔編號】H01L21/336GK103765595SQ201280041260
【公開日】2014年4月30日 申請日期:2012年8月21日 優先權日:2011年8月23日
【發明者】古爾特杰·S·桑胡 申請人:美光科技公司