非晶氧化物半導體薄膜晶體管制造方法

非晶氧化物半導體薄膜晶體管制造方法【專利摘要】本發明提供用于制造薄膜晶體管裝置的系統、方法及設備。在一個方面中，提供襯底，其具有源極區域、漏極區域及介于所述源極區域與所述漏極區域之間的溝道區域。所述襯底還包含氧化物半導體層、上覆在所述溝道區域上的第一電介質層，及在所述電介質層上的第一金屬層。在上覆在所述源極區域及所述漏極區域上的所述氧化物半導體層上形成第二金屬層。處理所述氧化物半導體層及所述第二金屬層，以在上覆在所述源極區域及所述漏極區域上的所述氧化物半導體層中形成重摻雜n型氧化物半導體。還可在所述第二金屬層中形成氧化物。【專利說明】非晶氧化物半導體薄膜晶體管制造方法[0001]相關申請案的交叉參考[0002]本發明主張2011年3月21日申請的題為“非晶氧化物半導體薄膜晶體管制造方法(AMORPHOUSOXIDESEMICONDUCTORTHINFILMTRANSISTORFABRICATIONMETHOD)”的第13/052，446號美國專利申請案的優先權，且讓渡予其受讓人。先前申請案的揭示內容視作本發明的部分，且以引用的方式并入本發明中。【
技術領域：
】[0003]本發明一股涉及薄膜晶體管裝置，且更尤其涉及薄膜晶體管裝置的制造方法。【
背景技術：
】[0004]機電系統包含具有電子及機械元件、致動器、轉換器、傳感器、光學組件(例如，鏡)及電子器件的裝置。機電系統可以多種尺度制造，包含但不限于微尺度及納米尺度。例如，微機電系統(MEMS)裝置可包含具有范圍從微米到幾百微米或更大的大小的結構。納米機電系統(NEMS)裝置可包含具有小于微米的大小的結構，包含例如小于幾百納米的大小。機電元件可使用將襯底及/或沉積的材料層的部分蝕刻開、或添加層以形成電及機電裝置的沉積、蝕刻、光刻及/或其它微加工過程而建立。[0005]一種類型的機電系統裝置稱為干涉調制器(IMOD)。如本文中所使用，術語干涉調制器或干涉光調制器指使用光學干涉原理選擇性地吸收及/或反射光的裝置。在一些實施中，干涉調制器可包含一對導電板，其的一者或兩者可為完全或部分透明及/或反射性的，且在施加適當電信號時可有相對運動。在實施中，一個板可包含沉積在襯底上的固定層，且另一板可包含由空氣間隙而從所述固定層分離的反射性隔膜。一個板相對于另一者的位置可改變入射在所述干涉調制器上的光的光學干涉。干涉調制器裝置具有廣泛應用范圍，且預期用在改進現存產品及創造新產品，尤其是具有顯示能力的產品。[0006]硬件及數據處理裝置可與機電系統相關。此硬件及數據處理設備可包含薄膜晶體管(TFT)裝置。TFT裝置是一種類的場效應晶體管，其包含在半導體材料中的源極區域、漏極區域及柵極區域。【
發明內容】[0007]本發明的系統、方法及裝置各自具有若干發明方面，非僅僅其的單一者可造就本文中揭示的期望屬性。[0008]本發明中描述的標的的一個發明方面包含形成重摻雜η型氧化物半導體的方法。在一些實施中，提供襯底。所述襯底具有表面，其包含源極區域、漏極區域及溝道區域，所述溝道區域在所述源極區域與所述漏極區域之間。所述襯底還包含在所述襯底的表面上的氧化物半導體層，在所述溝道區域上的所述氧化物半導體層上的第一電介質層，及在所述第一電介質層上的第一金屬層。第二金屬層形成于所述源極區域及所述漏極區域上的所述氧化物半導體層上。處理所述氧化物半導體層及所述第二金屬層以在所述源極區域及所述漏極區域上的所述氧化物半導體層中形成重摻雜η型氧化物半導體，及在所述源極區域及所述漏極區域上的所述第二金屬層中形成氧化物。[0009]在一些實施中，所述第二金屬層的金屬可包含鎂、鈦及錳的至少一者。在一些實施中，所述第二金屬層的金屬可形成具有比所述氧化物半導體層中的氧化物低的吉布斯自由能的氧化物。[0010]在一些實施中，所述處理可導致所述源極區域及所述漏極區域上的氧化物半導體層中的氧擴散到所述源極區域及所述漏極區域上的所述第二金屬層中。在一些實施中，所述處理可包含以約200°C到500°C的溫度執行約30分鐘到10小時的持續時間的熱處理。[0011]在一些實施中，提供襯底。所述襯底具有表面，其包含源極區域、漏極區域及溝道區域，所述溝道區域在所述源極區域與所述漏極區域之間。第一金屬層形成于所述襯底的所述源極區域及所述漏極區域上。氧化物半導體層形成于所述第一金屬層上及所述襯底的所述溝道區域上。第一電介質層形成于所述溝道區域上的所述氧化物半導體層上。第二金屬層形成于所述第一電介質層上。第三金屬層形成于所述源極區域及所述漏極區域上的所述氧化物半導體層上。處理所述源極區域及所述漏極區域上的所述氧化物半導體層，以在所述源極區域及所述漏極區域上的氧化物半導體層中形成重摻雜η型氧化物半導體，及在所述源極區域及所述漏極區域上的第一金屬層及第三金屬層中形成氧化物。[0012]在一些實施中，設備包含襯底，其包含表面。將氧化物半導體提供在所述襯底表面上。所述氧化物半導體層的溝道區域在所述氧化物半導體層的源極區域與漏極區域之間。所述氧化物半導體層的源極區域及漏極區域是重摻雜η型氧化物半導體。第一電介質在所述氧化物半導體的溝道區域上。第一金屬在所述第一電介質上。第一金屬氧化物在所述氧化物半導體的源極區域及漏極區域上。第二電介質在所述第一金屬及所述第一金屬氧化物上。第一金屬接觸件與所述氧化物半導體的源極區域接觸。第二金屬接觸件與所述氧化物半導體的漏極區域接觸。[0013]本說明書中描述的標的的一個或一個以上實施的細節在附圖及下文的描述中闡明。其它特征、方法及優點將從描述、圖式及權利要求書變得顯而易見。請注意，以下圖的相對尺寸可能不按比例繪制。【專利附圖】【附圖說明】[0014]圖1展示描繪干涉調制器(IMOD)顯示裝置的系列像素中的兩個鄰近像素的等角視圖的實例。[0015]圖2展示說明并入3x3干涉調制器顯示器的電子裝置的系統框圖的實例。[0016]圖3展示說明對于圖1的干涉調制器的可移動反射層位置與所施加電壓的圖的實例。[0017]圖4展示說明當施加多種共同及分段電壓時的干涉調制器的多種狀態的表的實例。[0018]圖5Α展示說明在圖2的3x3干涉調制器顯示器中的顯示數據的幀的圖的實例。[0019]圖5Β展示可用于寫入圖5Α中說明的顯示數據的幀的共同及分段信號的時序圖的實例。[0020]圖6Α展示圖1的干涉調制器顯示器的部分截面圖的實例。[0021]圖6B到6E展示干涉調制器的變化實施的截面圖的實例。[0022]圖7展示說明干涉調制器的制作工藝的流程圖的實例。[0023]圖8A到SE展示在制造干涉調制器的方法中的多種階段的截面示意圖的實例。[0024]圖9A及9B展示說明薄膜晶體管裝置的制作工藝的流程圖的實例。[0025]圖1OA到IOE展示在制造薄膜晶體管裝置的方法中的多種階段的截面示意圖的實例。[0026]圖1lA到IlC展示薄膜晶體管裝置的變化實施的實例。[0027]圖12及13展示說明薄膜晶體管裝置的制作工藝的流程圖的實例。[0028]圖14A到14E展示在制造薄膜晶體管裝置的方法中的多種階段的截面示意圖的實例。[0029]圖15A及15B展示說明包含多個干涉調制器的顯示裝置的系統框圖的實例。[0030]多種圖中的相同參考數字及名稱指示相同元件。【具體實施方式】[0031]下文詳細的描述出于描述發明方面的目的主要探討某些實施。然而，本文中的教示可以多種不同方式應用。所描述的實施可在經配置以顯示無論運動(例如，視頻)或固定(例如，靜止圖像)、且無論文字、圖形或圖片的圖像的任何裝置中實施。更特定來說，預期所述實施可在多種電子裝置中實施或與多種電子裝置關聯，例如但不限于移動電話、啟用多媒體因特網的蜂窩式電話、移動電視接收器、無線裝置、智能手機、藍牙裝置、個人數據助理(PDA)、無線電子郵件接收器、手持或便攜式計算機、上網本、筆記型計算機、智能本(smartbook)、平板計算機(tablet)、打印機、復印機、掃描儀、傳真機、GPS接收器/導航器、相機、MP3播放器、攝像機、游戲機、手表、時鐘、計算器、電視監視器、平板顯示器、電子書閱讀裝置(例如，e-閱讀器)、計算機監視器、自動顯示器(例如，里程儀顯示器等等)、駕駛艙控制及/或顯示器、攝影機視野顯示器(例如，汽車后視攝影機顯示器)、電子照片、電子廣告牌或招牌、投影機、建筑結構、微波、電冰箱、立體音響系統、盒式磁帶錄音機、DVD播放器、CD播放器、VCR、收音機、便攜式存儲器芯片、洗衣機、干衣機、洗衣干衣機、停車計時器、封裝(例如，機電系統(EMS)、MEMS及非MEMS)、美學結構(例如，在一件珠寶上顯示圖像)及多種機電系統裝置。本文中的教示還可用于非顯示應用中，例如但不限于電子切換裝置、射頻濾波器、傳感器、加速度計、陀螺儀、運動感測裝置、磁力計、消費電子器件的慣性組件、消費電子產品的零件、變容二極管、液晶裝置、電泳裝置、驅動電路、制作工藝、電子測試設備。因此，所述教示并不意欲限制在單純在圖中描繪的實施，而是具有廣泛適用性，如將對于所屬領域的普通技術人員容易顯而易見。[0032]本文中描述的一些實施是關于具有重摻雜η型氧化物半導體(即，η+半導體)源極及漏極區域的薄膜晶體管(TFT)裝置及其制造方法。在一些實施中，相對于下面氧化物半導體具有強氧親和力的金屬層沉積在所述氧化物半導體的頂部上。例如，對比于InGaZnO氧化物半導體，具有強親和力的金屬包含鈦(Ti)、錳(Mn)及鎂(Mg)。相對于氧化物半導體，具有強親和力的金屬是具有比所述氧化物半導體的氧化物成分低的吉布斯自由能的金屬氧化物的金屬。可使用其金屬氧化物具有比所述氧化物半導體的氧化物成分低的吉布斯自由能的任何金屬。接著處理所述氧化物半導體及金屬層，使得所述氧化物半導體中的氧擴散到金屬層中。此形成所述氧化物半導體中氧的空位，其可用作給電子體，增加所述半導體中的載流體濃度。一屬氧化物層形成于所處理的金屬層的至少一個部分中。[0033]在一些實施中，TFT裝置可制造在襯底上。所述襯底具有包含源極區域、漏極區域及溝道區域的表面，所述溝道區域介于所述源極區域與所述漏極區域之間。氧化物半導體層形成于所述襯底的表面上。經配置以用作柵極絕緣體的電介質層形成于所述溝道區域上的所述氧化物半導體層上。經配置以用作柵極的第一金屬層形成于電介質層上。相對于所述氧化物半導體層具有強氧親和力的第二金屬層沉積在源極區域及漏極區域上的氧化物半導體層的頂部上。在處理期間，由于氧從所述氧化物半導體層擴散出，且進入所述第二金屬層，重摻雜η型氧化物半導體形成于所述源極區域及所述漏極區域上的所述氧化物半導體層中。在所述襯底的源極區域上的所述重摻雜η型氧化物半導體形成TFT裝置的源極。在所述襯底的漏極區域上的所述重摻雜η型氧化物半導體形成TFT裝置的漏極。在所述電介質層下方且在所述襯底的溝道區域上的氧化物半導體層形成所述TFT裝置的溝道。接著執行進一步操作，以完成TFT裝置的制造。[0034]可實施本發明中描述的標的的特定實施，以實現一個或一個以上以下潛在優點。所述方法的實施可用于形成并入具有重摻雜η型區域的氧化物半導體的頂部柵極TFT裝置。在TFT裝置的源極及漏極區內的重摻雜η型區域通過降低氧化物半導體的重摻雜η型區域與接觸材料的接觸時的電屏障而減小接觸電阻；高寄生接觸電阻可使TFT裝置操作降級。形成氧化物半導體的重摻雜η型區域的其它方法可能不具有良好摻雜效率或長期可靠性。本文中揭示的方法提供形成氧化物半導體的重摻雜η型區域的可靠及穩健過程。此外，在本文中揭示的方法中，形成于重摻雜η型區域的頂部上的絕緣金屬氧化物層可提供阻礙電接觸的金屬原子經所述金屬氧化物層中蝕刻的孔而到重摻雜η型區域所進行的遷移的屏障。[0035]此外，所述方法的實施可用于形成自對準頂部柵極TFT裝置，其中TFT的柵極區域用作掩模。自對準制作工藝幫助確保所述柵極在相對于氧化物半導體的源極區域及漏極區域的適當位置中。自對準制作工藝還不在對準TFT裝置的柵極、源極區域及漏極區域上使用光刻圖案化過程，使所述過程簡單化，且大大改進成品率。成品率指在襯底上正常運作的TFT裝置的數目百分比。自對準制作工藝還可最小化柵極到源極與柵極到漏極的重疊寄生電容。[0036]可應用所描述的實施的適宜機電系統(EMS)或MEMS裝置的實例是反射性顯示裝置。反射性顯示裝置可并入干涉調制器(IMOD)以使用光學干涉原理而選擇性地吸收及/或反射入射在其上的光。MOD可包含吸收體、相對于所述吸收體可移動的反射體及定義在所述吸收體與所述反射體之間的光學諧振腔。所述反射體可移動到兩個或兩個以上不同位置，此可改變所述光學諧振腔的大小，且從而影響所述干涉調制器的反射率。IMOD的反射率光譜可建立相當寬的光譜帶，其可跨可見波長而移位，以產生不同色彩。所述光譜帶的位置可通過改變所述光學諧振腔的厚度，即，通過改變所述反射體的位置而調整。[0037]圖1展示描繪在干涉調制器(IMOD)顯示裝置的系列像素中的兩個鄰近像素的等角視圖的實例。所述IMOD顯示裝置包含一個或一個以上干涉MEMS顯示元件。在此些裝置中，所述MEMS顯示元件的像素可處于明亮或黑暗狀態中。在所述明亮(“松弛”、“敞開”或“開啟”)狀態，所述顯示元件將大部分入射可見光反射到(例如)用戶。相反，在所述黑暗(“致動”、“封閉”或“關閉”)狀態，所述顯示元件反射較少入射可見光。在一些實施中，開啟及關閉狀態的光反射率性質可相反。MEMS像素可經配置而主要以特定波長反射，允許除黑及白之外的色彩顯示。[0038]IMOD顯不裝置可包含行/列陣列的IMOD。每一IMOD可包含一對反射層，即，距彼此可變及可控制距離而放置以形成空氣間隙(還稱為光學間隙或腔)的可移動反射層及固定部分反射層。所述可移動反射層可在至少兩個位置之間移動。在第一位置，即，松弛位置，所述可移動反射層可距所述固定部分反射層達相對較大距離而放置。在第二位置，即，致動位置，所述可移動反射層可更接近所述部分反射層而放置。從所述兩層反射的入射光可取決在所述可移動反射層的位置而相長干涉或相消干涉，對于每一像素產生整體的反射或非反射狀態。在一些實施中，IMOD在未致動時可處于反射狀態中，反射可見光譜內的光，且在未致動時可處于暗狀態中，反射可見范圍外的光(例如，紅外光)。然而在一些其它實施中，IMOD可當未致動時處于黑暗狀態，且當致動時處于反射狀態。在一些實施中，引入施加的電壓可驅動所述像素改變狀態。在一些其它實施中，施加的電荷可驅動所述像素改變狀態。[0039]圖1中所描繪的像素陣列的部分包含兩個鄰近干涉調制器12。在左邊的M0D12中(如所說明)，可移動反射層14說明在處于距光學堆疊16達預定距離的松弛位置，光學堆疊16包含一部分反射層。在左邊跨M0D12施加的電壓Vtl不足夠致使可移動反射層14的致動。在右邊的IM0D12中，可移動反射層14說明為處于接近或鄰近光學堆疊16的致動位置。在跨右邊的IM0D12施加的電壓Vbias足夠將可移動反射層14保持在致動位置。[0040]在圖1中，像素12的反射性質一股用箭頭13說明，其指示光入射在像素12上，且光15從左邊的M0D12反射。盡管未詳細說明，所屬領域的普通技術人員應理解，入射在像素12上的大部分光13將經透明襯底20朝向光學堆疊16透射。入射在光學堆疊16上的一部分光將經光學堆疊16的部分反射層而透射，且一部分將經透明襯底20反射回。經光學堆疊16透射的光13的部分將在可移動反射層14處反射，朝向(且經過)透明襯底20返回。在從光學堆疊16的部分反射層反射的光與從可移動反射層14反射的光之間的(相長或相消)干涉將確定從IM0D12反射的光15的波長。[0041]光學堆疊16可包含單層或若干層。所述層可包含電極層、部分反射層及部分透射層及透明電介質層的一者或一者以上。在一些實施中，光學堆疊16是導電的、部分透明且部分反射，且可例如通過將一個或一個以上上述層沉積在透明襯底20上而制造。所述電極層可由多種材料形成，例如多種金屬，例如銦錫氧化物(ITO)。所述部分反射層可由部分反射的多種材料形成，例如多種金屬，例如鉻(Cr)、半導體及電介質。所述部分反射層可由一層或一層以上材料形成，且所述層中的每一者可由單一材料或材料的組合而形成。在一些實施中，光學堆疊16可包含用作光學吸收體及導體兩者的單一半透明厚度的金屬或半導體，同時(例如，光學堆疊16或IMOD的其它結構的)不同的更多導電層或部分可用于在MOD像素之間以總線傳輸信號。光學堆疊16還可包含覆蓋一個或一個以上導電層或導電/吸收層的一個或一個以上絕緣或電介質層。[0042]在一些實施中，光學堆疊16的層可被圖案化為平行條，且可在顯示裝置中形成行電極，如在下文進一步描述。如將由所屬領域的技術人員所理解，本文中使用的術語“圖案化”指掩模以及蝕刻過程。在一些實施中，可對于可移動反射層14使用高度導電及反射性材料，例如鋁(Al)，且此些條可形成顯示裝置中的列電極。可移動反射層14可形成為沉積金屬層的系列平行條(垂直于光學堆疊16的行電極)，以形成沉積在柱18的頂部上的列，及沉積在柱18之間的中介犧牲材料。當所述犧牲材料被蝕刻開時，定義的間隙19或光學腔可形成于可移動反射層14與光學堆疊16之間。在一些實施中，柱18之間的間距可為約Iym到1000μm，而間隙19可為小于10，000埃(A)。[0043]在一些實施中，所述MOD的每一像素(無論處于致動狀態或松弛狀態)是基本上由固定及移動反射層形成的電容器。當沒有施加電壓時，可移動反射層14保持在機械松弛狀態，如由圖1中左邊的M0D12所說明，間隙19介于可移動反射層14與光學堆疊16之間。然而，當例如電壓的電勢差施加在選擇行及列的至少一者時，形成于對應像素的行電極與列電極的交叉處的電容器變得充電，且靜電力將所述電極拉到一起。如果所施加的電壓超過閾值，那么可移動反射層14可變形，且移動接近或倚靠光學堆疊16。光學堆疊16內的電介質層(未作圖式)可防止短路，且控制層14與16之間的分離距離，如由圖1中右邊的致動IM0D12所說明。無論所施加的電勢差的極性，行為是相同的。盡管陣列中的系列像素在一些例子中可稱為“行”或“列”，但所屬領域的普通技術人員將容易地理解將一個方向稱為“行”，且將另一方向稱為“列”是任意的。重述地，在一些定向中，行可視為列，且列可視為行。此外，所述顯示元件可均勻地布置在垂直的行及列(“陣列”)中，或布置在非線性配置中，例如，相對于彼此具有某些位置偏移(“鑲嵌體”)。術語“陣列”及“鑲嵌體”可指任一配置。因此，盡管所述顯示器稱為包含“陣列”或“鑲嵌體”，但在任何例子中，元件自身不需要彼此垂直布置，或以平均分布安置，而是可包含具有不對稱形狀及不均勻分布元件的布置。[0044]圖2展示說明并入3x3干涉調制器顯示器的電子裝置的系統框圖的實例。所述電子裝置包含處理器21，其可經配置以執行一個或一個以上軟件模塊。除執行操作系統之夕卜，處理器21可經配置以執行一個或一個以上軟件應用程序，包含網頁瀏覽器、電話應用程序、電子郵件程序或其它軟件應用程序。[0045]處理器21可經配置以與陣列驅動器22通信。陣列驅動器22可包含行驅動器電路24及列驅動器電路26，其將信號提供到例如顯示陣列或面板30。圖1中說明的MOD顯示裝置的截面由圖2中的線1-1所展示。盡管為清晰起見，圖2說明3x3陣列的IM0D，但是顯示陣列30可含有大量M0D，且可在行中含有與列不同數目的M0D，且反之亦然。[0046]圖3展示說明對于圖1的干涉調制器的可移動反射層位置與所施加電壓的圖的實例。對于MEMS干涉調制器，行/列(即，共同/分段)寫入程序可利用圖3中說明的此些裝置的滯后性質。干涉調制器可能需要例如約10伏特電勢差，以致使可移動反射層或鏡從松弛狀態改變到致動狀態。當電壓從所述值減小時，隨著電壓下降回低于例如10伏特，所述可移動反射層保持其狀態，然而，所述可移動反射層直到電壓下降到低于2伏特才完全松弛。因此，如圖3中所展示，在具有施加電壓的窗時存在約3伏特到7伏特的電壓范圍，在所述窗內所述裝置是穩定的，處于松弛或致動狀態。此在本文中稱為“滯后窗”或“穩定窗”。對于具有圖3的滯后特性的顯示陣列30，所述行/列寫入程序可經設計以一次對一行或一行以上尋址，使得在給定行的尋址期間，將要致動的所尋址的行中的像素暴露在約10伏特的電壓差，且將要松弛的像素暴露在近零伏特的電壓差。在尋址之后，所述像素暴露在穩態或約5伏特的偏壓差，使得其保持在先前的選通狀態。在此實例中，在尋址之后，每一像素經歷約3伏特到7伏特的“穩定窗”內的電勢差。此滯后性質特征使得例如說明在圖1中的像素設計在相同的施加電壓條件下在致動或松弛的現有狀態中保持穩定。因為無論在致動或松弛狀態，每一MOD像素基本上是由固定及移動反射層形成的電容器，所以此穩定狀態可在沒有實質上消耗功率或損失功率的情況下保持在所述滯后窗內的穩定電壓。此外，如果所施加電壓的電勢保持實質上固定，那么基本上很少或沒有電流流到MOD像素中。[0047]在一些實施方案中，根據給定行中的像素狀態的期望變化(如果有)，通過沿著列電極組以“分段”電壓的形式施加數據信號，可建立圖像的幀。可繼而對所述陣列的每一行尋址，使得所述幀一次寫入一行。為將期望數據寫入第一行中的像素，對應在第一行中的像素的期望狀態的分段電壓可施加在列電極上，且呈特定“共同”電壓或信號的形式的第一行脈沖可施加到第一行電極。接著可將分段電壓組改變為對應在所述第二行中的像素狀態的期望變化(如果有)，且可將第二共同電壓施加到所述第二行電極。在一些實施方案中，第一行中的像素不受沿著所述列電極施加的分段電壓的變化而影響，且其保持于在所述第一共同電壓行脈沖期間所設置的狀態。此過程對于整個行或替代地列系列以連續方式重復，以產生圖像幀。所述幀可通過以每秒某一期望數目的幀不斷重復此過程而用新圖像數據刷新及/或更新。[0048]跨每一像素而施加的分段及共同信號的組合(即，跨每一像素的電勢差)確定每一像素的所得狀態。圖4展示說明當施加多種共同及分段電壓時的干涉調制器的多種狀態的表的實例。如所屬領域的普通技術人員將容易理解，“分段”電壓可施加到列電極或行電極，且“共同”電壓可施加到列電極或行電極中的另一者。[0049]如圖4中(以及圖5B中展示的時序圖)所說明，當釋放電壓VC.沿著共同線而施加時，無論沿著分段線施加的電壓如何，即，高分段電壓VSh及低分段電壓VSy沿著共同線的所有干涉調制器元件將被置在松弛狀態，或者稱為釋放或未致動狀態。特定來說，當釋放電壓VC.沿著共同線施加時，當高分段電壓VSh及低分段電壓V&兩者沿著所述像素的對應分段線施加時，跨調制器的電勢電壓(或`者稱為像素電壓)在松弛窗內(見圖3，還稱為釋放窗)。[0050]當保持電壓施加在共同線時,例如高保持電壓VCkmji或低保持電壓VCmuuj,干涉調制器的狀態將保持恒定。例如，松弛IMOD將保持在松弛位置中，且致動IMOD將保持在致動位置中。保持電壓可經選擇使得當高分段電壓VSh及低分段電壓V&兩者沿著對應分段線施加時，像素電壓將保持在穩定窗內。因此，分段電壓擺動，即高VSh與低分段電壓V&之間的差異小于正或負穩定窗的寬度。[0051]當尋址或致動電壓施加在共同線時，例如高尋址電壓VCaddH或低尋址電壓VCADDy可通過沿著相應分段線施加分段電壓而沿著所述線選擇性地將數據寫入調制器。分段電壓可經選擇使得取決在所施加的分段電壓而致動。當沿著共同線施加尋址電壓時，施加一個分段電壓將導致穩定窗內的像素電壓，從而致使像素保持未致動。相比之下，施加另一分段電壓將導致像素電壓超過穩定窗，導致像素的致動。致使致動的特定分段電壓可取決在使用哪一尋址電壓而改變。在一些實施中，當高尋址電壓VCaddh沿著共同線而施加時，施加高分段電壓VSh可致使調制器保持在其當前位置，而施加低分段電壓V&可致使調制器致動。作為推論，當施加低尋址電壓VC-;時，分段電壓的效果可為相反的，高分段電壓VSh致使調制器致動，且低分段電壓￥&對調制器的狀態沒有影響(即，保持穩定)。[0052]在一些實施中，可用保持電壓、尋址電壓及分段電壓，其總是跨調制器產生相同極性的電勢差。在一些其它實施中，可使用使調制器的電勢差的極性交替的信號。跨調制器的極性的交替(即，寫入程序的極性的交替)可減小或抑制在單一極性的重復寫入操作之后出現的電荷積累。[0053]圖5A展示說明圖2的3x3干涉調制器顯示器中的顯示數據的幀的圖的實例。圖5B展示可用于寫入圖5A中說明的顯示數據的幀的共同及分段信號的時序圖的實例。所述信號可施加到例如圖2的3x3陣列，其將最終導致圖5A中說明的線時間60e顯示布置。圖5A中致動的調制器處于黑暗狀態，即，所反射光的實質部分在可見光譜之外，以便對例如觀看者導致黑暗外觀。在將圖5A中說明的幀寫入之前，像素可處于任何狀態，但圖5B的時序圖中說明的寫入程序假定每一調制器已釋放，且在所述第一線時間60a之前駐留在未致動狀態。[0054]在所述第一線時間60a期間，釋放電壓70施加在共同線I上；施加在共同線2上的電壓始于高保持電壓72，且移動到釋放電壓70;且沿著共同線3施加低保持電壓76。因此，沿著共同線I的調制器(共同1、分段I)、(1、2)及(1、3)對于所述第一線時間60a的持續時間而保持在松弛或未致動狀態，沿著共同線2的調制器(2、1)、(2,2)及(2、3)將移動到松弛狀態，且沿著共同線3的調制器(3、I)、(3,2)及(3、3)將保持在其先前狀態。參考圖4，沿著分段線1、2及3施加的分段電壓將對干涉調制器的狀態沒有影響，因為在線時間60a期間沒有共同線1、2或3被暴露在致使致動的電壓電平(即，VCeel-松弛，且VCmilL-穩定)。[0055]在第二線時間60b期間，共同線I上的電壓移動到高保持電壓72，且無論所施加的分段電壓如何，沿著共同線I的所有調制器保持在松弛狀態，因為在所述共同線I上沒有施加尋址或致動電壓。由于施加釋放電壓70，沿著共同線2的調制器保持在松弛狀態，且當沿著共同線3的電壓移動到釋放電壓70時，沿著共同線3的調制器(3、1)、(3、2)及(3、3)將松弛。[0056]在所述第三線時間60c期間，通過在共同線I上施加高尋址電壓74而將共同線I尋址。因為在施加此尋址電壓期間，沿著分段線I及2施加低分段電壓64，跨調制器(1、1)及(1、2)的像素電壓大于所述調制器的正穩定窗的較高末端(即，超過預定義閾值的電壓差)，且致動調制器(1、1)及(1、2)。相反地，因為沿著分段線3施加高分段電壓62，所以跨調制器(1、3)的像素電壓小于調制器(1、1)及(1、2)的像素電壓，且保持在所述調制器的正穩定窗內；因此調制器(1、3)保持松弛。另外在線時間60c期間，沿著共同線2的電壓下降到低保持電壓76，且沿著共同線3的電壓保持在釋放電壓70，將沿著共同線2及3的調制器留在松弛位置中。[0057]在第四線時間60d期間，共同線I上的電壓返回到高保持電壓72，將沿著共同線I的調制器留在其相應的尋址狀態中。共同線2上的電壓下降到低尋址電壓78。因為高分段電壓62沿著分段線2而施加，跨調制器(2、2)的像素電壓低于調制器的負穩定窗的較低末端，從而導致調制器(2、2)致動。相反地，因為低分段電壓64沿著分段線I及3而施加，調制器(2、1)及(2、3)保持在松弛位置中。共同線3上的電壓增加到高保持電壓72，將沿著共同線3的調制器留在松弛狀態。[0058]最后，在第五線時間60e期間，共同線I上的電壓保持在高保持電壓72，且共同線2上的電壓保持在低保持電壓76，將沿著共同線I及2的調制器留在其相應的尋址狀態中。共同線3上的電壓增加到高尋址電壓74，以沿著共同線3而將調制器尋址。隨著低分段電壓64施加在分段線2及3上，調制器(3、2)及(3、3)致動，而沿著分段線I施加的高分段電壓62致使調制器(3、I)保持在松弛位置中。因此，在第五線時間60e末端，3x3像素陣列處于圖5A中展示的狀態中，且無論當沿著其它共同線的調制器(未作圖式)被尋址時可出現的分段電壓中的變動，只要所述保持電壓沿著共同線而施加，將保持在所述狀態。[0059]在圖5B的時序圖中，給定寫入程序(即，線時間60a到60e)可包含使用高保持及尋址電壓或低保持及尋址電壓。一旦已對給定共同線完成寫入程序(且共同電壓設為與致動電壓具有相同極性的保持電壓)，像素電壓保持在給定穩定窗內，且并不經過松弛窗，直到釋放電壓施加在所述共同線上。此外，在對調制器尋址之前隨著每一調制器釋放為寫入程序的部分，調制器的致動時間，而非釋放時間可確定必要線時間。明確來說，在調制器的釋放時間大于致動時間的實施中，釋放電壓可比單一線時間更長而施加，如圖5B中所描繪。在一些其它實施中，可改變沿著共同線或分段線施加的電壓，以解決不同調制器(例如不同色彩的調制器)的致動及釋放電壓上的變動。[0060]可廣泛改變根據上文闡明的原理而操作的干涉調制器的結構細節。例如，圖6A到6E展示干涉調制器的變化實施的截面的實例，包含可移動反射層14及其支撐結構。圖6A展示圖1的干涉調制器顯示器的部分截面的實例，其中一條金屬材料，即，可移動反射層14沉積在從襯底20垂直延伸的支撐件18上。在圖6B中，每一MOD的可移動反射層14在形狀上一股是正方形或矩形，且附接到系鏈32上的角落或接近系鏈32上的角落的支撐件。在圖6C中，可移動反射層14在形狀上一股是正方形或矩形，且從可包含柔性金屬的可變形層34懸掛。可變形層34可繞可移動反射層14的周界而直接或間接連接到襯底20。此些連接在本文中稱為支撐柱。圖6C中展示的實施具有得自可移動反射層14從其機械功能去耦合的光學功能的額外優點，其可由可變形層34實行。此去耦合允許用在反射層14的結構設計及材料及用在可變形層34的結構設計及材料彼此獨立而最優化。[0061]圖6D展不IMOD的另一實例,其中可移動反射層14包含反射子層14a。可移動反射層14位于支撐結構上，例如支撐柱18。支撐柱18提供可移動反射層14從較低固定電極(即，所說明的IMOD中的光學堆疊16的部分)的分離，使得在可移動反射層14與光學堆疊16之間形成間隙19，例如當可移動反射層14處于松弛位置中時。可移動反射層14還可包含導電層14c(其可經配置以用作電極)及支撐層14b。在此實例中，導電層14c安置在支撐層14b的一側上，遠離襯底20，且反射子層14a安置在支撐層14b的另一側上，最接近襯底20。在一些實施中，反射子層14a可為導電的，且可安置在支撐層14b與光學堆疊16之間。支撐層14b可包含一層或一層以上電介質材料，例如氮氧化硅(SiON)或二氧化硅(SiO2)0在一些實施中，支撐層14b可為堆疊的層，例如Si02/Si0N/Si02三層堆疊。反射子層14a及導電層14c的任一者或兩者可包含例如具有約0.5%銅(Cu)或另一反射金屬材料的鋁(Al)合金。在電介質支撐層14b上方及下方利用導電層14a、14c可平衡壓力及提供增強導電。在一些實施中，反射子層14a及導電層14c可出于多種設計目的(例如在可移動反射層14內實現特定壓力輪廓)而由不同材料形成。[0062]如圖6D中所說明，一些實施還可包含黑色掩模結構23。黑色掩模結構23可形成于光學非作用區域中(例如，在像素之間或在柱18下)，以吸收環境光或雜散光。黑色掩模結構23還可通過抑制光從顯示器的非作用部分反射，或經顯示器的非作用部分透射而改進顯示裝置的光學性質，從而增加對比度。另外，黑色掩模結構23可為導電的，且經配置以運作為電總線層。在一些實施中，行電極可連接到黑色掩模結構23以減小所連接的行電極的電阻。黑色掩模結構23可使用多種方法形成，包含沉積及圖案化技術。黑色掩模結構23可包含一層或一層以上。例如，在一些實施中，黑色掩模結構23包含用作光學吸收體的鑰-鉻(MoCr)層、SiO2層、及用作反射體的鋁合金、及總線層，厚度分別在約K)A到80A、500A到1000人及500A到6000A的范圍內。所述一層或一層以上可使用多種技木圖案化，包含光刻術及干式蝕刻，包含例如用在MoCr及SiO2層的四氟化碳(CF4)及/或氧氣(O2)，及用在鋁合金層的氯氣(Cl2)及/或三氯化硼(BCl3)。在一些實施中，黑色掩模23可為標準具或干涉堆疊結構。在此些干涉堆疊黑色掩模結構23中，導電吸收體可用于在每一行或列的光學堆疊16中的較低、固定電極之間發射或以總線傳輸信號。在一些實施中，間隔層35可用于一股將吸收體層16a從黑色掩模23中的導電層電隔離。[0063]圖6E展示MOD的另一實例，其中可移動反射層14是自支撐的。對比于圖6D，圖6E的實施并不包含支撐柱18。取而代之，可移動反射層14接觸多個位置處的下面光學堆疊16，且當跨干涉調制器的電壓不足夠引起致動時，可移動反射層14的曲率提供使可移動反射層14返回圖6E的未致動位置的足夠支撐。為明確起見，在此展示的光學堆疊16(其可包含多個若干不同層)包含光學吸收體16a及電介質16b。在一些實施中，光學吸收體16a可用作固定電極及用作一部分反射層兩者。[0064]在例如圖6A到6E中展示的實施中，MOD運作為直觀裝置，其中圖像從透明襯底20的前側(即，相對于布置調制器的側)觀看。在此些實施中，所述裝置的背部(即，所述顯示裝置在可移動反射層14后方的任何部分，包含例如圖6C中說明的可變形層34)可在沒有影響或負面影響顯示裝置的圖像質量之下配置且操作，因為反射層14將所述裝置的那些部分光學地掩模。例如，在一些實施中，總線結構(未說明)可包含在可移動反射層14后方，其提供將調制器的光學性質從調制器的機電性質分離的能力，例如電壓尋址及源自此尋址的運動。另外，圖6A到6E的實施可將過程(例如圖案化)簡單化。[0065]圖7展示說明干涉調制器的制作工藝80的流程圖的實例，且圖8A到SE展示此制作工藝80的對應階段的截面示意圖的實例。在一些實施中，可實施制作工藝80，以除圖7中未展示的其它框之外，制造例如圖1及6中說明的一股類型的干涉調制器。參考圖1、6及7，過程80始于框82，在襯底20上形成光學堆疊16。圖8A說明形成于襯底20上的此光學堆疊16。襯底20可為透明襯底，例如玻璃或塑料，其可為柔性的，或相對僵硬且不彎曲，且可已經歷先前的準備過程，例如清洗，以促成光學堆疊16的有效形成。如上文所討論，光學堆疊16可為導電、部分透明及部分反射，且可例如通過將具有期望性質的一層或一層以上沉積在透明襯底20上而制造。在圖8A中，光學堆疊16包含具有子層16a及16b的多層結構，但一些其它實施中可包含更多或更少子層。在一些實施中，子層16a、16b的一者可經配置有光學吸收及導電性質兩者，例如組合的導體/吸收體子層16a。另外，一個或一個以上子層16a、16b可圖案化為平行條，且可在顯示裝置中形成行電極。此圖案化可通過掩模及蝕刻過程或所屬領域中已知的另一適宜過程執行。在一些實施中，子層16a、16b的一者可為絕緣層或電介質層，例如沉積在一個或一個以上金屬層上的子層16b(例如，一個或一個以上反射層及/或導電層)。另外，光學堆疊16可圖案化為形成顯示的行的個別及平行條。[0066]過程80在框84繼續，在光學堆疊16上形成犧牲層25。稍后(例如，在框90)移除犧牲層25，以形成腔19，且因此犧牲層25并不在圖1中說明的所得干涉調制器12中展示。圖8B說明包含形成于光學堆疊16上的犧牲層25的一部分制造裝置。犧牲層25在光學堆疊16上的形成可包含以選擇厚度沉積二氟化氙(XeF2)可蝕刻材料，例如鑰(Mo)或非晶硅(Si)，以在隨后的移除之后提供具有期望設計大小的間隙或腔19(還見圖1及SE)。犧牲材料的沉積可使用例如物理氣相沉積(PVD，例如，濺鍍)、電漿增強化學氣相沉積(PECVD)、熱化學氣相沉積(熱CVD)或旋涂等沉積技術而實行。[0067]過程80在框86繼續，形成支撐結構，例如圖1、6及8C中說明的柱18。柱18的形成可包含將犧牲層25圖案化，以形成支撐結構孔隙，接著使用例如PVD、PECVD、熱CVD或旋涂等沉積方法而將材料(例如，聚合物或無機材料，例如二氧化硅)沉積在所述孔隙中，以形成柱18。在一些實施中，形成于犧牲層中的支撐結構孔隙可經犧牲層25及光學堆疊16兩者延伸到下面的襯底20，使得柱18的下部末端接觸圖6A中說明的襯底20。或者，如圖SC中所描繪，形成于犧牲層25中的孔隙可經犧牲層25延伸，但不經光學堆疊16延伸。例如，圖SE說明支撐柱18的下部末端與光學堆疊16的上表面接觸。柱18，或其它支撐結構可通過將一層支撐結構材料沉積在犧牲層25上，且圖案化以移除位于遠離犧牲層25中的孔隙的支撐結構材料的部分而形成。支撐結構可位于孔隙內，如圖8C中所說明，但還可至少部分在犧牲層25的部分上延伸。如上文所述，犧牲層25及/或支撐柱18的圖案化可通過圖案化及蝕刻過程執行，但還可由替代蝕刻方法執行。[0068]過程80在框88繼續，形成可移動反射層或隔膜，例如圖1、6及8D中說明的可移動反射層14。可移動反射層14可通過利用一個或一個以上沉積過程而形成，例如反射層(例如，鋁、鋁合金)沉積，連同一個或一個以上圖案化、掩模及/或蝕刻過程。可移動反射層14可為導電的，且稱為導電層。在一些實施中，可移動反射層14可包含多個子層14a、14b、14c，如圖8D中所展示。在一些實施中，一個或一個以上子層，例如子層14a、14c可包含出于其光學性質而選擇的高度反射子層，且另一子層14b可包含出于其機械性質而選擇的機械子層。因為犧牲層25仍然存在于在框88形成的部分制造的干涉調制器中，所以可移動反射層14在此階段通常不可移動。含有犧牲層25的一部分制造的MOD還可在本文中稱為“未釋放”頂0D。如上文結合圖1所描述，可移動反射層14可圖案化為形成顯示的列的個別及平行條。[0069]過程80在框90繼續，形成腔，例如圖1、6及8E中說明的腔19。腔19可通過將犧牲材料25(在框84沉積)暴露到蝕刻劑而形成。例如，可蝕刻犧牲材料，例如Mo或非晶Si可通過干式化學蝕刻而移除，例如，通過將犧牲層25暴露到氣態或蒸氣態蝕刻劑(例如得自固體XeF2的蒸氣)一段時間，其有效移除期望量的材料(通常相對于圍繞腔19的結構選擇性地移除)。還可使用可蝕刻犧牲材料及蝕刻方法的其它組合，例如，濕式蝕刻及/或電漿蝕刻。因為犧牲層25在框90期間移除，所以可移動反射層14通常在此階段之后可移動。在移除犧牲材料25之后，所得的完全或部分制造的IMOD可在本文中稱為“釋放”IM0D。[0070]如上文所述，硬件及數據處理設備可與機電系統(包含MOD裝置)相關。此硬件及數據處理設備可包含薄膜晶體管(TFT)裝置或多個薄膜晶體管(TFT)裝置。[0071]圖9A及9B展示說明薄膜晶體管裝置的制作工藝的流程圖的實例。TFT裝置的制作工藝還描述在圖12中展示的流程圖的實例中，其中縮短及/或省略圖9中展示的一些過程操作。圖1OA到IOE展示在制造薄膜晶體管裝置的方法中的多種階段的截面示意圖的實例。[0072]在過程900的框902，氧化物半導體層形成于襯底上。所述襯底可為任何數目的不同襯底材料，包含透明材料及非透明材料。在一些實施中，所述襯底是硅，絕緣體上硅(SOI)或玻璃(例如，顯示玻璃或硼硅玻璃)。在一些實施中，其上制造TFT裝置的襯底具有幾微米到幾百微米的尺寸。[0073]所述襯底包含源極區域、溝道區域及漏極區域。其是上面將最終形成TFT裝置的源極、溝道及漏極的區域。所述溝道區域是上面將最終形成TFT的柵極的襯底區域，所述源極區域及所述漏極區域是上面將最終形成源極及漏極的區域。所述溝道區域介于所述源極區域與所述漏極區域之間，且在一些實施中連接此些區域。應注意，在一些實施中，此些區域至少部分由TFT的柵極金屬的形成所定義，在柵極金屬下面且與柵極金屬對準的襯底的區域定義為所述襯底的溝道區域。[0074]在一些實施中，其上制造TFT裝置的襯底的表面包含緩沖層。所述緩沖層可用作絕緣表面。在一些實施中，所述緩沖層是氧化物，例如二氧化硅(SiO2)或氧化鋁(Al2O3)15在一些實施中，所述緩沖層是約100到約1000納米(nm)厚。[0075]氧化物半導體層形成于襯底的至少源極區域、溝道區域及漏極區域上，且將最終形成TFT裝置的溝道以及η摻雜源極及漏極區，且可為任何數目的不同氧化物半導體材料。在一些實施中，所述氧化物半導體是非晶氧化物半導體，包含含銦(In)、含鋅(Zn)、含錫(Sn)、含鉿(Hf)及含鎵(Ga)的氧化物半導體。非晶氧化物半導體的特定實例包含InGaZnO、InZnO、InHfZnO、InSnZnO、SnZnO>InSnO、GaZnO及ZnO。在一些實施中，氧化物半導體層用物理氣相沉積(PVD)過程形成。PVD過程包含脈沖激光沉積(PLD)、濺鍍沉積、電子束物理氣相沉積(電子束PVD)及蒸發沉積。在一些實施中，所述氧化物半導體層是約IOnm到約IOOnm厚。[0076]在框904，第一電介質層形成于氧化物半導體層上。在一些實施中，所述第一電介質層僅形成于溝道區域上的氧化物半導體層的部分上。所述第一電介質層可為任何數目的不同電介質材料。在一些實施中，所述第一電介質層是二氧化硅(SiO2)、氧化鋁(Al2O3)、氧化鉿(HfO2)、氧化鈦(TiO2)、氮氧化硅(SiON)或氮化硅(SiN)。在其它實施中，所述第一電介質層包含布置在堆疊結構中的兩層或兩層以上不同電介質材料。所述第一電介質層可使用所屬領域的普通技術人員已知的沉積過程而形成，包含物理氣相沉積(PVD)過程、化學氣相沉積(CVD)過程(包含電漿增強化學氣相沉積(PECVD)過程)及原子層沉積(ALD)過程。在一些實施中，所述第一電介質層是約50nm到500nm厚。所述第一電介質層可用作TFT裝置中的柵極絕緣體。[0077]在框906，第一金屬層形成于第一電介質層上。所述第一金屬層可為任何數目的不同金屬，包含鋁(Al)、銅(Cu)、鑰(Mo)、鉭(Ta)、鉻(Cr)、釹(Nd)、鎢(W)、鈦(Ti)及含有此些元素的任何者的合金。在一些實施中，所述第一金屬層包含布置在堆疊結構中的兩層或兩層以上不同金屬。所述第一金屬層可使用所屬領域的普通技術人員已知的沉積過程而形成，包含物理氣相沉積(PVD)過程、化學氣相沉積(CVD)過程及原子層沉積(ALD)過程。如上文所述，PVD過程包含脈沖激光沉積(PLD)及濺鍍沉積。[0078]在一些實施中，第一電介質層及/或第一金屬層形成于源極區域、溝道區域及漏極區域上的氧化物半導體層的部分上。在此些實施中，第一電介質層及/或第一金屬可用所屬領域的普通技術人員已知的抗蝕劑圖案化。第一電介質層及/或第一金屬層可接著使用所屬領域的普通技術人員已知的蝕刻過程蝕刻。此些操作可移除在源極區域及漏極區域上的第一電介質層及第一金屬層的部分。[0079]圖1OA展示方法900中此時(例如，到達框906)的TFT裝置的實例。所述TFT裝置包含襯底1002、氧化物半導體層1004、第一電介質層1006及第一金屬層1008。所述襯底包含源極區域1014、溝道區域1012及漏極區域1016。溝道區域1012與第一電介質層1006及第一金屬層1008對準。如下文進一步所討論，根據期望的實施，所述溝道區域可能或可能不與TFT裝置的溝道對準。[0080]返回圖9A,在框908,形成與第一金屬層及第一電介質層相關的電介質側壁。所述電介質側壁可用任何數目的不同電介質材料形成。在一些實施中，所述電介質側壁是與所述第一電介質層相同的電介質材料，包含Si02、A1203、HfO2,TiO2,SiON及SiN。[0081]在一些實施中，電介質側壁通過將電介質側壁材料沉積在源極區域及漏極區域上的氧化物半導體層上及第一金屬層上而形成。可接著使用各向異性蝕刻過程以將電介質側壁材料從第一金屬層及源極區域及漏極區域上的氧化物半導體的部分移除。在源極區域及漏極區域上的氧化物半導體層的部分及第一電介質層及第一金屬層的側可保留由電介質側壁材料覆蓋。[0082]在一些實施中，各向異性蝕刻過程是反應性離子蝕刻(RIE)過程，其中將射頻(RF)偏壓施加到襯底，以在接近襯底處建立方向電場。在一些實施中，接近襯底的所述方向電場產生各向異性蝕刻輪廓。[0083]圖1OB展示方法900中此時(例如，到達框908)的TFT裝置的實例。所述TFT裝置包含電介質側壁1022。如圖1OB中所展不，電介質側壁1022在第一電介質層1006及第一金屬層1008的任一側上。電介質側壁1022還覆蓋源極區域1014及漏極區域1016上的氧化物半導體層1004的部分。[0084]電介質側壁1022影響TFT裝置的電阻。例如，如下文所描述的圖1OD中所展示，在溝道區域1012的任一側上的氧化物半導體層的小區域1043及1045并不下伏在第一電介質層1006及第一金屬層1008下。此外，氧化物半導體的小區域1043及1045并未轉換為重摻雜η型氧化物半導體。此些區域1043及1045可增加TFT裝置的電阻。[0085]在方法900的一些實施方案中，電介質側壁用以增加成品率。如上文所述，成品率指在襯底上正常運作的TFT裝置的數目的百分比。在一些實施方案中，電介質側壁可改進第二金屬層的等形階梯覆蓋。在一些實施方案中，電介質側壁還可減少第一金屬層與源極接觸件或漏極接觸件之間的短路。在方法900的一些其它實施方案中，不形成電介質側壁。在一些實施方案中，沒有電介質側壁的TFT裝置由于其較低電阻而展現更好的性能特性。[0086]在框910，第二金屬層形成于上覆在源極區域及漏極區域上的暴露的氧化物半導體層上。可在一些實施方案中使用如所屬領域的普通技術人員已知的光刻技術，以防止第二金屬形成于電介質側壁及第一金屬層上。在一些其它實施方案中，所述第二金屬層還形成于電介質側壁上(如果存在)及第一金屬層上。[0087]在一些實施方案中，第二金屬層的金屬是鈦(Ti)、錳(Mn)或鎂(Mg)。在一些實施方案中，第二金屬層的金屬是形成具有比氧化物半導體層中的氧化物的吉布斯自由能低的吉布斯自由能的氧化物的金屬。第二金屬層可使用所屬領域的普通技術人員已知的沉積工藝而形成，包含物理氣相沉積(PVD)工藝、化學氣相沉積(CVD)工藝及原子層沉積(ALD)工藝。在使用PVD工藝形成第二金屬層的一些實施方案中，所述PVD工藝是濺鍍沉積、電子束PVD或蒸發沉積。[0088]圖1OC展示方法900中此時(例如，到達框910)的TFT裝置的實例。所述TFT裝置包含第二金屬層1030及1032。如圖1OC中所展示，第二金屬層1030及1032形成于上覆在源極區域1014及漏極區域1016上的氧化物半導體層1004上。在所描繪的實例中，由于存在電介質側壁1022，第二金屬層1030及1032并不與襯底的源極區域1014及漏極區域1016精確對準。在一些其它實施方案中，第二金屬層還形成于電介質側壁1022及第一金屬層1008上。[0089]在框912，氧化物半導體層及第二金屬層經處理以形成重摻雜η型氧化物半導體及氧化物。所述處理在源極區域及漏極區域上的氧化物半導體層中形成重摻雜η型氧化物半導體。所述處理還在源極區域及漏極區域上的氧化物半導體層上的第二金屬層中形成氧化物。[0090]在一些實施中，所述處理導致源極區域及漏極區域上的氧化物半導體層中的氧擴散到第二金屬層中。從氧化物半導體層擴散出的氧在氧化物半導體層的此些區域中建立氧空位。氧空位可作為給電子體，且在源極區域及漏極區域上的氧化物半導體中建立重摻雜η型氧化物半導體。[0091]在一些實施中，擴散到第二金屬層的氧氣在源極區域及漏極區域上的第二金屬層中形成氧化物。在一些實施中，實質上在源極區域及漏極區域上的氧化物半導體層上的所有第二金屬層被氧化。在一些其它實施中，接觸氧化物半導體層的第二金屬層的一部分被氧化，且在金屬氧化物的頂部的一些金屬未被氧化。[0092]在一些實施中，如上文所述，第二金屬層的金屬形成比氧化物半導體層中的氧化物低的吉布斯自由能的氧化物。第二金屬層的氧化物的所述較低吉布斯自由能可提供熱力學驅動力，以使氧氣從所述氧化物半導體層擴散出。[0093]在一些實施中，形成金屬氧化物及重摻雜η型氧化物半導體的處理包含熱處理。控制熱處理的溫度及持續時間，以便不損害部分制造的TFT裝置中的組件。例如，在一些實施中，所述熱處理以約200°C到500°C的溫度執行約30分鐘到10小時的持續時間。在一些實施中，所述熱處理以約200°C到250°C的溫度執行約30分鐘到I小時的持續時間。在一些實施中，所述熱處理在氮氣大氣、形成氣體(即，氫及氮的混合物)大氣或真空中執行。[0094]在一些其它實施中，熱處理包含在控制的環境大氣中的快速熱退火(RTA)處理。在一些實施中，熱處理是在約250°C到400°C持續約I毫秒到3秒的激光退火處理。[0095]熱處理的溫度取決在第二金屬層的金屬、金屬氧化物及氧化物半導體層的氧化物的熱力學。熱處理的持續時間取決在從氧化物半導體擴散出且進入第二金屬層的氧氣的動力。一股來說，由于此些熱力學及動力考慮，可使用具有較高溫度熱處理的較短持續時間的熱處理。[0096]在一個實驗中，70nm厚的InGaZnO半導體層形成于二氧化硅襯底上。50nm厚的Ti層沉積在所述InGaZnO半導體層上。此結構在氮氣大氣中以約300°C退火約2小時。在Ti/InGaZnO半導體接口處,形成如用穿透式電子顯微鏡(TEM)所觀察到的約IOnm厚的金屬氧化物層。假設所述IOnm厚的金屬氧化物層中的每一鈦原子與來自所述InGaZnO半導體層的兩個氧原子組合，那么所述InGaZnO半導體層中的電子密度將為約IO21電子/cm3。所述InGaZnO半導體層中的此電子密度可建立高度摻雜的η型氧化物半導體。[0097]控制從氧化物半導體層擴散出的氧氣量可用于控制氧化物半導體層中的摻雜電平，因為當從氧化物半導體擴散出的氧氣可用作給電子體時，形成氧原子空位。在一些實施中，控制熱處理的溫度及持續時間，以控制從氧化物半導體層擴散出且進入第二金屬層的氧氣量。例如，溫度越高及/或熱處理的持續時間越長，更多氧氣可從氧化物半導體層擴散出。[0098]在一些其它實施中，第二金屬層的厚度可用于控制從氧化物半導體層擴散出且進入第二金屬層的氧氣量。例如，一旦源極區域及漏極區域上的氧化物半導體層上的所有第二金屬層被氧化，非常少的額外氧氣或實質上不再有氧氣將從氧化物半導體層擴散出。因此，第二金屬層的厚度可用于控制從氧化物半導體層擴散出的氧氣量。[0099]在框914，移除第二金屬層。在一些實施中，僅移除第二金屬層未被氧化的部分。例如，當第二金屬層接觸氧化物半導體層的一部分被氧化，且在金屬氧化物頂部的一些金屬未被氧化時，可移除此頂部剩余的金屬。作為另一實例，在處理之后，形成于第一金屬層及/或電介質側壁上的第二金屬層的任何部分可保持未被氧化，且可移除。可使用所屬領域的普通技術人員已知的濕式及干式蝕刻過程以移除所述第二金屬。干式蝕刻過程包含反應性離子蝕刻(RIE)及氣相沉積。在一些實施中，源極區域及漏極區域上的第二金屬層被完全氧化，且沒有將要移除的第二金屬層。[0100]圖1OD展示方法900中此時(例如，到達框914)的TFT裝置的實例。所述TFT裝置包含在源極區域1014及漏極區域1016上的重摻雜η型氧化物半導體層1046及1048。此些重摻雜η型氧化物半導體層1046及1048用作TFT裝置中的源極及漏極。并未轉換為重摻雜η型氧化物半導體的氧化物半導體層1004用作TFT裝置中的溝道。如上文所述，在溝道區域1012的任一側上的氧化物半導體層1004的小區域1043及1045不在第一電介質層1006及第一金屬層1008下。此些區域1043及1045可增加TFT裝置的電阻。[0101]TFT裝置還包含在源極區域1014上的氧化物層1042及漏極區域1016上的氧化物層1044。氧化物層1042及1044是從第二金屬層1030及1032的金屬與來自氧化物半導體層1004的氧反應形成的金屬氧化物。在一些實施中，氧化物層1042及1044可用作鈍化絕緣體。在其它實施中，移除氧化物層1042及1044。[0102]在框916，第二電介質層形成于第一金屬層及氧化物上。第二電介質層可為任何數目的不同電介質材料。在一些實施中，第二電介質層是與第一電介質層相同的電介質材料，包含SiO2'A1203、HfO2及SiN。第二金屬層可使用所屬領域的普通技術人員已知的沉積過程形成，包含物理氣相沉積(PVD)過程、化學氣相沉積(CVD)過程及原子層沉積(ALD)過程。在一些實施中，第二電介質層是約100到500nm厚。在一些實施中，第二電介質層用作鈍化絕緣體。鈍化絕緣體可用作保護TFT裝置不受外部環境影響的一層。鈍化絕緣體還可提供在第一金屬層與源極接觸件或漏極接觸件之間的絕緣。[0103]在框918，移除第二電介質層及氧化物層的一部分，以暴露所述重摻雜η型氧化物半導體。例如可暴露源極區域上的重摻雜η型氧化物半導體及漏極區域上的重摻雜η型氧化物半導體。可使用所屬領域的普通技術人員已知的濕式或干式蝕刻過程的抗蝕劑，以暴露源極區域及漏極區域上的重摻雜η型氧化物半導體。[0104]在框920，形成對源極區域及漏極區域上的重摻雜η型氧化物半導體的接觸件。所述接觸件可為任何數目的不同金屬，包含Al、Cu、Mo、Ta、Cr、Nd、W、Ti及含有此些元素的任意者的合金。在一些實施中，所述接觸件包含布置在堆疊結構中的兩個或兩個以上不同金屬。所述接觸件還可為導電氧化物，例如銦錫氧化物(ITO)。所述接觸件可使用所屬領域的普通技術人員已知的沉積過程形成，包含物理氣相沉積(PVD)過程、化學氣相沉積(CVD)過程及原子層沉積(ALD)過程。[0105]圖1OE展示制造的TFT裝置的實例。所述TFT裝置包含第二電介質層1052、源極接觸件1054及漏極接觸件1056。第二電介質層1052用作鈍化絕緣體。[0106]可使用方法900制造自對準TFT裝置。術語自對準指掩模溝道區域的第一電介質層及第一金屬層。接著，源極區域及漏極區域由其上形成第二金屬層的區域定義。[0107]或者，在一些實施中，可使用掩模以定義源極區域、溝道區域及漏極區域。例如，代替在框904及906中沉積第一電介質層及第一金屬層，將抗蝕劑沉積在溝道區域上。接著，第二金屬層沉積在源極區域及漏極區域上的氧化物半導體層上，且經處理以形成重摻雜η型氧化物半導體。在源極區域及漏極區域中形成重摻雜η型氧化物半導體之后，可移除掩模，且可在溝道區域上形成第一電介質層及第一金屬層。然而，在光刻過程中可有未對準，其定義其上形成第一電介質層及第一金屬層的溝道區域。在方法900的自對準TFT裝置制作工藝的實施中，此未對準不是問題。[0108]圖1lA到IlC展示薄膜晶體管裝置的變化實施的實例。圖1lA展示TFT裝置1000的俯視圖的實例。圖1lB展示經圖1lA的線1-1的TFT裝置1000的截面示意圖；展示在圖1IA及IlB中的TFT裝置1000與圖1OE中展示的TFT裝置相同。[0109]如上文所述，圖1lB中展示的TFT裝置1000包含襯底1002、氧化物半導體層1004、電介質側壁1022及重摻雜η型氧化物半導體層1046及1048。在氧化物半導體層1004頂部的是第一電介質層1006及第一金屬層1008。在重摻雜η型氧化物半導體層1046上的是氧化物層1042;源極接觸件1054接觸重摻雜η型氧化物半導體層1046。在重摻雜η型氧化物半導體層1048上的是氧化物層1044;漏極接觸件1056接觸重摻雜η型氧化物半導體層1048。在重摻雜η型氧化物半導體層1046及1048之間的氧化物半導體層1004形成TFT裝置1000的溝道。重摻雜η型氧化物半導體層1046形成TFT裝置1000的源極，且重摻雜η型氧化物半導體層1048形成TFT裝置1000的漏極。第二電介質層1052用作鈍化絕緣體。[0110]圖1lA中展示的TFT裝置1000的俯視圖并不展示第二電介質層1052。圖1lA中展示的為源極接觸件1054、氧化物層1042、氧化物層1044及漏極接觸件1056。另外展示電介質側壁1022及第一金屬層1008。在一些實施中，第一金屬層的尺寸1102是約50nm到幾十微米。在一些實施中，TFT裝置1000的尺寸1104是約50nm到幾毫米。[0111]圖1lC展示TFT裝置的截面示意圖的另一實例。圖1lC中展示的TFT裝置1100是部分制造的，且并不包含電介質側壁。TFT裝置1100包含襯底1002、氧化物半導體層1004及重摻雜η型氧化物半導體層1046及1048。在氧化物半導體層1004頂部的是第一電介質層1006及第一金屬層1008。分別在重摻雜η型氧化物半導體層1046及1048頂部上的是氧化物層1042及1044。接觸重摻雜η型氧化物半導體層1046及1048的分別是源極接觸件1054及漏極接觸件1056。在重摻雜η型氧化物半導體層1046與1048之間的氧化物半導體層1004形成TFT裝置1000的溝道。重摻雜η型氧化物半導體層1046形成TFT裝置1000的源極，且重摻雜η型氧化物半導體層1048形成TFT裝置1000的漏極。[0112]圖12展示說明薄膜晶體管裝置的制作工藝的流程圖的實例。圖12中展示的方法1200類似在圖9中展示的方法900，圖9中展示的一些過程操作被縮短及/或省略。[0113]在框1202，提供襯底。所述襯底具有包含源極區域、漏極區域及溝道區域的表面。所述溝道區域介于所述源極區域與所述漏極區域之間。所述襯底可為任何數目的不同襯底材料，如上文所描述。[0114]襯底包含在表面上的氧化物半導體層。第一電介質層在溝道區域上的氧化物半導體層上。第一金屬層在第一電介質層上。氧化物半導體層的氧化物半導體可為上文描述的氧化物半導體的任何者。第一電介質層的電介質可為上文描述的電介質的任何者。第一金屬層的金屬可為上文描述的金屬的任何者。[0115]方法1200繼續上文參考方法900描述的過程操作。在框910，在源極區域及漏極區域上的氧化物半導體層上形成第二金屬層。在框912，處理氧化物半導體層及第二金屬層。[0116]為完成TFT裝置的制造，方法1200可繼續上文參考方法900描述的過程操作。例如，第二金屬層可參考框914所描述的移除。第二電介質層可參考框916所描述的形成于第一金屬層及氧化物上。可參考框918所描述的移除第二電介質層及氧化物的一部分，以暴露重摻雜η型氧化物半導體。可參考框920所描述的形成對源極區域及漏極區域中的重摻雜η型氧化物半導體的接觸。[0117]圖13展示說明薄膜晶體管裝置的制作工藝的流程圖的實例。圖14Α到14Ε展示在制造薄膜晶體管裝置的方法中的多種階段的截面示意圖的實例。[0118]圖13中展示的方法1300的實施類似在方法900的實施。然而在方法1300中，基部金屬層形成于源極區域的至少一個部分上及襯底的漏極區域上。接著，氧化物半導體層形成于襯底的溝道區域上及源極區域及漏極區域上的基部金屬層上。在形成氧化物半導體層之后，方法1300的實施可以方法900中類似的方式進行，如下文所描述。然而，如方法1300中，氧化物半導體的底側及頂側上的金屬層提供比方法900中的氧化物半導體的頂側上的金屬層更大的氧氣存儲器。方法1300在下文中進一步描述。[0119]在方法1300的框1302，提供襯底。所述襯底可為任何數目的不同襯底材料，包含透明材料及非透明材料。在一些實施中，所述襯底是硅或玻璃(例如，顯示玻璃或硼硅玻璃)。在一些實施中，所述襯底包含源極區域、溝道區域及漏極區域。在一些實施中，其上制造TFT裝置的襯底具有幾微米到幾百微米的尺寸。[0120]在一些實施中，其上制造TFT裝置的襯底的表面包含緩沖層。所述緩沖層可用作絕緣表面。在一些實施中，所述緩沖層是氧化物，例如SiO2或八1203。在一些實施中，所述緩沖層是約IOOnm到IOOOnm厚。[0121]在框1304，基部金屬層形成于所述襯底的源極區域及漏極區域上。在一些實施中，基部金屬層形成于所述襯底的源極區域的部分及漏極區域的部分上。在一些其它實施中，基部金屬層形成于所述襯底的整個源極區域及整個漏極區域上。[0122]在一些實施中，基部金屬層的金屬是形成具有比TFT裝置的氧化物半導體層中的氧化物的吉布斯自由能低的吉布斯自由能的氧化物的金屬。在一些實施中，基部金屬層的金屬是T1、Mn或Mg。所述基部金屬層可使用所屬領域的普通技術人員已知的沉積過程形成，包含物理氣相沉積(PVD)過程、化學氣相沉積(CVD)過程及原子層沉積(ALD)過程。在一些實施中，所述基部金屬是約IOnm到200nm厚。[0123]在一些實施中，所述基部金屬層形成于襯底的源極區域、溝道區域及漏極區域上。所述基部金屬可接著使用光刻術及蝕刻過程而從溝道區域移除。或者，在一些實施中，使用掩模以掩模溝道區域，且基部金屬層形成于襯底的源極區域及漏極區域上。在一些其它實施中，使用掩模以掩模溝道區域及直接鄰近溝道區域的源極區域及漏極區域的部分。源極區域及/或漏極區域被掩模的部分的廣度可取決在所制造的TFT裝置而改變。例如，如果TFT裝置將包含電介質側壁，那么可掩模所述電介質側壁下的源極區域及漏極區域的部分，以防止基部金屬形成于此些部分上。可接著移除所述掩模。[0124]圖14A展示方法1300中此時(例如，到達框1304)的TFT裝置的實例。所述TFT裝置包含襯底1002。襯底1002包含源極區域1014、漏極區域1016及溝道區域1012。基部金屬層1412在襯底的源極區域的部分上，且基部金屬層1414在襯底的漏極區域的部分上。[0125]在框1306，氧化物半導體層形成于基部金屬層上及襯底的溝道區域上。在一些實施中，框1306類似在方法900中的框902。所述氧化物半導體層可為任何數目的不同氧化物半導體材料，如上文所述。在一些實施中，所述氧化物半導體層是約IOnm到IOOnm厚。[0126]圖14B展示方法1300中此時(例如，到達框1306)的TFT裝置的實例。所述TFT裝置包含在襯底的溝道區域1012上及基部金屬層1412及1414上的氧化物半導體層1418。[0127]方法1300繼續上文參考方法900所描述的過程操作。在框904，第一電介質層形成于溝道區域上的氧化物半導體層上。在框906，第一金屬層形成于第一電介質層上。在一些實施中，形成與第一金屬層及第一電介質層相關的電介質側壁，如上文參考框908所描述。[0128]圖14C展示方法1300中此時(例如，到達框906)的TFT裝置的實例。所述TFT裝置包含第一電介質層1006及第一金屬層1008。[0129]方法1300繼續上文參考方法900所描述的過程操作。在框910，第二金屬層形成于源極區域及漏極區域上的氧化物半導體層上。在一些實施中，所述第二金屬層的金屬與所述基部金屬層的金屬相同。在一些其它實施中，所述第二金屬層的金屬是T1、Mn或Mg的一者，但是與基部金屬層的金屬不同的金屬。[0130]圖14D展示方法1300中此時(例如，到達框910)的TFT裝置的實例。所述TFT裝置包含第二金屬層1030及1032。如圖14D中所展示，第二金屬層1030及1032分別形成于源極區域1014及漏極區域1016上的氧化物半導體層上。在一些其它實施中，所述第二金屬層還形成于第一電介質層1006及第一金屬層1008的側上。[0131]在框1314，處理氧化物半導體層、基部金屬層及第二金屬層，以形成重摻雜η型氧化物半導體及氧化物。在一些實施中，框1312類似在方法900中的框912。在一些實施中，所述處理在源極區域及漏極區域上的氧化物半導體層中形成重摻雜η型氧化物半導體。所述處理還在源極區域及漏極區域上的氧化物半導體層上的第二金屬層中及所述基部金屬層中形成氧化物。[0132]如上文所描述，對從氧化物半導體層擴散出的氧氣量的控制可用于控制氧化物半導體層中的摻雜電平。方法1300中的基部金屬層用作從氧化物半導體層移除氧氣的額外措施。基部金屬層用作第二金屬層的額外金屬，氧可擴散到其內；即，基部金屬層可用作額外氧氣存儲器。例如，當大量氧從源極區域及漏極區域上的氧化物半導體層移除時，可使用基部金屬層。作為另一實例，在第二金屬層中的氧化物的形成可阻礙氧擴散到所形成的氧化物的頂部上的剩余第二金屬層中。此可減慢從氧化物半導體層擴散出的氧的動力。在此些例子中，基部金屬層將幫助形成重摻雜η型氧化物半導體。[0133]如上文所述，在一些實施中，基部金屬層可形成于源極區域的部分及漏極區域的部分上。其上形成基部金屬層的源極區域的面積及漏極區域的面積及所述基部金屬層的厚度可進一步指定，以控制從氧化物半導體層擴散出的氧氣量。[0134]圖14Ε展示方法1300中此時(例如，到達框1314)的TFT裝置的實例。所述TFT裝置包含在源極區域1014及漏極區域1016上的重摻雜η型氧化物半導體層1446及1448。此些重摻雜η型氧化物半導體層1446及1448用作TFT裝置中的源極及漏極。未轉換為重摻雜η型氧化物半導體的氧化物半導體層1418用作TFT裝置中的溝道。[0135]所述TFT裝置包含在重摻雜η型氧化物半導體層1446上的氧化物層1042及在重摻雜η型氧化物半導體層1446下的氧化物層1442。所述TFT裝置還包含在重摻雜η型氧化物半導體層1448上的氧化物層1044及在重摻雜η型氧化物半導體層1448下的氧化物層1444。氧化物層是從第二金屬層及基部層的金屬與從氧化物半導體層的氧反應形成的金屬氧化物。在一些實施中，氧化物層1042及1044可用作鈍化絕緣體。[0136]如上文所述，在一些實施中，并非接觸氧化物半導體層1418的所有金屬被氧化。在此些實施中，第二金屬層的金屬將保持在氧化物1042及1044的頂部上。此外，在一些實施中，并非氧化所有基部金屬層。[0137]為完成所述TFT裝置的制造，方法1300可繼續上文參考方法900描述的過程操作。例如，第二金屬層可如參考框914所描述的移除。第二電介質層可如參考框916所描述的形成于第一金屬層及氧化物上。可參考框918所描述的移除第二電介質層及氧化物的部分，以暴露所述重摻雜η型氧化物半導體。可參考框920所描述的形成對源極區域及漏極區域中的重摻雜η型氧化物半導體的接觸件。[0138]可存在說明TFT裝置的制作工藝的方法900、1200及1300的許多變動。例如，方法900可不包含在框908形成電介質側壁。作為另一實例，在方法900的一些實施中，如果氧化所有第二金屬層，且第二金屬層不形成于電介質側壁及第一金屬層上，那么可不在框914移除第二金屬層。作為又一實例，在方法1300的一些實施中，框906可在框1314之后執行。在此些實施中，可使用光刻技術以將第一金屬層沉積在第一電介質層上。此外，可使用方法900、1200及1300以制造除頂部柵極之外還包含底部柵極的TFT裝置。[0139]圖15Α及15Β展示說明包含多個干涉調制器的顯示裝置40的系統框圖的實例。顯示裝置40可例如為蜂窩式電話或移動電話。然而，顯示裝置40的相同組件或其輕微變動還說明多種類型的顯示裝置，例如電視機、e-閱讀器及便攜式媒體播放器。[0140]顯示裝置40包含外殼41、顯示器30、天線43、揚聲器45、輸入裝置48及麥克風46。外殼41可從多種制作工藝的任何者形成，包含注入模制及真空成形。另外，外殼41可從任何多種材料制成，包含但不限于:塑料、金屬、玻璃、橡膠及陶瓷，或其的組合。外殼41可包含可與不同色彩或含有不同標志、圖片或符號的其它可移除部分互換的可移除部分(未作圖式)。[0141]顯示器30可為任何多種顯示器，包含雙穩態或模擬顯示器，如本文中所描述。顯示器30還可經配置以包含平板顯示器，例如電漿、EL、0LED、STNIXD或TFTIXD，或非平板顯示器，例如CRT或其它管裝置。另外，顯示器30可包含干涉調制器顯示器，如本文中所描述。[0142]顯示裝置40的組件示意性地在圖15B中說明，顯示裝置40包含外殼41，且可包含至少部分圍封在其內的額外組件。例如，顯示裝置40包含網絡接口27，其包含耦接到收發器47的天線43。收發器47連接到處理器21，其連接到調節硬件52。調節硬件52可經配置以調節信號(例如，過濾信號)。調節硬件52連接到揚聲器45及麥克風46。處理器21還連接到輸入裝置48及驅動器控制器29。驅動器控制器29耦接到幀緩沖器28，及陣列驅動器22，其繼而連接到顯示陣列30。電源50可按特定顯示裝置40的設計的需求而提供電力到所有組件。[0143]網絡接口27包含天線43及收發器47，使得顯示裝置40可在網絡上與一個或一個以上裝置通信。網絡接口27還可具有一些處理能力，以減輕例如處理器21的數據處理需求。天線43可發射及接收信號。在一些實施中，天線43根據IEEE16.11標準(包含IEEE16.11(a)、(b)或(g))或IEEE802.11標準(包含IEEE802.11a、b、g或η)發射及接收RF信號。在一些其它實施中，天線43根據藍牙標準發射及接收RF信號。在蜂窩式電話的情況中，天線43經設計以接收分碼多重存取(CDMA)、分頻多重存取(FDMA)、分時多重存取(TDMA)、全球移動通信系統(GSM)、GSM/通用包無線電服務(GPRS)、增強數據GSM環境(EDGE)、陸地中繼無線電(TETRA)、寬帶CDMA(W-CDMA)、演進數據最優化(EV-D0)、IxEV-DO,EV-DORevA、EV_D0RevB、高速包存取(HSPA)、高速下行鏈路包存取(HSDPA)、高速上行鏈路包存取(HSUPA)、演進高速包存取(HSPA+)、長期演進(LTE)、AMPS或用于在無線網絡內通信的其它已知信號，例如利用3G或4G技術的系統。收發器47可預處理從天線43接收的信號，使得其可由處理器21接收且進一步由處理器21操縱。收發器47還可處理從處理器21接收的信號，使得其可經由天線43而從顯示裝置40發射。[0144]在一些實施中，收發器47可由接收器替代。另外，網絡接口27可由圖像源替代，其可存儲或產生將要發送到處理器21的圖像數據。處理器21可控制顯示裝置40的整體操作。處理器21可從網絡接口27或圖像源接收數據，例如壓縮圖像數據，且將數據處理為原始圖像數據，或處理為容易處理成原始圖像數據的格式。處理器21可將所處理的數據發送到驅動器控制器29或發送到幀緩沖器28以存儲。原始數據通常指在圖像內的每一位置處識別圖像特性的信息。例如，此些圖像特性可包含色彩、飽和度及灰度等級。[0145]處理器21可包含微控制器、CPU或邏輯單元，以控制顯示裝置40的操作。調節硬件52可包含放大器及濾波器，以將信號發射到揚聲器45，且從麥克風46接收信號。調節硬件52可為顯示裝置40內的離散組件，或可并入處理器21或其它組件內。[0146]驅動器控制器29可直接從處理器21或從幀緩沖器28獲取由處理器21產生的原始圖像數據，且可適當地重新格式化所述原始圖像數據，以高速發射到陣列驅動器22。在一些實施中，驅動器控制器29可將所述原始圖像數據重新格式化為具有類似光柵格式的數據流，使得其具有適宜于跨顯示陣列30而掃描的時序。接著驅動器控制器29將格式化的信息發送到陣列驅動器22。盡管驅動器控制器29(例如LCD控制器)通常與作為獨立式集成電路(IC)的系統處理器21相關，此些控制器可以許多方式實施。例如，控制器可作為硬件內建在處理器21中，作為軟件內建在處理器21中，或以硬件完全與陣列驅動器22集成。[0147]陣列驅動器22可從驅動器控制器29接收格式化信息，且可將視頻數據重新格式化為一組平行波形，其每秒多次施加到源自顯示器的x-y矩陣像素的數百個及有時數千個(或更多)引線。[0148]在一些實施中，驅動器控制器29、陣列驅動器22及顯示陣列30適宜于本文中描述的任何類型的顯示器。例如，驅動器控制器29可為常規顯示控制器或雙穩態顯示控制器(例如，IMOD控制器)。另外，陣列驅動器22可為常規驅動器或雙穩態顯示驅動器(例如，IMOD顯示驅動器)。此外，顯示陣列30可為常規顯示陣列或雙穩態顯示陣列(例如，包含陣列的IMOD的顯示器)。在一些實施中，驅動器控制器29可與陣列驅動器22集成。此實施在高度集成的系統中是常見的，例如蜂窩式電話、手表及其它小面積顯示器。[0149]在一些實施中，輸入裝置48可經配置以例如允許用戶控制顯示裝置40的操作。輸入裝置48可包含鍵區，例如QWERTY鍵盤或電話鍵區、按鈕、開關、游戲桿、觸敏屏幕或壓力敏感或熱敏隔膜。麥克風46可經配置為顯示裝置40的輸入裝置。在一些實施中，可經麥克風46使用語音命令，以控制顯示裝置40的操作。[0150]電源50可包含所屬領域中眾所周知的多種能量存儲裝置。例如，電源50可為可充電電池，例如鎳-鎘電池或鋰離子電池。電源50還可為再生能源、電容器或太陽能電池，包含塑料太陽能電池或太陽能電池漆。電源50還可經配置以從壁式插座接收電力。[0151]在一些實施中，控制可編程能力駐留在驅動器控制器29中，其可位于電子顯示系統中的若干位置中。在一些其它實施中，控制可編程能力駐留在陣列驅動器22中。上文描述的最優化可以任何數目的硬件及/或軟件組件且以多種配置實施。[0152]與本文中揭示的實施結合描述的多種說明性邏輯、邏輯塊、模塊、電路及算法步驟可作為電子硬件、計算機軟件或兩者的組合而實施。已一股按照功能性描述硬件及軟件的可互換性，且說明在上文描述的多種說明性組件、框、模塊、電路及步驟中。此功能是以硬件實施還是以軟件實施取決在施加于整體系統上的特定應用及設計約束。[0153]用在實施與本文中揭示的方法結合描述的多種說明性邏輯、邏輯塊、模塊及電路的硬件及數據處理設備可與通用單芯片或多芯片處理器、數字信號處理器(DSP)、專用集成電路(ASIC)、現場可編程門陣列(FPGA)或其它可編程邏輯裝置、離散柵極或晶體管邏輯、離散硬件組件或其經設計以執行本文中描述的功能的任何組合實施或執行。通用處理器可為微處理器，或任何常規處理器、控制器、微控制器或狀態機。處理器還可實施為計算裝置的組合，例如，DSP及微處理器、多個微處理器、與DSP芯結合的一個或一個以上微處理器或任何其它此些配置的組合。在一些實施中，可由對于給定功能特定的電路執行特定步驟及方法。[0154]在一個或一個以上方面中，所描述的功能可以硬件、數字電子電路、計算機軟件、固件而實施，包含本說明書中揭示的結構及其結構等效者、或其任何組合。本說明書中描述的標的的實施還可實施為在計算機存儲媒體上編碼的一個或一個以上計算機程序，即，計算機程序指令的一個或一個以上模塊，以由數據處理設備執行，或控制數據處理設備的操作。[0155]本發明中描述的實施的多種修改可對于所屬領域的技術人員容易顯而易見，且本文中定義的一股原理可在未脫離本發明的精神或范圍的情況下適用于其它實施。因此，權利要求書并非意欲限制為本文中展示的實施，而是與本發明、本文中揭示的原理及新穎特征兼容的最寬廣范圍一致。本文專門使用詞語“示范性”意味著“作為實例，例子或說明”。本文中描述為“示范性”的任何實施不一定要詮釋為比其它實施優選或有利。另外，所屬領域的普通技術人員將容易了解，術語“上面”及“下面”有時出于容易描述圖式而使用，且在適當定向的頁面上指示對應在圖式的定向的相對位置，且可能并不反映所實施的MOD的適當定向。[0156]在本說明書的分離實施的內文中描述的某些特征還可在單一實施中組合實施。相反地，在單一實施的內文中描述的多種特征還可以多個實施分離實施，或以任何適宜子組合實施。此外，盡管特征可在上文中描述為在某些組合中作用，且甚至最初主張如此，但是在一些情況中，來自主張的組合的一個或一個以上特征可從所述組合分開，且所主張的組合可針對于子組合或子組合的變動。[0157]類似地，雖然操作在圖中以特定次序描繪，此不應理解為要求此些操作以所展示的特定次序或以連續次序執行，或應執行所有說明的操作以實現期望結果。此外，圖式可以流程圖的形式示意性描繪一個多個實例過程。然而，并未描述的其它操作可并入示意性說明的實例過程中。例如，可在所說明的操作的任何者之前、之后、同時或之間執行一個或一個以上額外操作。在某些情況中，多任務及并行處理可為有利的。此外，在上文描述的實施中多種系統組件的分離不應理解為在所有實施中要求此分離，且應理解，所描述的程序組件及系統可一股在單一軟件產品中集成到一起，或封裝成多個軟件產品。另外，其它實施在下文權利要求書的范疇內。在一些情況中，權利要求書中敘述的動作可以不同次序執行，且仍然實現期望的結果。【權利要求】1.一種方法，其包括:提供襯底，所述襯底具有表面，所述表面包含源極區域、漏極區域及溝道區域，所述溝道區域介于所述源極區域與所述漏極區域之間，所述襯底包含在所述襯底的所述表面上的氧化物半導體層、在上覆在所述溝道區域上的所述氧化物半導體層上的第一電介質層，及在所述第一電介質層上的第一金屬層；在上覆在所述源極區域及所述漏極區域上的所述氧化物半導體層上形成第二金屬層；及處理所述氧化物半導體層及所述第二金屬層，以形成:在上覆在所述源極區域及所述漏極區域上的所述氧化物半導體層中的重摻雜η型氧化物半導體；及在上覆在所述源極區域及所述漏極區域上的所述第二金屬層中的氧化物。2.根據權利要求1所述的方法，其進一步包括:在所述第一金屬層及所述氧化物上形成第二電介質層；及移除上覆在所述源極區域及所述漏極區域上的所述第二電介質層及所述氧化物的部分，以暴露上覆在所述源極區域及所述漏極區域上的所述重摻雜η型氧化物半導體。3.根據權利要求2所述的方法，其進一步包括:形成金屬接觸件，第一金屬接觸件接觸上覆在所述源極區域上的所述重摻雜η型氧化物半導體，且第二金屬接觸件接觸上覆在所述漏極區域上的所述重摻雜η型氧化物半導體。4.根據權利要求1所述的方法，其進一步包括:移除所述第二金屬層，以暴露上覆在所述源極區域及所述漏極區域上的所述氧化物；在所述第一金屬層及所述氧化物上形成第二電介質層；及移除上覆在所述源極區域及所述漏極區域上的所述第二電介質層及所述氧化物的部分，以暴露上覆在所述源極區域及所述漏極區域上的所述重摻雜η型氧化物半導體。5.根據權利要求1到4中任一權利要求所述的方法，其中所述第二金屬層的金屬包含鎂、鈦及錳的至少一者。6.根據權利要求1到5中任一權利要求所述的方法，其中所述氧化物半導體層的氧化物半導體包含InGaZnO、InZnO,InHfZnO,InSnZnO、SnZnO、InSnO、GaZnO及ZnO的至少一者。7.根據權利要求1到6中任一權利要求所述的方法，其中所述處理導致上覆在所述源極區域及所述漏極區域上的所述氧化物半導體層中的氧擴散到上覆在所述源極區域及所述漏極區域上的所述第二金屬層中。8.根據權利要求1到7中任一權利要求所述的方法，其中處理所述氧化物半導體層及所述第二金屬層包含在約200°C到500°C的溫度下執行約30分鐘到10小時的持續時間的熱處理。9.根據權利要求1到8中任一權利要求所述的方法，其中所述氧化物從所述第二金屬層的金屬與來自所述氧化物半導體層的氧組合而形成。10.根據權利要求1到9中任一權利要求所述的方法，其中所述第二金屬層的金屬形成具有比所述氧化物半導體層中的氧化物低的吉布斯自由能的氧化物。11.根據權利要求1到10中任一權利要求所述的方法，其中處理所述氧化物半導體層及所述第二金屬層氧化上覆在所述源極區域及漏極區域上的實質上所有所述第二金屬層。12.根據權利要求1及權利要求5到11中任一權利要求所述的方法，其進一步包括:在于上覆在所述源極區域及所述漏極區域上的所述氧化物半導體層上形成所述第二金屬層之前，在所述第一金屬層上及在上覆在所述源極區域及所述漏極區域上的所述氧化物半導體層上形成第二電介質層；及各向異性地蝕刻所述第二電介質層，以形成與所述第一金屬層及所述第一電介質層相關聯的電介質側壁，以暴露所述第一金屬層，且暴露上覆在所述源極區域及所述漏極區域上的所述氧化物半導體層的部分。13.一種根據權利要求1到12中任一權利要求所述的方法制造的裝置。14.一種方法,其包括:提供襯底，所述襯底具有表面，所述表面包含源極區域、漏極區域及溝道區域，所述溝道區域介于所述源極區域與所述漏極區域之間；在所述襯底的所述源極區域及所述漏極區域上形成第一金屬層；在所述第一金屬層及所述襯底的所述溝道區域上形成氧化物半導體層；在上覆在所述溝道區域上的所述氧化物半導體層上形成第一電介質層；在所述第一電介質層上形成第二金屬層；在上覆在所述源極區域及所述漏極區域上的所述氧化物半導體層上形成第三金屬層；及處理上覆在所述源極區域及所述漏極區域上的所述氧化物半導體層，以在上覆在所述源極區域及所述漏極區域上的所述氧化物半導體層中形成重摻雜η型氧化物半導體，且在上覆在所述源極區域及所述漏極區域上的所述第一金屬層及所述第三金屬層中形成氧化物。15.根據權利要求14所述的方法，其中所述第一金屬層及所述第三金屬層的金屬包含鎂、鈦及錳的至少一者。16.根據權利要求14或15所述的方法，其中所述氧化物半導體層的氧化物半導體包含InGaZnO,InZnO,InHfZnO,InSnZnO,SnZnO,InSnO,GaZnO及ZnO的至少一者。17.根據權利要求14到16中任一權利要求所述的方法，其中處理所述氧化物半導體層及所述第二金屬層導致上覆在所述源極區域及所述漏極區域上的所述氧化物半導體層中的氧擴散到所述第一金屬層中及擴散到上覆在所述源極區域及所述漏極區域上的所述第三金屬層中。18.根據權利要求14到17中任一權利要求所述的方法，其進一步包括:在于上覆在所述源極區域及所述漏極區域上的所述氧化物半導體層上形成所述第三金屬層之前，在所述第二金屬層上及所述氧化物半導體層的所述源極區域及所述漏極區域上形成第二電介質層；及各向異性地蝕刻所述第二電介質層，以形成與所述第二金屬層及所述第一電介質層相關聯的電介質側壁，以暴露所述第二金屬層，且暴露上覆在所述源極區域及所述漏極區域上的所述氧化物半導體層的部分。19.一種設備,其包括:襯底，其包含表面；氧化物半導體，其提供在所述襯底表面上，所述氧化物半導體層的溝道區域介于所述氧化物半導體層的源極區域與漏極區域之間，所述氧化物半導體層的所述源極區域及所述漏極區域是重摻雜η型氧化物半導體；在所述氧化物半導體的所述溝道區域上的第一電介質；在所述第一電介質上的第一金屬；在所述氧化物半導體的所述源極區域上及所述漏極區域上的第一金屬氧化物；在所述第一金屬上及所述第一金屬氧化物上的第二電介質；接觸所述氧化物半導體的所述源極區域的第一金屬接觸件；及接觸所述氧化物半導體的所述漏極區域的第二金屬接觸件。20.根據權利要求19所述的設備，其進一步包括:在所述襯底表面上的第三電介質，其中所述氧化物半導體在所述第三電介質上。21.根據權利要求19或20所述的設備，其中所述襯底包含玻璃。22.根據權利要求19到21中任一權利要求所述的設備，其進一步包括:下伏在所述氧化物半導體的所述源極區域及所述漏極區域下的第二金屬氧化物。23.根據權利要求19到22中任一權利要求所述的設備，其進一步包括:顯示器；處理器，其經配置以與所述顯示器通信，所述處理器經配置以處理圖像數據；及存儲器裝置，其經配置以與所述處理器通信。24.根據權利要求19到23中任一權利要求所述的設備，其進一步包括:驅動器電路，其經配置以將至少一個信號發送到所述顯示器。25.根據權利要求24所述的設備，其進一步包括:控制器，其經配置以將所述圖像數據的至少一部分發送到所述驅動器電路。26.根據權利要求19到25中任一權利要求所述的設備，其進一步包括:圖像源模塊，其經配置以將所述圖像數據發送到所述處理器。27.根據權利要求26所述的設備，其中所述圖像源模塊包含接收器、收發器及發射器的至少一者。28.根據權利要求19到27中任一權利要求所述的設備，其進一步包括:輸入裝置，其經配置以接收輸入數據，且將所述輸入數據傳遞到所述處理器。【文檔編號】H01L29/66GK103503149SQ201280021881【公開日】2014年1月8日申請日期:2012年3月12日優先權日:2011年3月21日【發明者】金天弘,約翰·賢哲·洪,潘耀玲申請人:高通Mems科技公司