用于減輕半導體管芯中應力的布線層的制作方法
【專利摘要】公開一種用于半導體管芯的布線層。所述布線層包括把集成電路接合焊盤與UBM互連的跡線。所述布線層在介電材料層上形成。所述布線層包括設置在所述UBM下以吸收來自附接到所述UMB的焊料凸塊的應力的導電跡線。所述UBM下的跡線保護靠近所述焊料凸塊的所述下面的介電材料的部分免受所述應力影響。
【專利說明】用于減輕半導體管芯中應力的布線層
[0001]相關申請案
[0002]本申請是2009年10月23日提交的美國專利申請序列號12/604，584的部分繼續，所述申請的內容在此以引入方式并入本文。
【技術領域】
[0003]本發明大體上涉及半導體方塊，且更具體說來涉及用于半導體管芯的布線層設計。
[0004]發明背景
[0005]現代半導體封裝是通過在半導體晶片上形成多個集成電路來制造的。晶片通常被切成小塊-切割成單個的塊-每個小塊稱為管芯。每個管芯包括一個表面上的一個或更多個集成電路。這個表面(通常稱為“活性表面”)包括稱為輸入/輸出(I/o)焊盤的多個信號接口觸點。
[0006]管芯通常使用包括適于附接到外部電路板上的焊球的載體基板來封裝。載體基板通常包括核心和在核心的任一側上形成的一個或更多個堆積層。每個堆積層具有在介電材料層上形成的金屬化或跡線。載體基板包括用于與管芯的I/o焊盤電互連的接合焊盤。基板上的跡線用以把個別接合焊盤與它們對應的焊球互連。
[0007]可使用各種接合技術來在管芯上的I/O焊盤和基板上的接合焊盤之間形成可靠的電連接。兩種最流行的技術是引線接合和倒裝芯片組裝。
[0008]在引線接合中，管芯放置在載體基板上，其中它的活性表面背對載體基板。引線然后一端接合到管芯上的I/O焊盤，而另一端接合到基板上的對應的接合焊盤。
[0009]然而，在倒裝芯片組裝中，當附接管芯時，管芯的活性表面朝向載體基板。稱為焊料凸塊的少量焊料在附接之前沉積到每個I/o焊盤上。然后熔融焊料凸塊以把管芯上的每個I/O焊盤與基板上的對應的接合焊盤互連。
[0010]管芯上的I/O焊盤可放置在管芯的活性表面上任何位置。例如，在一些方塊中，I/O焊盤可分布在整個活性表面上，而在其它方塊中，I/O焊盤可限于靠近管芯的外圍邊界。在任一狀況下，管芯上的I/o焊盤通常不與它們最終附接到的基板上的接合焊盤對齊。如在倒裝芯片組裝期間所需要地，I/o焊盤也可彼此太接近以允許適當的焊料凸塊形成。因此，把這些原始I/o焊盤重新分布到更適于焊料凸塊形成的新的焊盤位置(稱為凸塊焊盤)常常是有利的。凸塊焊盤然后可與基板上的接合焊盤對齊并使用焊料凸塊來附接。為了把原始I/o焊盤重新分布到適于倒裝芯片接合的新的凸塊焊盤位置，布線層或重新分布層(RDL)通常在硅晶片上形成或者在個別管芯上的活性表面上形成。
[0011 ] 布線層通常在薄介電層上形成，在所述薄介電層上形成導電跡線以把每個i/o焊盤與對應的凸塊焊盤互連。跡線與管芯的下層被介電材料隔離，除了它們互連的I/o焊盤處。布線層允許I/o驅動器放置在管芯中任何位置，而不需要考慮基板接合焊盤的位置。I/O驅動器因此可自由放置在管芯中，因為重新分布層將使它凸塊焊盤上形成的焊料凸塊與基板上的接合焊盤對齊。布線層的使用也簡化了基板的形成，且常產生較少堆積層，從而降低了成本。
[0012]布線層可取決于布線需要而包括多個介電材料層和相關跡線。常在頂部布線層上形成鈍化層，以保護金屬跡線不暴露于空氣。鈍化層中的開口暴露凸塊焊盤。
[0013]凸塊下金屬化(UBM)通常在暴露的凸塊焊盤上形成，以提供低電阻電連接到焊料凸塊，從而附接到基板。焊料凸塊通常例如通過沉積焊膏來在凸塊焊盤的UBM上形成。
[0014]在倒裝芯片連接期間，重新分布的凸塊焊盤上形成的焊料凸塊與基板中對應的接合焊盤對齊，然后回流或熔融以形成可靠電和機械觸點。
[0015]在半導體管芯附接到基板之后，它的焊料凸塊在操作期間常經受機械和熱應力。每個凸塊焊盤有助于吸收否則將影響布線層中下面的介電層的一些應力。為了緩沖來自焊料凸塊的所述應力，每個凸塊焊盤常制成至少與它對應的UBM—樣大(常實質大于它對應的麗)。
[0016]然而，這是不利的，因為較大凸塊焊盤減小了可用于在布線層中布線導電跡線的區域，從而導致可潛在危及信號完整性的跡線和凸塊焊盤的密集的設置。另外，必須在大凸塊焊盤周圍布線的跡線可能需要更長，從而增大了它們的電阻和電容。跡線上增大的電阻和電容常導致功率跡線中的電壓降和信號跡線較長的傳播延遲。另外，較新、較小的方塊常需要小得多的凸塊焊盤來增大它們布線需要的可用區域，且常使用脆性介電材料。
[0017]一種用于減小凸塊焊盤尺寸的已知方法是在小凸塊焊盤頂部形成的大UBM之間使用聚酰亞胺，以助于減輕可影響管芯的介電層的應力。然而，不幸的是，這增大了封裝成本且可能不能與脆性介電層工作良好。
[0018]因此，需要允許增大跡線的數量而不會危及信號完整性并保護介電層免受熱和機械應力影響的半導體管芯。
發明概要
[0019]根據本發明的一個方面，提供一種半導體管芯，包括:在一片半導體晶片的一個表面上形成的集成電路；與所述集成電路互連的多個輸入/輸出(I/O)焊盤；和布線層。所述布線層包括:在一個表面上形成的介電層；和在所述介電層上形成的多個導電跡線，所述導電跡線中的每個在所述I/O焊盤中的一個I/O焊盤與所述介電層上形成的多個凸塊焊盤中的一個凸塊焊盤之間延伸。所述半導體管芯也包括多個凸塊下金屬化(UBM)，各自具有用于附接多個焊料凸塊的各自的焊料凸塊的頂面；和比所述頂面小且與所述凸塊焊盤中各自的凸塊焊盤物理接觸的底部接觸表面。所述導電跡線中的至少一些靠近所述凸塊焊盤通過而不接觸所述凸塊焊盤，通過所述UBM中的一個UBM的頂面下面，以機械增強靠近所述UBM中的一個UBM的布線層。
[0020]根據本發明的又一方面，提供一種半導體管芯，包括:在一個表面上形成的至少一個集成電路，和連接到所述集成電路的多個輸入/輸出(I/o)焊盤；包括以下的布線層:在所述管芯的所述表面上形成的介電層，和在所述介電層上形成的多個導電跡線，所述導電跡線中的每個在所述I/o焊盤中的一個I/O焊盤與所述介電層上形成的多個凸塊焊盤中的一個凸塊焊盤之間延伸；和在所述凸塊焊盤上形成的多個焊料凸塊，用于把所述集成電路與基板電互連。所述凸塊焊盤中的至少一個包括在半徑大于或等于在所述每個凸塊焊盤上形成的對應的凸塊下金屬化(UBM)的頂面的平均半徑的圓限定區域中。所述導電跡線中的至少一些通過所述圓限定區域而不接觸包括的凸塊焊盤，以機械增強靠近所述包括的凸塊焊盤的所述布線層。
[0021]本領域技術人員在結合附圖參看本發明的特定實施方案的以下描述之后將顯而易見本發明的其它方面和特征。
[0022]附圖簡述
[0023]在僅以舉例的方式描述本發明的實施方案的附圖中，
[0024]圖1是把I/O焊盤重新分布到凸塊焊盤的常規半導體管芯的常規布線層的平面圖；
[0025]圖2是常規半導體管芯的垂直剖面圖；
[0026]圖3是圖2的常規半導體管芯的部分的平面圖；
[0027]圖4是本發明的實施方案的示范性半導體管芯的部分的垂直剖面圖；
[0028]圖5是圖4示出的示范性半導體管芯的部分的平面圖；
[0029]圖6是圖4的示范性半導體管芯的另一剖面圖；
[0030]圖7是示出圖5的示范性凸塊焊盤和圖4的常規凸塊焊盤的相對尺寸的圖；
[0031]圖8是圖4的半導體管芯的示范性布線層的平面圖；
[0032]圖9是圖8的平面圖，其中為達與示范性凸塊焊盤比較的目的繪出了常規凸塊焊盤的外罩；
[0033]圖10是本發明的實施方案的示范性半導體管芯的部分的垂直剖面圖；
[0034]圖11是圖10示出的示范性半導體管芯的部分的平面圖；和
[0035]圖12是圖10的半導體的布線層的平面圖。
【具體實施方式】
[0036]圖1示出常規半導體管芯100的布線層的平面圖。管芯100包括形成集成電路的部分的原始I/o焊盤114A、114B、114C (個別或統稱為I/O焊盤114)，和適于進行倒裝芯片焊料凸塊形成的重新分布的凸塊焊盤104么、1048、104(:、1040(個別或統稱為凸塊焊盤104)。導電跡線122A、122B、122C、122D、122E、122F (個別或統稱為導電跡線122)把I/O焊盤114與對應的凸塊焊盤104互連。
[0037]圖2示出常規半導體管芯100的部分的垂直剖面圖，所述部分包括導電跡線122、I/O焊盤114和凸塊焊盤104，焊料凸塊112在凸塊焊盤104上形成。I/O焊盤114在包括在一片半導體晶片(例如，硅晶片)上形成的集成電路的管芯100的下金屬層116上形成。
[0038]凸塊焊盤104提供到集成電路的I/O連接點。凸塊焊盤104上形成的焊料凸塊112用以使用倒裝芯片連接技術把管芯100附接到例如載體基板或印刷線路板的基板。
[0039]在下金屬層116上形成的布線層108包括介電層120和在介電層120上形成的導電跡線122。介電層120把下金屬層116與導電跡線122隔離，除了在I/O焊盤114處。導電跡線122中每一個把I/O焊盤114與凸塊焊盤104互連。
[0040]每個凸塊焊盤104上形成的凸塊下金屬化(UBM) 102向每個焊料凸塊112提供低電阻附接表面。每個UBM102可具有與焊料凸塊112通信的頂面102A和與凸塊焊盤104通信的底部接觸表面102B。
[0041]為了把管芯100與基板互連，焊料凸塊112與基板上的接合焊盤對齊且使用熱來熔融以與基板形成電和機械接合。
[0042]在操作期間，半導體管芯100消耗電壓或電流輸入形式的電能，并把一些所述能量作為熱來消耗。熱使管芯100和管芯100附接到的基板以各自的熱膨脹系數(CTE)膨脹。管芯100的CTE和基板(管芯100通過焊料凸塊112與所述基板互連)的CTE常不同。CTE值的這個不匹配在焊料凸塊112和例如UBM102和布線層108中介電材料120的其它附近的結構上產生熱應力。熱應力以外，靠近焊料凸塊112的結構也可經受由基板或管芯100的撓曲和/或振動產生的機械應力。
[0043]熱和/或機械應力可潛在地損壞布線層108(具體說來，介電材料120)和下層116中使用的其它材料。例如，下層116中可使用極低K(ELK)介電材料(介電常數值K < 3.0)。然而，ELK材料傾向于發脆，且在機械或熱應力下可能翹曲、破裂或折斷。不必需是ELK的介電材料也可由于暴露于熱和機械應力而損壞。
[0044]為了減輕應力對布線層108和下層116的介電材料120的影響，凸塊焊盤104常制作得比UBM102大。大凸塊焊盤有助于吸收否則將影響下面的介電材料的應力。
[0045]圖3示出了 UBM102和凸塊焊盤104的表面的相對尺寸，圖3示出沿圖2的線II1-1II的常規管芯100的部分的平面圖。如示出，常規凸塊焊盤104比UBM102大，因此有助于吸收來自對應的焊料凸塊(圖3中未示出)的機械和熱應力，從而防止對介電材料120和下層116造成損壞。
[0046]不幸的是，較大凸塊焊盤104減小了可用于在布線層108中布線導電跡線122的可用區域。另外，一些跡線需要較長，以在較大焊盤104周圍布線。如所述，長跡線產生增大的電阻和電容，這又導致功率跡線的電壓降和信號跡線上增大的傳播延遲。另外，使用45nm或更慢的過程技術形成的集成電路通常尺寸較小，且常用ELK介電材料來封裝。例如凸塊焊盤104的大凸塊焊盤可能不適于所述設備。
[0047]因此，本發明的示范性實施方案可使用適于與ELK介電材料連用的較小尺寸的凸塊焊盤。較小的焊盤尺寸可釋放空間，從而允許在給定區域中增大功率和接地跡線的密度。相反地，新釋放空間允許在平行跡線之間增大間隔，這樣可減小串擾。如可理解地，減小的串擾和/或增加的功率和接地跡線有助于改善信號完整性并增大性能。
[0048]因此，圖4示出本發明的實施方案的示范性半導體管芯200的垂直剖面圖。圖5示出圖4中示范性管芯200的部分的平面圖。如所示出，示范性管芯200包括在一片半導體晶片(例如，娃晶片或神化嫁晶片)上形成的集成電路(IC)和與IC互連的I/O焊盤214,I/O焊盤214可例如由鋁(Al)或銅(Cu)制成。
[0049]管芯200也可包括由一個或更多個介電材料220層制成的布線層208，每個介電材料220層上形成有導電跡線222A、222B、222C (個別或統稱為導電跡線222)層。管芯200可包括例如鈍化層206的防護蓋，以免導電跡線222暴露于空氣，從而阻止氧化。導電跡線222可把I/O焊盤214與凸塊焊盤204中的對應的凸塊焊盤204互連。
[0050]可形成多個焊料凸塊212，每個焊料凸塊212都在一個凸塊焊盤204上。焊料凸塊212可用以使用倒裝芯片附接方法來把管芯200附接到基板。焊料凸塊212可與基板上對應的接合焊盤對齊，且被回流以形成電和機械接合。本領域技術人員已知倒裝芯片附接方法。
[0051]每個導電跡線222可使I/O焊盤214 —端連接到對應的凸塊焊盤204 (因此焊料凸塊212)。方便地，凸塊焊盤204提供到管芯200上的集成電路的I/O互連。
[0052]如可理解地，設計I/O焊盤214和相關I/O驅動器電路的放置而無需考慮凸塊焊盤放置可能是有利的，以免干擾其它優化。I/o焊盤204可為區域焊盤、多列焊盤、周邊焊盤等。不管I/O焊盤204的位置怎樣，布線層208可用以把I/O焊盤214重新分布到凸塊焊盤204以使焊料凸塊212與基板上各自的接合焊盤對齊。
[0053]導電跡線222通常由銅或鋁制成，但是也可由例如金、鉛、錫、銀、鉍、銻、鋅、鎳、鋯、鎂、銦、碲、鎵等的其它金屬制成。也可使用上述金屬中的一個或更多個的合金。
[0054]凸塊下金屬化(UBM) 202可在每個凸塊焊盤204上形成以向焊料凸塊212提供低電阻安裝表面。例如，在一個實施方案中，焊膏可沉積在每個UBM202上以形成每個焊料凸塊 212。
[0055]每個UBM202可具有與對應的焊料凸塊212通信的頂面202A，和與下面的各自的凸塊焊盤204通信的底部接觸表面202B。UBM202在它頂面202A和它底部接觸表面202B之間可包括若干子層(未示出)，例如，粘合子層、擴散阻擋層子層、焊料吸附子層且可選地氧化阻擋子層。底部接觸表面202B與凸塊焊盤204物理接觸。
[0056]UBM202的形成可包括清洗、絕緣氧化物去除和與焊料凸塊212形成良好的電和機械連接的沉積冶金。焊料吸附子層向熔融焊料提供易吸附表面，以把焊料凸塊212很好地接合到下面的凸塊焊盤204。焊料凸塊212 (如圖2的焊料凸塊112)可使用熱來熔融，以在半導體管芯200和基板或電路板之間形成電和機械互連。
[0057]如下文將詳細討論，管芯200的凸塊焊盤204比管芯100的凸塊焊盤104小。因此，布線層208提供更多的空間或添加的空間來布線導電跡線222，這可使長度變短。較短跡線是有利的，因為這使跡線電阻和電容減小。減小的電阻和電容值又使得功率跡線上的電壓降減小且使信號跡線上的信號傳播延遲變小。
[0058]圖6示出沿圖5的線V1-VI的半導體管芯200的垂直截面。如圖6示出，示范性凸塊焊盤204比它對應的UBM202小。示范性凸塊焊盤204通過金屬跡線222與I/O焊盤214互連。
[0059]比較圖2與圖4(或圖3與圖5)，可觀察到，較小凸塊焊盤204，允許在與凸塊焊盤104占據的區域大約相同的區域中布線多個導電跡線222A、222B和222C (個別或統稱為導電跡線222)。圖7和圖9中進一步描述凸塊焊盤104和凸塊焊盤204的相對尺寸。
[0060]現在，為了減輕可能由于凸塊焊盤204的減小的尺寸所產生的應力對布線層208中介電材料的影響，一個或更多個跡線222可用有助于吸收機械和/或熱-機械應力的方式來在凸塊焊盤204附近布線。
[0061]特別說來，在圖4-6所述的特定實施方案中，導電跡線222A、222B、222C靠近凸塊焊盤204通過以機械增強靠近UBM202的布線層208。圍繞凸塊焊盤204或靠近凸塊焊盤204通過的導電跡線222A、222B的部分可在UBM202的頂面202A下面，但不在與凸塊焊盤204物理接觸的底部接觸表面202B下面。導電跡線222A、222B因此增強了靠近UBM202的布線層208。靠近凸塊焊盤204通過的導電跡線222A、222B的部分因此可吸收來自附接到凸塊焊盤204的焊料凸塊的機械和/或熱應力，以保護靠近焊料凸塊212的下面的介電材料 220。
[0062]如圖5示出，每個凸塊焊盤204可包括在圓限定區域224中，圓限定區域224的半徑R_a不小于頂面UBM202A的平均半徑Ribm (即，Rarea≥R-，其中R?=D2/2)。如下文將詳細描述，導電跡線中的至少一些(例如，跡線222A、222B)可通過圓限定區域224而不直接接觸其中包括的凸塊焊盤，以機械增強靠近包括的凸塊焊盤的布線層208。
[0063]凸塊焊盤204和圓限定區域224中導電跡線222A、222B、222C的部分可視為具有(從應力吸收觀點看來)跟常規凸塊焊盤104 —樣大的有效尺寸的“虛擬焊盤”。限定區域224可有效緩沖來自對應的焊料凸塊(在限定凸塊焊盤204的UBM表面202A上形成)的應力，從而保護下面的介電材料免受應力導致的損壞。當然，在其它實施方案中，圓限定區域224的尺寸可與常規凸塊焊盤104相等、大于常規凸塊焊盤104或甚至稍微小于常規凸塊焊盤 104。 [0064]為了比較不同形狀的焊盤、UBM和限定區域的相對尺寸，給定形狀的內切圓的直徑可被認為是代表形狀的尺寸。
[0065]在圖2中，UBM102的頂面102A中的內切圓的直徑可約為80ym(SP，d2 ^ 80 μπι)。換句話說，UBM頂面102Α的內徑約為80 μ m/2=40 μ m。凸塊焊盤104的內切圓的直徑可約為92 μ m (B卩，d3 ^ 92 μπι);且開口 110的內切圓的直徑(或底部接觸表面102Β的內切圓的直徑，且標記為(I1)可約為60 μ m (即，(I1 ^ 60 μ m)。
[0066]然而，在圖4中，在一個實施方案中，UBM202的頂面202A的直徑(內切圓的直徑)(標記為D2)可約為80 μπι (B卩，D2 ^ 80 μπι)。凸塊焊盤204的直徑(內切圓的直徑)可約為50 μπι (B卩，在圖4中，D3 ^ 50 μ m)，且開口 210的直徑(內切圓的直徑)(在圖4中標記為D1)可約為46 μ m (即，D1 ^ 46 μ m)。每個導電跡線222的寬度(標記為W1)可約為12 μ m。如本領域技術人員應理解，以上附圖只是示范性的，且在其它實施方案中可使用較大或較小尺寸。
[0067]又，UBM表面202A、202B、凸塊焊盤204和開口 210的形狀不必需統一也不必是八邊形。相反，UBM202、凸塊焊盤204和鈍化開口 210可采用任何形狀且可具有變化的尺寸。它們可例如具有其它多邊形形狀，例如六邊形或長方形。它們也可采用其它形狀:它們可為圓形、橢圓形、不規則形狀或任何合適尺寸的任意形狀。
[0068]在示范性布線層208中把導電跡線222A、222B、222C設置在凸塊焊盤204周圍或圍繞凸塊焊盤204設置是有利的。除了允許增加在給定區域中信號布線跡線的數量，所述設置創建了呈圓限定區域224形式的應力緩沖區域，所述應力緩沖區域可有效地提供與大得多的常規凸塊焊盤104 —樣多的保護以對抗應力。如可理解，應力被靠近凸塊焊盤204(在區域224中)的導電跡線222A、222B、222C的部分吸收，所述應力否則將損壞布線層208的下面的介電材料。
[0069]圖7示出示范性凸塊焊盤204和常規凸塊焊盤104以及代表各種應力緩沖區的輪廓的示范性圓限定區域的相對尺寸。區域702對應于較大常規凸塊焊盤104和同心設置的較小示范性凸塊焊盤204之間的表面區域的差。在常規凸塊焊盤104中，沒有區域702(形成凸塊焊盤104的部分)可用于布線。方便地，區域702的部分可用于在使用凸塊焊盤204的示范性實施方案中布線跡線。
[0070]然而，相反地，雖然整個區域702有助于吸收例如凸塊焊盤104的常規焊盤中的應力，但是在本發明的示范性實施方案中，只有跡線所占據的區域702的部分才吸收應力以增強布線層208。為了增大區域702中的應力吸收，示范性實施方案可增大導電跡線覆蓋的區域702的百分比。
[0071]在示范性布線層208中，應力緩沖區(應力吸收區域)不必限于區域702。相反，它可能比區域702小或大。因此，應力緩沖區域可由第一圓限定區域224’界定，第一圓限定區域224’包括凸塊焊盤204和其中包括的跡線的部分。如圖7示出，圓限定區域224’的尺寸可小于凸塊焊盤104。然而，比焊盤104大的應力緩沖區可通過使用圍繞凸塊焊盤204的更多的跡線來形成，以增強布線層208。這通過圖7示出的第二圓限定區域224”來舉例說明。如可理解地，增大被凸塊焊盤和其中包括的導電跡線的部分覆蓋的給定圓限定區域(例如，區域224”)的表面區域的比例，向靠近所包括的凸塊焊盤的布線層208提供了更大的機械增強。在一些實施方案中，被導電跡線覆蓋的區域702的比例可在約30%和100%之間。
[0072]圖8示出示范性半導體管芯200的示范性布線層208的平面圖。布線層208包括集成電路的原始I/o焊盤214A、214B、214C (個別或統稱為I/O焊盤214)和適于進行倒裝芯片焊料凸塊形成的重新分布的示范性凸塊焊盤204A、204B、204C、204D (個別或統稱為凸塊焊盤 204)。導電跡線 222D、222E、222F、222G、222H、2221、222J、222K、222L (個別或統稱為導電跡線222)用以把I/O焊盤與對應的凸塊焊盤(未全部示出)互連。
[0073]在圖1中，在凸塊焊盤104A和104D之間只布線了五個信號跡線。然而，在圖8中，在凸塊焊盤204A和凸塊焊盤204D之間可容納至少十個信號、接地和功率跡線(即，222D、222E、222F、222G、222H、2221、222J、222K、222L 和 222M)。如可觀察到，圖 8 的布線層在凸塊焊盤之間包括更多的信號跡線，而不會使隔開相鄰跡線的間隔變窄，這樣可促進改善的信號密度。
[0074]在圖8中，布線層208的所述導電圖案包括第一導電跡線222A’和第二導電跡線222B’，第一導電跡線222k’把附接第一焊料凸塊的第一凸塊焊盤204A互連到I/O焊盤214A，第二導電跡線222B’把附接第二焊料凸塊的第二凸塊焊盤204B互連到第二 I/O焊盤214B。I/O焊盤214可具有任何形狀且可放置在管芯200上任何位置。
[0075]圖9也示出示范性半導體管芯200的示范性布線層208的平面圖，其中示出常規假定凸塊焊盤104A’、104B’、104C’、104D’的輪廓(個別或統稱為焊盤輪廓104，)以示出示范性布線層208所達到的相對尺寸和布線密度。
[0076]如所示出，導電跡線222B’、222C’的部分(例如，焊盤輪廓104A’中的部分)至少部分圍繞凸塊焊盤204A或靠近凸塊焊盤204A通過。接近凸塊焊盤204A的跡線222A’、222B’、222C’的部分因此吸收來自附接到凸塊焊盤204A的焊料凸塊的應力。所述設置有效地形成“虛擬焊盤”或包圍焊盤204A的限定區域(例如，輪廓104A’或其中的內切圓)，以保護靠近焊盤204A的介電層免受熱和機械應力所造成的潛在損壞。
[0077]圖8-9也示出另外的焊盤204C和204B，每個都與個別的各自的跡線互連。如所示出，雖然導電跡線222B’、222C’不直接互連凸塊焊盤204A，但是導電跡線222B’、222C’的部分有助于保護靠近焊盤204A的介電層。
[0078]有利地，制造半導體管芯200不需要昂貴的另外的步驟。例如，一種制造例如管芯200的半導體管芯的方法可包括準備具有包括在活性表面上形成的一組I/O焊盤的至少一個集成電路(IC)的晶片。例如包括介電材料層的布線層208的布線層可在晶片上形成。布線層上面可形成把第一焊盤(例如，凸塊焊盤204)與第一 I/O焊盤互連的至少一個導電跡線。布線層也可包括第二凸塊焊盤、第二 I/o焊盤和把凸塊焊盤與第二 I/O焊盤互連的第二導電跡線。可形成第二導電跡線(例如，跡線222B’)，以靠近第一凸塊焊盤(例如，圖8中的凸塊焊盤204A)通過，且所述第二導電跡線也可部分圍繞第一凸塊焊盤。第二導電跡線因此可緩沖來自附接到第一凸塊焊盤的焊料凸塊的應力，以保護靠近焊料凸塊的下面的介電材料免受應力影響。
[0079]也可形成鈍化層。所述制造方法還可包括在鈍化層上形成開口以暴露凸塊焊盤，和在每個凸塊焊盤上形成凸塊下金屬化(UBM)焊盤以安裝、沉積焊料凸塊或把焊料凸塊附接到凸塊焊盤上。
[0080]所述方法還可包括使用倒裝芯片附接把管芯200附接到載體基板上。倒裝芯片附接是本領域技術人員已知的，且在例如NewYork: McGrawHi 11中Harper, CharlesA.的2005年的ElectronicPackagingandInterconnection第四版中討論，所述文獻以引用的方式并入本文。
[0081 ] 圖10到12不出本發明的另一不范性實施方案的又一半導體管芯300的部分。如所示出，半導體管芯300包括布線層308，布線層308包括多個導電跡線322a、
322b......322g(個別或統稱為導電跡線322)。布線層308可包括在下金屬層304頂部形
成的介電質306。UBM302允許通過焊料凸塊312 (圖10)把管芯300附接到基板等。像導
電跡線222 (圖4-9)的每個導電跡線322a、322b、322c......322g可在半導體管芯300的
IC上發出I/O焊盤314a、314b......314g (圖12)，并從IC攜帶信號、功率等且向IC攜帶
信號、功率等。然而，與圖4-9的實施方案中不同，導電跡線322d充當UBM302的凸塊焊盤。這樣，UBM302可直接從充當或代替UBM302的常規凸塊焊盤(如凸塊焊盤104)的多個導電跡線中的一個上的接觸點延伸。跡線322d可延伸超出UBM302并延伸到另一 UBM (未示出)，或其它終止點。
[0082]特別說來，如圖10示出，UBM302可通過延伸穿過介電質306的金屬化通孔310來與跡線322電互連。又如示出，一般平行于跡線322d延伸的多個其它跡線322在UBM302下方延伸以向UBM322和布線層308提供足夠的結構增強，如參看圖11最好地理解。充當凸塊焊盤的跡線322d不需要比剩余跡線322大，且不需要在凸塊下金屬化302下方物理終止，但可替代性地從I/O焊盤314d延伸到相關UBM的接觸點，且潛在性地延伸出去。這樣，像跡線322d的信號跡線可用以向如UBM302的若干UBM提供信號、功率等。同樣，因為跡線322不占據另外的空間，所以新空閑的空間允許跡線322和可能更寬的跡線之間的間隔增大，以減小串擾并增大跡線322攜帶的功率。如應理解，增強跡線322不需要平行，但或者可在像UBM302的UBM下方延伸，且在幾何結構上設置成增強靠近UBM302的介電質306。
[0083]有利地，如圖8-11示出的跡線222/322的布線圖允許增大布線密度，同時仍吸收來自焊料凸塊的否則將負面影響用較小方塊使用的增大脆性介電材料的一些應力。充當凸塊焊盤的跡線322上的較小凸塊焊盤204或接觸點允許比起常規較大凸塊焊盤具有更多信號、功率/接地布線跡線222/322。另外，較小凸塊焊盤204/跡線322的電容性將不足以進行信號傳輸。
[0084]功率和接地跡線的有效電阻可通過增大有利地產生更有效功率使用的布線層上的功率/接地跡線的數量來減小。另外，本發明的實施方案的示范性半導體方塊允許凸塊焊盤形狀不需要符合在凸塊焊盤上形成的UBM焊盤的形狀。[0085]方便地，所述實施方案可避免與在UBM和布線層之間添加聚酰亞胺緩沖相關的成本。
[0086]如可理解，圖4-5中為了清楚起見只示出了一個介電材料層220和一個對應的導電跡線層222。然而，本領域技術人員應理解，在其它實施方案中，可設置彼此由布線層208中的介電材料層隔離的若干跡線層。
[0087]在其它實施方案中，管芯200的布線層208中只有一些凸塊焊盤可由靠近凸塊焊盤通過的導電跡線圍繞。存在不必具有靠近各自的UBM通過的導電跡線的一些其它的凸塊焊盤以機械增強布線層208。除了比對應的UBM的上表面小的示范性凸塊焊盤204，也可存在比對應的UBM大的其它凸塊焊盤(像凸塊焊盤104)。
[0088]本發明的實施方案可用于各種應用中，包括制造DRAM、SRAM、EEPR0M、快閃存儲器、圖形處理器、通用處理器、DSP和各種標準模擬、數字和混合信號電路封裝。
[0089]當然，上述實施方案旨在僅為說明性而絕不是限制性的。執行本發明的所述實施方案允許對形式、部件的設置、操作的細節和順序的許多修改。相反，本發明旨在包括如權利要求書所限定的范圍中的所有所述修改。
【權利要求】
1.一種半導體管芯，包括: i)在一片半導體晶片的一個表面上形成的集成電路； ?)與所述集成電路互連的多個輸入/輸出(I/O)焊盤； iii)包括以下的布線層:在所述一個表面上形成的介電層；和在所述介電層上形成的多個導電跡線，所述導電跡線中的每個從所述I/O焊盤中的一個延伸； iv)多個凸塊下金屬化(UBM)，各自 包括用于附接多個焊料凸塊的各自的焊料凸塊的頂面； 其中所述導電跡線中的至少一個通過所述UBM中的一個UBM的頂面下面，且在幾何結構上設置成機械增強靠近所述UBM中的所述一個UBM的所述布線層。
2.如權利要求1所述的半導體管芯，其中所述布線層包括多個導電跡線層，所述導電跡線層中的每個由至少一個介電層與所述多個導電跡線層中的另一導電跡線層隔開。
3.如權利要求1所述的半導體管芯，其中所述導電跡線中的所述至少一些吸收來自所述焊料凸塊中的對應的焊料凸塊的應力，所述應力由所述半導體管芯和所述焊料凸塊附接到的基板的熱膨脹系數的不匹配產生。
4.如權利要求1所述的半導體管芯，其中所述導電跡線中的所述至少一些包括功率跡線、接地跡線和信號跡線中的一個。
5.如權利要求1所述的半導體管芯，其中定義為半徑Rarea大于或等于對應的UBM的頂面的平均半徑Rubm的圓形區域的包括凸塊焊盤的圓限定區域使不包括所述包括的凸塊焊盤的它30%到100%的區域被所述導電跡線的部分覆蓋。
6.如權利要求1所述的半導體管芯，其中所述凸塊焊盤中的每個凸塊焊盤內切圓的直徑約為50 μ m。
7.如權利要求6所述的半導體管芯，其中所述UBM中的每個UBM的頂面的內切圓直徑約為80 μ m,且所述UBM中的所述每個UBM的底部接觸表面的內切圓直徑約為46 μ m。
8.如權利要求7所述的半導體管芯，其中所述導電跡線中的每個的寬度約為12μ m。
9.如權利要求1所述的半導體管芯，其中所述管芯使用倒裝芯片連接附接到所述基板。
10.如權利要求1所述的半導體管芯，其中所述封裝是以下之一:DRAM、SRAM、EEPROM、快閃存儲器、圖形處理器、通用處理器和DSP。
11.一種半導體管芯，包括: i)在一個表面上形成的至少一個集成電路，和連接到所述至少一個集成電路的多個輸入輸出(I/O)焊盤； ii)包括以下的布線層:在所述管芯的所述表面上形成的介電層，和在所述介電層上形成的多個導電跡線，所述導電跡線中的每個在所述I/O焊盤中的一個I/O焊盤與所述介電層上形成的多個凸塊焊盤中的一個凸塊焊盤之間延伸；和 iii)在所述凸塊焊盤上形成的多個焊料凸塊，用于把所述集成電路與基板電互連； 其中所述凸塊焊盤中的至少一個包括在半徑大于或等于在所述每個凸塊焊盤上形成的對應的凸塊下金屬化(UBM)的頂面的平均半徑的圓限定區域中，所述導電跡線中的至少一些通過所述圓限定區域而不接觸包括的凸塊焊盤，以機械增強靠近所述包括的凸塊焊盤的所述布線層。
12.如權利要求11所述的半導體管芯，其中圓限定區域中包括的所述至少一個凸塊焊盤的形狀是六角形、八角形和多邊形中的一個。
13.如權利要求11所述的半導體管芯，還包括在所述UBM頂部形成的焊料凸塊。
14.如權利要求13所述的半導體管芯，其中所述焊料凸塊中的一個焊料凸塊附接到所述UBM的所述頂面，且比所述頂面小的所述UBM的底部接觸表面與所述至少一個凸塊焊盤物理通信。
15.一種用于半導體管芯的布線層，所述布線層包括: i)使用凸塊下金屬化(UBM)來附接焊料凸塊的多個凸塊焊盤； ii)把所述凸塊焊盤中的對應的凸塊焊盤與在管芯上形成的集成電路的多個輸入/輸出(I/O)焊盤互連的多個導電跡線； 所述導電跡線中的至少一個靠近所述凸塊焊盤中的一個凸塊焊盤通過，以機械增強靠近所述UBM中的對應的UBM的所述布線層。
16.如權利要求15所述的布線層，其中所述凸塊焊盤中的每個的形狀是多邊形、圓形和矩形中的一個。
17.如權利要求15所述的布線層，其中所述凸塊焊盤中的至少一個形成為相關UBM的所述跡線中的一個跡線上的接觸點。
18.如權利要求15所述的布線層，其中所述多個導電跡線中的每個包括以下至少一個:銅、招、金、鉛、錫、銀、秘、鋪、鋅、鎳、錯、鎂、銦、締和鎵。
19.如權利要求15所述的布線層，還包括介電層，其中所述多個導電跡線在所述介電層上形成。
20.—種半導體管芯,包括如權利要求15所述的布線層。
21.一種制造半導體管芯以使管芯具有與多個輸入/輸出(I/O)焊盤互連的集成電路(IC)的方法，所述方法包括: i)在介電層上形成多個導電跡線，所述跡線把多個凸塊下金屬化(UBM)接觸點中的對應的接觸點與所述I/O焊盤互連，所述導電跡線中的至少一個靠近所述接觸點中的一個接觸點通過，以增強靠近所述UBM接觸點中的所述接觸點的所述介電層；和 ii)把多個所述焊料凸塊附接到與所述UBM中的對應的UBM互連的UBM。
22.如權利要求21所述的方法，還包括在所述布線層上形成鈍化層。
【文檔編號】H01L21/71GK103563067SQ201280019784
【公開日】2014年2月5日 申請日期:2012年4月23日 優先權日:2011年4月22日
【發明者】羅登·托帕奇奧, 加布里埃爾·翁 申請人:Ati科技無限責任公司