專利名稱：導線架框條及封裝體的制作方法
技術領域：
本實用新型涉及一種導線架框條及封裝體，特別是用于半導體封裝的一種導線架框條及封裝體。
背景技術：
隨著資訊傳輸容量越來越高，對資訊傳輸的速度要求也大幅提高，同時在多功能攜帶型電子產品的驅動下，半導體制程發展無可避免地朝向高容量，銪線寬的高密度化、高頻、低耗能等多高能整合方向，而亦使半導體封裝朝向I/o線多、高散熱及封裝尺寸縮小化發展，其中，半導體封裝技術主要在于，防止晶片受到外界溫度，濕氣的影響，以及雜塵的污染，并提供晶片與外部電路之間電性連接，一般封裝型態如四方平面封裝(QFP)、四方平面無外引腳封裝(QFN)、小型化封裝(SOP)等。隨著芯片設計的速度越來越快，功率也越來越大，在高電壓、高電流、高頻率、高靈敏度、高精密、高濕度及高低溫溫差大等情況，對微電子產品的可靠性質量要求也越來越高，另外，特別是例如醫療儀器、汽車行業、測試設備及航天航空等領域，耦合電路模擬信號需要信號之間的隔離屏蔽，然而，上述半導體元件在封裝的過程中，在封裝體外的引腳打彎后，連接芯片座的支撐條在最后工序會被切斷，為了避免切到損傷封裝體，因而切斷支撐條的位置與封裝體邊緣至少要保證一定的距離，即成品封裝體在無引腳的兩側邊緣相應的位置會露出支撐條殘留段的金屬材料，進而產生電性干擾及分層的情況，進而乎影響可靠性質量要求及導致屏蔽效果不佳。故，有必要提供一種半導體封裝用導線架條，以解決現有技術所存在的問題。
實用新型內容有鑒于此，本實用新型提供一種半導體封裝用導線架條，以解決在封裝體成品邊緣會露出支撐條的金屬材料而產生電 性干擾及分層的情況。本實用新型的主要目的在于提供一種半導體封裝用導線架條，其可以通過支撐凸部支撐封裝體，使支撐凸部自膠體中分離出來時不必進行切斷支撐條的工序。本實用新型的次要目的在于提供一種半導體封裝用導線架條，其可以通過支撐凸部，使芯片座與所述封裝體不具有引腳的兩側隔絕，進而可避免產生電性干擾及分層的情況。為達成本實用新型的前述目的，本實用新型一實施例提供一種導線架框條，其中所述導線架框條包含一外框、一支架單元及數個導線架單元，所述支架單元包含數個第一支架及數個第二支架，所述第一支架及第二支架交錯排列在所述外框的范圍內，所述導線架單元排列在所述第一支架及第二支架定義的空間內，每一導線架單元包含一芯片座、至少一支撐條、至少二支撐凸部及數個間隔排列的引腳，所述支撐條連接所述芯片座，所述支撐凸部自所述導線架單元的兩側的所述第二支架突伸向所述芯片座且與所述芯片座相分離，所述引腳連結于所述第一支架。[0009]為達成本實用新型的前述目的，本實用新型另一實施例提供一種封裝體，其中所述封裝體包含一芯片座、一芯片、至少一支撐條、數個間隔排列的引腳、一膠體及至少一支撐槽，所述芯片設置在所述芯片座上；所述支撐條連接所述芯片座；所述引腳電性連接所述芯片；所述膠體包覆所述芯片座、芯片、支撐條及引腳；所述支撐槽形成在所述膠體上，且所述支撐槽與支撐條位于所述膠體的不同側。根據上述導線架框條及封裝體，通過支撐凸部支撐封裝過程中切掉第一支架及連接肋的封裝體單元，支撐凸部自膠體中分離出來時不必進行切斷支撐條的工序，使芯片座與所述封裝體不具有引腳的兩側隔絕，進而可避免現有因支撐條殘留段裸露于封裝體無引腳的兩側而產生電性干擾及分層的情況。
圖1是本實用新型一實施例導線架框條的上視圖。圖1A是圖1實施例的導線架框條另一形態的部分上視圖。圖1B是圖1實施例的導線架框條又一形態的部分上視圖。圖2是圖1實施例的部分上視圖。圖3是圖2實施例11-1I的剖視圖。圖4是圖1實 施例的導線架框條封裝后的示意圖。圖5至圖7是本實用新型一實施例導線架框條的封膠方法的示意圖。
具體實施方式
以下各實施例的說明是參考附加的圖式，用以例示本實用新型可用以實施的特定實施例。再者，本實用新型所提到的方向用語，例如上、下、頂、底、前、后、左、右、內、外、側面、周圍、中央、水平、橫向、垂直、縱向、軸向、徑向、最上層或最下層等，僅是參考附加圖式的方向。因此，使用的方向用語是用以說明及理解本實用新型，而非用以限制本實用新型。請參照圖1所示，本實用新型一實施例提供一種導線架框條100，所述導線架框條100是利用一金屬板制作而成，所述金屬板可選自各種具良好導電性的金屬，例如銅、鐵、鋁、鎳、鋅或其合金等。本實用新型將于下文逐一詳細說明各元件的細部構造、組裝關系及其運作原理。所述導線架框條100包含一外框21、一支架單元22及數個導線架單元23，所述支架單元22包含數個第一支架221及數個第二支架222，所述第一支架221及第二支架222交錯排列在所述外框21的范圍內，所述導線架單元23排列在所述第一支架221及第二支架222定義的空間210內，每一導線架單元23包含一芯片座231、至少一支撐條232、至少二支撐凸部223及數個間隔排列的引腳234，所述支撐條232的一端連接所述芯片座231，所述支撐凸部223自所述導線架單元23的兩側的所述第二支架222突伸向所述芯片座231且與所述芯片座231相分離，所述引腳234連結于所述第一支架221。在本實施例中，所述引腳234之間另包含有一連接肋235，所述支撐條232的另一端連接在所述引腳234之間的連接肋235上，也就是所述支撐條232位于所述導線架單元23具有所述引腳234的兩邊(即靠近所述第一支架221的兩邊)。所述第一支架221是指連接所述相鄰二導線架單元所述引腳234的支架，所述第二支架222是指連接所述相鄰二導線架單元23的所述支撐凸部223的支架。對于所述支撐條232的數量，根據所述導線架單元的設計和大小，可以選擇設計合適數量的所述支撐條232，例如，所述芯片座231較小的情況下，設計一條所述支撐條232就可以起到支撐所述芯片座231的作用；而當所述芯片座231較大的情況下，可以設計數個所述支撐條232用以支撐所述芯片座231。對于所述支撐凸部223的數量，根據所述導線架單元的設計和大小，可以選擇設計合適數量的所述支撐凸部223，例如后續封裝體單元較小的情況下，每一側設計一個所述支撐凸部223 (即每個所述導線架單元23共設計兩個所述支撐凸部223)就可以起到支撐后續封裝體單元的作用；而當后續封裝體單元較大的情況下，可以設計數個所述支撐凸部223用以支撐后續封裝體單元。另外，如圖1A所示，在本實用新型的另一實施例中，所述導線架單元23的其中一支撐條232連接在所述芯片座231與所述引腳234之間的連接肋235上，另一支撐條232連接在所述芯片座231與至少一所述引腳234上。或者，如圖1B所示，在本實用新型的又一實施例中，所述導線架單元23的兩支撐條232分別連接在所述芯片座231與兩所述引腳234 上。請參照圖2所示，所述支撐凸部223位于所述導線架單元23不具有所述引腳234的兩邊(即靠近所述第二支架222的兩邊)，所述支撐凸部223向所述芯片座210的方向突伸且寬度漸縮，且如圖3所示，所述支撐凸部223的端緣呈圓弧狀且形成一底缺角220，通過所述支撐凸部223的端緣呈圓弧狀或形成底缺角220的設計，可減少所述支撐凸部223的端緣與一膠體237的接觸面積并且形成內小外大的結構，于所述膠體237封裝完成后，能夠較容易將所述支撐凸部223自所述膠體237中推出。請參照圖1、1A、1B、2的導線架單元23進行封裝工序后，皆形成如圖4所示的封裝體23’，以下將以圖1A及圖4 所示進行說明，所述封裝體23’包含一芯片座231、兩支撐條232、數個間隔排列的引腳234、數個連接肋235、一芯片236、一膠體237及數個支撐槽238，所述芯片236設置在所述芯片座231上，且其中一支撐條232連接在所述引腳234之間的連接肋235上，另一支撐條232連接在所述芯片座231與至少一所述引腳234上，所述支撐條232連接所述芯片座236,所述引腳234通過打線結合(wire bonding)的焊線(未繪示)接合方式電性連接所述芯片236，所述膠體237包覆所述芯片座231、芯片236、支撐條232及引腳234，所述支撐槽238形成在所述膠體237上，且所述支撐槽238與支撐條232位于所述膠體237的不同側。另外，如圖1A下方的支撐條232與所述引腳234外露在所述膠體237的同一側，所述支撐條232的一外端與所述膠體237的一外表面切齊，如圖4所示，所述引腳234的一外引腳部239突伸至所述膠體237的外表面外。依據上述的結構，通過所述支撐凸部223的設計，在封裝的過程中，將所述膠體237包覆于所述芯片座231、支撐條232、支撐凸部233及引腳234上，待所述膠體237固化后，打彎所述引腳234，并在分離制程工序中利用機具將所述第二支架222向下或向上推脫，使所述支撐凸部223自所述膠體237中分離出來，而不必再進行引腳打彎再沖壓切斷支撐條的工序，進而如圖4所示，所述膠體237的邊緣相應的地方上僅留有小的數個支撐槽238，而不同于現有技術殘留導線框架的金屬材料，因此，所述支撐凸部223可取代現有的半導體封裝作業中連接芯片座的且在最終封裝體中裸露在兩側邊的支撐條。值得注意的是，所述支撐槽238是所述膠體237上單純的盲孔，其內部并不具有金屬基材。如上所述，所述支撐凸部223不僅達到支撐后續封裝體單元的作用，且和所述芯片座231不相連，而如圖1、1A、1B所示，只要能支撐后續封裝體單元，所述支撐凸部223的數量、形狀和大小可以矩形或圓形或弧形或不限定，而且，由于本實用新型的封裝體成品不具有引腳的兩側邊并不會露出支撐條的金屬材料，使封裝體內部的元件在所述封裝體不具有引腳的兩側與外界隔絕，所以可避免現有因支撐條殘留段裸露于封裝體無引腳的兩側而產生電性干擾及分層的情況，符合高電壓，高電流，高頻率，高靈敏度，高精密，高濕度，高低溫溫差大的滿足產品可靠性質量要求，進而提高封裝芯片的可靠性質量要求、屏蔽效果及最終成品的制程良率，可應用在例如小尺寸封裝(so, SmallOutline)及薄小尺寸封裝(TSOP, Thin Small Outline Package)等任何兩邊具有引腳的封裝結構。請配合參照圖1及圖4，其顯示依照本實用新型的一實施例的導線架框條100。本實施例的導線架框條100的封膠方法可包括如下步驟:備置一導線架框條100，所述導線架框條100包含一外框21、一支架單元22及數個導線架單元23，所述支架單元22包含數個第一支架221及數個第二支架222，所述第一支架221及第二支架交錯排列222在所述外框21的范圍內，所述導線架單元23排列在所述第一支架221及第二支架222定義的空間210內，每一導線架單元23包含一芯片座231、至少一支撐條232、至少二支撐凸部233及數個間隔排列的引腳234，所述支撐條232的一端連接所述芯片座231，所述支撐凸部233自所述導線架單元23的兩側的所述第二支架222突伸向所述芯片座231且與所述芯片座231相間隔，所述引腳234連結于所述第一支架221。所述引腳234之間另包含有一連接肋235，所述支撐條232的另一端連接在所述引腳234之間的連接肋235上。隨 后，將數個芯片236分別固定在所述芯片座231上，利用打線結合(wirebonding)的方式將數個導電元件(如焊線)電性連接所述引腳234及芯片236,將所述導線架框條100放置于一模具(未繪示)中，并填充一膠體237包覆所述芯片座231、芯片236、支撐條232、引腳234及支撐凸部233而形成具有數個封裝體單元的導線架，如圖5所示。接著，斷切如圖5所示的所述第一支架221及連接肋235，使兩相鄰的封裝體單元分開，如圖6所示，此時通過第一支架221連接的相鄰的所述封裝體單元已經分離，而所述數個封裝體單元僅通過第二支架連接，而所述支撐凸部233仍固定在所述膠體237中，從而起到連接固定所述數個封裝體單元的作用。接著，如圖7所示，彎折所述引腳234，使數個外引腳部239突伸至所述膠體237的外表面外，此時，所述支撐凸部233仍固定在所述膠體237中，仍起到連接固定所述數個封裝體單元的作用。最后，利用一機具(未繪示)將所述第二支架222向下或向上推脫，使所述支撐凸部223自所述膠體237中分離出來而形成如圖4所示的封裝體23’，所述膠體237的邊緣相應的地方上僅留數個支撐槽238。本實用新型已由上述相關實施例加以描述，然而上述實施例僅為實施本實用新型的范例。必需指出的是，已公開的實施例并未限制本實用新型的范圍。相反地，包含于權利要求書的精神及范圍的修改及均等設置均包括于本實用新型的范圍內。
權利要求1.一種導線架框條，其特征在于:所述導線架框條包含: 一外框； 一支架單元，包含數個第一支架及數個第二支架，所述第一支架及第二支架交錯排列在所述外框的范圍內 '及 數個導線架單元，排列在所述第一支架及第二支架定義的空間內，每一導線架單元包含:一芯片座；至少一支撐條，連接所述芯片座；至少二支撐凸部，自所述導線架單元的兩側的所述第二支架突伸向所述芯片座且與所述芯片座相分離；及數個間隔排列的引腳，所述引腳連結于所述 第一支架。
2.如權利要求1所述的導線架框條，其特征在于:所述引腳之間另包含有一連接肋，所述支撐條連接在所述芯片座與所述引腳之間的連接肋上。
3.如權利要求1或2所述的導線架框條，其特征在于:所述支撐條連接在所述芯片座與至少一所述引腳上。
4.如權利要求1所述的導線架框條，其特征在于:所述支撐凸部向所述芯片座的方向突伸且寬度漸縮。
5.如權利要求1所述的導線架框條，其特征在于:所述支撐凸部的端緣呈圓弧狀。
6.如權利要求1所述的導線架框條，其特征在于:所述支撐凸部的端緣形成一底缺角。
7.一種封裝體，其特征在于:所述封裝體包含: 一芯片座； 一芯片，設置在所述芯片座上； 至少一支撐條，連接所述芯片座； 數個間隔排列的引腳，電性連接所述芯片； 一膠體，包覆所述芯片座、芯片、支撐條及引腳；及至少一支撐槽，形成在所述膠體上，所述支撐槽與支撐條位于所述膠體的不同側。
8.如權利要求7所述的封裝體，其特征在于:所述支撐條連接在所述芯片座與至少一所述引腳上。
9.如權利要求7所述的封裝體，其特征在于:所述支撐條與所述引腳外露在所述膠體的同一側，所述支撐條的一外端與所述膠體的一外表面切齊，所述引腳的一外引腳部突伸至所述膠體的外表面外。
專利摘要本實用新型公開一種導線架框條及封裝體，所述導線架框條包含一外框、一支架單元及數個導線架單元，每一導線架單元包含一芯片座、至少一支撐條、至少二支撐凸部及數個間隔排列的引腳，所述支撐條連接所述芯片座，所述支撐凸部自所述第二支架突伸且與所述芯片座相間隔，所述引腳連結于所述第一支架。通過支撐凸部支撐封裝體，所述支撐凸部自膠體中分離出來時不必進行切斷支撐條的工序，使芯片座與外界完全隔絕，進而可避免產生漏電及分層的情況。
文檔編號H01L23/495GK203134785SQ201220741480
公開日2013年8月14日 申請日期2012年12月28日 優先權日2012年12月28日
發明者周素芬 申請人:日月光封裝測試(上海)有限公司