專利名稱：一種帶有漂移區電場成型技術的Ⅲ-Ⅴ族化合物半導體器件的制作方法
技術領域：
本實用新型涉及半導體器件領域，具體涉及一種耐高壓帶有漂移區電場成型技術的II1- V族化合物半導體器件結構設計。
背景技術：
高電子遷移率晶體管(英文全稱為High Electron Mobility Transistor,簡稱HEMT)，是一種異質結場效應晶體管，又稱為調制摻雜場效應晶體管(M0DFET)、二維電子氣場效應晶體管(2-DEGFET)、選擇摻雜異質結晶體管(SDHT)等。這種器件是利用具有很高遷移率的所謂二維電子氣(英文全稱為two-dimensional electron gas,簡稱為2-DEG)來工作的，其低溫、低電壓場下的遷移率比普通場效應晶體管(英文全稱為Field EffectTransistor,簡稱為FET)高1000倍，能夠工作于超高頻(毫米波)、超高速領域。II1- V族化合物半導體是由元素周期表中III族和V族元素合成的化合物半導體的總稱，包括二兀的GaAs、InP、GaSb等,三兀的AlGaAs、InGaAs、GaAsSb等和四兀InGaAsP、AlGaInP,GaInNAs,GaInAsSb 等，而作為第三代半導體的 GaN、AlGaN、InGaN 和 AlGaInN 等也屬于II1- V族化合物半導體。氮化鎵(GaN)等II1- V族化合物半導體等的介質擊穿電壓遠遠高于第一代半導體硅(Si)，使其電子器件能承受很高的電壓。氮化鎵異質結結構的溝道具有很高的電子濃度和電子遷移率，這意味著氮化鎵HEMT能夠在高頻率導通電流，并具有很低的導通電阻；另外，由于氮化鎵是寬禁帶半導體，能工作在較高的溫度；這些特性是氮化鎵HEMT特別適用于制造高頻的高功率射頻器和耐高壓快速開關器件。提高擊穿電壓的同時保證較低的導通電阻是功率電器優化的共同目標。通常，通過增加漂移區的摻雜水平來降低晶體管的低導通電阻。然而，增加漂移區的摻雜水平具有降低擊穿電壓的不良效果。因此優化漂移區的摻雜水平，以在維持足夠高的擊穿電壓的同時獲得最大導通電阻，但是，隨著對電壓要求的增加，使用漂移區摻雜濃度來調節導通電阻和擊穿電壓變得更加困難。除此之外，擊穿電壓還收到有源器件內部和外部電場分布的影響，技術人員嘗試通過電場成型的方法來控制電場分布，從而用來控制晶體管的導通電阻和擊穿電壓。中國專利CN102222685A公開了一種側部浮動耦合電容器器件終端結構，電壓終端結構包括一個或多個可與有緣晶體管的漂移區內的溝槽相似的電容性耦合溝槽，從而改進導通電阻。終端區內的電容性耦合溝槽沿著平行或垂直于有源器件漂移區內的溝槽的方向設置。電壓終端結構可以還包括電容性分段溝槽結構，電容性分段溝槽結構具有填充有導電材料并且完全被硅臺面區圍繞的介電襯里區；電壓終端結構可以還包括完全由器件表面垂直延伸有限距離的電絕緣層組成的連續區域。雖然，該器件具有較高的終端擊穿電壓，但是該器件屬于硅基半導體功率器件，因此所受電容耦合結構需要在器件的漂移區內實現垂直的足夠長度的多晶硅的柱狀結構，即柱狀結構需要足夠長度貫穿整個漂移區，使其在整個漂移區都能夠實現分壓效果，不但結構復雜，制作成本高，而且硅基半導體的介質擊穿電壓相對較低。
實用新型內容為此，本實用新型所要解決的是現有技術中帶有耦合電容結構的半導體器件，多晶硅柱狀結構過長，結構復雜的問題，提供一種帶有漂移區電場成型技術的II1- V族化合物半導體器件。為解決上述技術問題，本實用新型采用的技術方案如下:一種半導體器件，包括襯底，依次沉積在襯底上的第一半導體層、第二半導體層、第三半導體層，以及于上述半導體層接觸的源極、漏極和柵極，電容性耦合溝槽矩形陣列，電容性耦合溝槽中垂直設置有多晶硅連接器，其特征在于，所述第一半導體層、所述第二半導體層與所述第三半導體層是II1- V族半導體化合物層，且所述第二半導體層和所述第三半導體層是材料不相同的半導體層；所述第三半導體層與所述第二半導體層之間形成二維電子氣溝道；所述多晶硅連接器貫穿所述二維電子氣溝道，并截止于所述第二半導體層中。所述電容性耦合溝槽矩形陣列的一邊平行于電流方向。所述電容性耦合溝槽矩形陣列中沿所述電流方向設置至少一個電容性耦合溝槽，垂直于所述電流方向設置至少兩列電容性耦合溝槽。所述電容性耦合溝槽矩形陣列設置于所述柵極與所述漏極之間。所述電容性耦合溝槽與所述柵極之間設置有絕緣隔離層，所述電容性耦合溝槽與所述漏極之間設置有絕緣隔離層。所述源極、所述漏極和所述柵極設置于第三半導體層之上，所述源極和所述漏極與所述第三半導體層是歐姆接觸，所述柵極與所述第三半導體層是肖特基接觸。所述多晶硅連接器表面設置有絕緣間隔層。本實用新型的上述技術方案相比現有技術具有以下優點:1、所述多晶硅連接器貫穿所述二維電子氣溝道，并截止于第二半導體層中，不但工藝簡單，而且還降低了制作成本。2、所述第一半導體層、所述第二半導體層與所述第三半導體層的材料均選自II1- V族半導體化合物，介質擊穿電壓高，使得電子器件能承受很高的電壓。
為了使本實用新型的內容更容易被清楚的理解，下面根據本實用新型的具體實施例并結合附圖，對本實用新型作進一步詳細的說明，其中圖1是本實用新型的一個實施例所述的一種帶有漂移區電場成型技術的II1- V族化合物半導體器件的俯視示意圖。圖2為沿圖1A-A’方向的剖面示意圖(其中半導體材料器件表面的鈍化物層未畫出)；圖中附圖標記表示為:201-襯底、202-第一半導體層、203-第二半導體層、204-第三半導體層、205-柵極、206-源極、207-漏極、208-絕緣隔離層、209-多晶硅連接器。
具體實施方式
[0022]為使本實用新型的目的、技術方案和優點更加清楚，下面將結合附圖對本實用新型實施方式作進一步地詳細描述。如附圖1-2所示，一種半導體器件，包括襯底201，依次沉積在襯底上的第一半導體層202、第二半導體層203、第三半導體層204，以及于上述半導體層接觸的源極206 (S)、漏極207 (D)和柵極205 (G)，電容性耦合溝槽矩形陣列，電容性耦合溝槽中垂直設置有多晶硅連接器209，所述第三半導體層204與所述第二半導體層203之間形成二維電子氣溝道，所述多晶硅連接器209貫穿所述二維電子氣溝道，并截止于第二半導體層203中。在本實用新型的一個實施例中，襯底201的材料為藍寶石，S1、SiC等絕緣或非絕緣材料同樣可以做作為襯底使用，均能實現本實用新型的目的，屬于本實用新型的保護范圍。第一半導體層202是晶核層，為非導電性半導體襯底，本實施例選用氮化鋁，直接生長在襯底201上。第二半導體層203為實現2DEG溝道的導電層，可以為N-型摻雜化合物，本實施例選用GaN，其中II1- V族元素可以由同族元素進行替換，均可以達到本實用新型的目的，屬于本實用新型的保護范圍，該層同電極以及導電溝道層均有接觸。第三半導體層204為實現2DEG溝道的勢壘層，本實施例選用鋁氮化鎵(AlxGai_xN)，其中的II1- V族元素可以由同族元素進行替換，鋁元素的摩爾系數范圍是0 < X < 0.5，均可以達到本實用新型的目的，屬于本實用新型的保護范圍。本實施例中器件的橫向寬度為25um，其中柵極(205)，漏極(207)之間的漂移區長度為20um。本實施例中所述半導體器件制備步驟如下:S1:通過外延生長法在襯底201上依次形成第一半導體層202、第二半導體層203和第三半導體層204，第三半導體層204上形成SiN鈍化層；第三半導體層204為勢壘層AlGaN，厚度為30nm左右，第二半導體層203為GaN層，厚度為2_4um。S2:在第三半導體層上的電極位置處進行刻蝕，沉積金屬，形成源極206、漏極207和柵極205，柵極205和漏極207之間的漂移區長度設置為20um，所述源極206和所述漏極207與所述第三半導體層形成歐姆接觸，所述柵極205與所述第三半導體層形成肖特基接觸。S3:去除漏極207與柵極205對應位置之間的部分所述鈍化層，再刻蝕出電容性耦合溝槽陣列，電容性耦合溝槽陣列設置于所述漏極207與柵極205之間，平行于電流方向的所述溝槽數量為1，垂直于電流方向上所述溝槽的數量為2，所述溝槽貫穿所述第三半導體層204，并截止于第二半導體層203中，再在所述溝槽的內壁和底部生長二氧化硅氧化絕緣層。S4:在步驟S2中所述溝槽中進行多晶硅淀積，并通過掩膜版刻蝕形成多晶硅連接器209 ;所述多晶硅連接器209中的多晶硅電容柱的數量可以根據使用需要設置，本實施例中多晶硅電容柱的數量為9個，直徑為lum，等間距間隔為lum，縱向深度為2_3um ;其中最左邊的多晶硅電容柱，同柵極205金屬相連接，最右邊的多晶硅電容柱，需要同漏極207金屬相連接，來實現整個電容整列的最左和最右電容板上的電位固定，可以快速實現整個漂移區電容柱陣列的電壓的等壓差分布。[0034]S5:在所述多晶硅連接器209上淀積絕緣間隔層208，所述絕緣間隔層208為Si02或者SiN等絕緣材料。本實用新型所述電容性耦合溝槽還可以設置于II1- V族化合物異質結終端結構或者II1- V族化合物異質肖特基結構器件中，同樣可以達到提高擊穿電壓和低導通電阻的作用，屬于本實用新型的保護范圍。顯然，上述實施例僅僅是為清楚地說明所作的舉例，而并非對實施方式的限定。對于所屬領域的普通技術人員來說，在上述說明的基礎上還可以做出其它不同形式的變化或變動。這里無需也無法對所有的實施方式予以窮舉。而由此所引伸出的顯而易見的變化或變動仍處于本實用新型的保護范圍之中。
權利要求1.一種半導體器件，包括襯底，依次沉積在襯底上的第一半導體層、第二半導體層、第三半導體層，以及于上述半導體層接觸的源極、漏極和柵極，電容性耦合溝槽矩形陣列，電容性耦合溝槽中垂直設置有多晶硅連接器，其特征在于，所述第一半導體層、所述第二半導體層與所述第三半導體層是II1- V族半導體化合物層，且所述第二半導體層和所述第三半導體層是材料不相同的半導體層；所述第三半導體層與所述第二半導體層之間形成二維電子氣溝道；所述多晶硅連接器貫穿所述二維電子氣溝道，并截止于所述第二半導體層中。
2.根據權利要求1所述的半導體器件，其特征在于，所述電容性耦合溝槽矩形陣列的一邊平行于電流方向。
3.根據權利要求2所述的半導體器件，其特征在于，所述電容性耦合溝槽矩形陣列中沿所述電流方向設置至少一個電容性耦合溝槽，垂直于所述電流方向設置至少兩列電容性耦合溝槽。
4.根據權利要求3所述的半導體器件，其特征在于，所述電容性耦合溝槽矩形陣列設置于所述柵極與所述漏極之間。
5.根據權利要求4所述的半導體器件，其特征在于，所述電容性耦合溝槽與所述柵極之間設置有絕緣隔離層，所述電容性耦合溝槽與所述漏極之間設置有絕緣隔離層。
6.根據權利要求5所述的半導體器件，其特征在于，所述源極、所述漏極和所述柵極設置于第三半導體層之上，所述源極和所述漏極與所述第三半導體層是歐姆接觸，所述柵極與所述第三半導體層是肖特基接觸。
7.根據權利要求6所述的半導體器件，其特征在于，所述多晶硅連接器表面設置有絕緣間隔層。
專利摘要一種帶有漂移區電場成型技術的Ⅲ-Ⅴ族化合物半導體器件，包括襯底，依次沉積在襯底上的第一半導體層、第二半導體層、第三半導體層，以及于上述半導體層接觸的源極、漏極和柵極，電容性耦合溝槽矩形陣列，電容性耦合溝槽中垂直設置有多晶硅連接器，所述第一半導體層、所述第二半導體層與所述第三半導體層的材料均選自Ⅲ-Ⅴ族半導體化合物，所述第三半導體層與所述第二半導體層之間形成二維電子氣溝道，所述多晶硅連接器貫穿所述二維電子氣溝道，并截止于第二半導體層中。多晶硅連接器長度短，不但工藝簡單，而且還降低了制作成本，所述第一半導體層、所述第二半導體層與所述第三半導體層的材料均選自Ⅲ-Ⅴ族半導體化合物，介質擊穿電壓高，使得電子器件能承受很高的電壓。
文檔編號H01L29/778GK202917497SQ20122056206
公開日2013年5月1日 申請日期2012年10月29日 優先權日2012年10月29日
發明者湯岑, 謝剛, 仲雪倩, 崔京京, 汪濤, 郭清, 盛況 申請人:浙江大學蘇州工業技術研究院