專利名稱：一種石墨烯霍爾集成電路及其制備方法
技術領域：
本發明涉及一種霍爾集成電路及其制備方法，特別的，涉及一種由石墨烯霍爾元件和硅基CMOS集成電路集成在同一基底上的霍爾集成電路及其制備方法。其中，霍爾集成電路中的霍爾元件部分由石墨烯霍爾元件構成，霍爾元件后端所集成的信號處理電路由 CMOS電路構成。
背景技術：
霍爾集成電路是在磁敏感的霍爾元件基礎上集成了放大器等單元后所組成的集成電路，又稱磁傳感集成電路、集成霍爾效應磁傳感器等，可用于速度、加速度、角速度、電流、功率、位移等參數的測量，在機動車碼表、汽車發動機點火裝置、無刷電機、齒輪轉速檢測、過程控制中的無觸點開關、定位開關等領域有著廣泛的應用。其中，霍爾元件是霍爾集成電路的核心單兀，它通常是一個由半導體材料和一對輸入電極、一對輸出電極相連構成的四端器件。霍爾集成電路中，霍爾元件的后端電路通常包含一個或多個放大器，穩壓器、 恒流源電路等，更復雜的還同時集成有溫度補償電路、施密特觸發器、A/D轉換器等，用于提高霍爾元件的靈敏度，增加功能。
通常霍爾集成電路有兩種，一種是單片式霍爾集成電路(Monolithic integrated circuit，亦稱單片霍爾集成電路，通常簡稱為霍爾集成電路)，一種是混合式霍爾集成電路 (Hybrid Hall effect integrated circuits,亦稱混合霍爾集成電路,有時簡稱為雙芯片霍爾集成電路)。單片式霍爾集成電路通常是硅霍爾集成電路(如Honeywell公司公布的一種單片式硅基霍爾集成電路，美國專利US 6，903，429 B2)。單片式霍爾集成電路的霍爾元件部分和電路部分分布在同一個硅襯底上，用相同的工藝制備而成，并且霍爾元件和后端電路通過微納加工手段集成在一起。盡管硅霍爾集成電路已經被廣泛應用，但是其電路中處于核心地位的硅霍爾元件一般靈敏度較低、信噪比差，這主要是由于硅材料本身遷移率較低，由于霍爾元件靈敏度和遷移率成正比，因而硅霍爾元件靈敏度自然也較低。這導致即使在硅霍爾元件后端集成放大器形成霍爾集成電路后，其敏感度也相對有限，輸出信號的信噪比也難以改善。而實際應用中，對于霍爾集成電路(磁傳感集成電路)的靈敏度要求總是在不斷提高，這導致了混合式霍爾集成電路的出現。所謂混合式霍爾集成電路是指該電路中封裝有兩個或多個獨立的芯片，通常是兩個芯片，一個是霍爾元件芯片，一個是集成電路芯片，這兩個芯片在不同的襯底上，兩者通過點焊等非微納加工手段進行連接。混合式霍爾集成電路中，霍爾元件芯片將磁信號轉換為電信號，集成電路芯片將霍爾元件輸出的電信號進行放大等處理后輸出。其中，霍爾元件芯片通常是遷移率高于硅材料的其他半導體材料，如InSb、InAs, GaAs等，這樣可以得到更高的靈敏度；而集成電路芯片通常為硅基CMOS電路，這是由硅基CMOS電路的低成本、高集成度、高可靠性等不可替代的優勢 決定的。然而GaAs、InAs, InSb等霍爾元件很難通過微納加工手段和硅基CMOS電路集成到一起，只能通過點焊等相對低效的技術實現連接，這就導致雙芯片制作復雜、效率低、成本高、 電路可靠性下降，且芯片尺寸較大。發明內容
針對現有技術中存在的問題，本發明旨在提供一種靈敏度高且能和硅基CMOS電路兼容的單片式石墨烯霍爾集成電路(例如，圖1顯示了一個石墨烯霍爾集成電路，其中石墨烯霍爾元件對磁場產生響應輸出正比于磁場大小的霍爾電壓信號，該霍爾電壓信號被傳輸到下一級的差分放大器中，并由差分放大器輸出放大后的電壓信號；其中穩壓器的作用在于給石墨烯霍爾元件提供一個穩定的電壓激勵)及其制備方法。該霍爾集成電路的霍爾兀件部分為石墨稀霍爾兀件，主要由石墨稀材料構成；霍爾兀件的后端電路為娃基CMOS電路，可以是基于體娃的CMOS電路,也可以是基于SOI (silicon on insulator)的CMOS電路， 石墨烯霍爾元件和CMOS電路通過微納加工手段集成在同一芯片上。
本發明的技術方案如下
一種單片式霍爾集成電路，包括石墨烯霍爾元件和對霍爾元件輸出的霍爾電壓信號進行再處理的硅基CMOS電路。所述霍爾元件和CMOS電路通過微納加工手段集成在同一個芯片上。
本發明集成電路中的石墨烯可以是單層的、雙層的或者多層的石墨烯。所謂單層的石墨烯是指由呈正六邊形排布的SP2雜化C原子構成的單原子層二維材料。相應的，雙層石墨烯由兩層單層石墨烯構成，多層石墨烯由多個單層石墨烯構成。
本發明中的硅基CMOS集成電路由硅基CMOS工藝制備而成，并留有和石墨烯霍爾元件相連接的金屬電極，其他部分則通過SiO2等絕緣層和石墨烯霍爾元件隔絕。
本發明中所用的石墨烯可以通過不同的方式制備得到，比如化學氣相沉積(CVD) 法、偏析法等都可以用來制備石墨烯。
本發明中所用的石墨烯在轉移到硅基CMOS的芯片上之前，需要對載片進行有機分子層修飾，其作用在于1、修飾上去的分子層對石墨烯起到摻雜作用；2、有機分子層可以降低CMOS芯片表面鈍化層對石墨烯的散射作用；3、增加轉移的成功率。修飾過程主要包括表面的親水性處理和表面修飾兩步。親水性處理用紫外光照射或者氧等離子體清洗等方法完成。表面修飾主要通過將樣品浸泡在含3-氨丙基三乙氧基硅烷(簡稱APTES)的溶液中進行，約10分鐘后取出用去離子水沖洗即可。
和混合式霍爾集成電路不同，本發明中的石墨烯霍爾元件直接在硅基CMOS電路所在基底上通過微納加工技術制備。首先，通過CMOS工藝制備得到CMOS電路(例如，圖1 所示的穩壓器和放大器電路)，其上留有和石墨烯霍爾元件相連接的金屬互連電極和以及用于霍爾集成電路和外電路連接時所需的金屬壓焊電極(如圖2(a)所示)，然后在所得到的CMOS電路芯片上制備石墨烯霍爾元件并實現石墨烯霍爾元件和CMOS電路的互連(俯視圖如圖2(b)所示，截面圖如圖3(a)-(c)所示)。其中，霍爾元件的輸入電壓由CMOS電路提供并通過預先設計好的金屬互連電極傳輸到霍爾元件上；霍爾元件的兩個輸出電極分別和兩個金屬互連電極相連，并通過互連電極將信號輸入到CMOS電路中。互連電極和壓焊電極均通過金屬引線和CMOS芯片的內部電路電連接；互連電極還和石墨烯霍爾元件通過金屬互連線直接連接；壓焊電極不和石墨烯霍爾元件有直接的金屬線連接。互連電極的作用在于把圖1中所示穩壓器的電信號傳輸到石墨烯霍爾元件中作為霍爾元件的激勵信號，并且把石墨烯霍爾元件輸出的霍爾電壓信號導 入到CMOS芯片的內部電路中去；壓焊電極則是霍爾集成電路和外電路電學連接的窗口，例如將外界電信號引入霍爾集成電路中并且將霍爾集成電路的輸出信號導出。本發明提出通過微納加工技術實現CMOS電路和石墨烯霍爾元件之間的互連，這使得本發明可以設計尺寸很小的互連電極用于和霍爾元件相連(例如可以設計成6微米X6微米的正方形，相互之間間距6微米)；相比之下，在傳統的混合式霍爾集成電路中，霍爾元件和CMOS芯片之間的金屬互連線是通過點焊技術將各自芯片上留有的壓焊電極連接在一起，而點焊技術要求被連接的電極通常需要在60微米X60微米以上，并且被連接電極之間的間距在60微米以上，這就導致CMOS芯片上留有的電極必須在 60微米X60微米以上并且它們之間的間距也在60微米以上。對于如圖1和2所示的霍爾集成電路，如果通過傳統的點焊方式實現霍爾元件和CMOS電路的連接，那么壓焊電極以及這些電極間的面積將占據CMOS芯片總面積的10%，這對于面積就是金錢的CMOS芯片而言是極大的浪費。本發明所闡述的石墨烯霍爾集成電路在設計上和制備工藝上都很好的避免了這種浪費。上述石墨烯霍爾元件的制備包括如下步驟1、通過化學氣相沉積(CVD)法、 偏析法、還原氧化石墨法等制備出石墨稀。2、將所得石墨稀轉移到CMOS電路芯片表面。3、 在CMOS電路芯片上利用微納加工手段制備石墨烯霍爾元件，并制備霍爾元件和CMOS電路的金屬互連線。步驟I中，CVD法和偏析法通常在Cu、N1、Pt、Ru等金屬襯底上進行。步驟 2中，石墨烯首先通過氣泡法從步驟I所述金屬襯底上分離下來并懸浮在去離子水中，然后通過如下幾步轉移到CMOS芯片表面(I)用紫外光照射或者等離子轟擊的方法使芯片表面產生很好的親水性；(2)將芯片浸泡在APTES溶液中進行分子修飾處理，使芯片表面形成一層3-氨丙基三乙氧基硅烷(簡稱APTES)分子薄膜(如圖4(a)所示)；(3)將去離子水中的石墨烯貼合到芯片表面上，待石墨烯和芯片之間的水蒸發完全后用丙酮浸泡數分鐘，然后用氮氣吹干即可，此時整個芯片表面都將覆蓋有石墨烯(如圖4(b)所示)。這里APTES 分子膜的主要作用在于首先，該分子中的氨基基團可以對石墨烯起到化學摻雜作用，使本征的石墨烯溝道變成以電子導電為主的電子型溝道，從而能對磁場產生響應，否則未經任何摻雜處理的石墨烯霍爾元件在磁場下輸出的霍爾電壓將為O ;其次，該分子膜避免了石墨烯和芯片表面的鈍化層有直接接觸，從而降低了鈍化層對石墨烯的散射，同時該分子膜和石墨烯之間僅存在范德華相互作用，并不和石墨烯形成化學鍵，因而更有利于保持石墨烯高遷移率的特性；最后，該分子層還可以提高石墨烯轉移到芯片表面的成功率，不修飾該分子層，轉移成功率僅為20 %以下，修飾該分子層可以把成功率提高到80 %，從而也提高了石墨烯霍爾集成電路的成品率。步驟3中，具體制備過程主要包括如下幾步a、利用光學光刻或者電子束光刻并顯影形成石墨烯霍爾元件接觸電極圖形及石墨烯霍爾元件和芯片金屬互連電極之間的互連線圖形山、鍍膜并剝離形成霍爾元件的接觸電極和金屬互連線； C、利用SU8膠進行光刻并顯影形成霍爾元件溝道圖形(如圖4(c)所示)；d、用等離子體刻蝕將沒有被SU8及接觸金屬和互連線覆蓋的石墨烯刻蝕掉(如圖4(d)所示)。
與現有技術相比，本發明的積極效果為
1、基于石墨稀和娃基CMOS電路集成的單芯片霍爾集成電路靈敏度聞。這王要得益于石墨烯是高遷移率材料，且其厚度只有幾個納米，其對磁場響應比硅、GaAs等材料更靈敏，因而所得到的霍爾集成電路也更靈敏。2、所述單芯片霍爾集成電路可靠性比混合式集成霍爾電路更好。這主要得益于石墨烯霍爾元 件和CMOS電路之間的互連線通過微加工方式形成，而混合式霍爾集成電路中霍爾元件和CMOS電路之間通過點焊的方法實現互連，其可靠性相對較差。3、所述霍爾集成電路完全利用微加工手段制備，所需芯片面積小、制備效率高、成本低。
相比于硅霍爾集成電路而言，由于處于核心低位的石墨烯霍爾元件靈敏度通常是硅霍爾元件靈敏度5倍以上，因而在后端集成相同的CMOS電路后，本發明提供的霍爾集成電路靈敏度將明顯優于硅霍爾集成電路。并且，通過選擇合適的工藝流程，石墨烯霍爾元件和硅基CMOS電路可以通過微納加工手段進行集成，集成工藝簡單、效率高，成本低。因此， 本發明提供的霍爾集成電路在性能上將明顯優于硅霍爾集成電路，在制備效率上則遠高于混合式霍爾集成電路。
圖1顯示了一個霍爾集成電路的電路框圖。
圖2集成電路俯視(a)顯示了一個硅基CMOS芯片的俯視圖，其中，1、整個CMOS芯片；2、芯片上的金屬互連電極；11、芯片上的金屬壓焊電極。該俯視圖中，芯片表面除金屬互連電極和金屬壓焊電極之外的區域均被絕緣的鈍化層覆蓋(為了清楚起見，該鈍化層并未明確畫出，這一鈍化層和其他部分的相對位置可參見圖3 (a)顯示的截面圖)。芯片的核心電路位于鈍化層下方，其在片中的分布位置如圖中虛線框所示；
(b)顯示了一個已經集成了石墨烯霍爾元件的霍爾集成電路的俯視圖。其中，1、整個CMOS芯片；2、芯片上的金屬互連電極；3、石墨烯霍爾元件的接觸電極以及霍爾元件和互連電極之間的互連線；4、SU8光刻膠薄膜；11、芯片上的金屬壓焊電極。該俯視圖中，芯片表面除金屬壓焊電極之外的區域均被絕緣的鈍化層覆蓋(為了清楚起見，該鈍化層并未明確畫出，其和其他部分的相對位置可參見圖3(a)顯示的截面圖)。
圖3本發明霍爾集成電路截面(a)顯示了圖2(b)沿AA’方向切開的截面(b)顯示了圖2(b)沿BB’方向切開的截面圖；
(c)顯示了圖2(b)沿CC’方向切開的截面其中，5、CMOS芯片的硅襯底；6、芯片的核心電路層；7、芯片表面的鈍化層；8、修飾在芯片鈍化層上的有機分子層；9、石墨烯；10、石墨烯-硅基CMOS霍爾集成電路的鈍化層。
圖4本發明霍爾集成電路制備流程(a)顯示了修飾好有機分子層的CMOS芯片的一個截面(b)顯示了把石墨烯轉移到芯片表面后得到的結構；
(c)顯示了制作好石墨烯霍爾元件接觸電極、金屬互連線以及SU8光刻膠圖形的結構；
(d)顯示了經等離子刻蝕后形成的結構；
(e)封裝后的霍爾集成電路結構示意圖。
具體實施方式
下面結合附圖，通過實施例進一步詳細說明本發明，但不以任何方式限制本發明。
如圖4所示的石墨烯霍爾集成電路的具體制備步驟如下
1、通過CMOS工藝制備得到CMOS電路芯片(如圖2 (a)所示)，芯片上留有和石墨烯相連接的金屬壓焊電極和金屬互連電極，芯片其他部分為氧化硅和氮化硅構成的鈍化層 (氮化硅在芯片最外層)。芯片的核心電路在芯片內部，被鈍化層所覆蓋，金屬壓焊電極、金屬互連電極分別和芯片電路通過鈍化層下方的內部金屬線連接在一起。
2、對鈍化后的芯片表面進行單分子薄膜修飾處理(如圖4(a)所示)。修飾過程包括以下幾步a、芯片表面的氧化和親水性處理。可以用紫外光照射數分鐘完成。b、表面修飾有機分子。主要通過將樣品浸泡在含APTES的溶液中進行，約10分鐘后取出用去離子水沖洗并吹干即可。
3、通過化學氣相沉積或者金屬偏析在金屬上生長石墨烯，然后再將石墨烯轉移到修飾好APTES的芯片表面(如圖4 (b)所示)。
4、通過光刻的方法在鋪滿石墨烯的芯片表面定義石墨烯霍爾元件電壓輸入電極、 霍爾電極，以及石墨烯霍爾元件和CMOS互連電極之間的互連線圖形，然后采用電子束蒸發或者熱蒸發等鍍膜方式沉積一層金屬，通過剝離的方法形成接觸電極和金屬互連線。
5、利用SU8光刻膠，通過光刻并顯影的方法在石墨烯上定義石墨烯霍爾元件溝道圖形(即SU8的圖形)，如圖4(c)所示。
6、通過等離子刻蝕的方法將沒有被SU8、接觸電極和金屬互連線覆蓋的石墨烯去除；如圖4(d)所示。
7、通過化學氣相 沉積或者原子層沉積在制備好石墨烯霍爾元件的芯片表面沉積鈍化層，所沉積鈍化層可以為氮化硅或者氧化鋁等材料。
8、通過光學光刻、顯影及等離子刻蝕將芯片上壓焊電極上方的鈍化層刻蝕掉，使這些電極露出來，以便實際使用中方便和外電路連接；如圖4(e)所示。
上述實施例是通過具體制備順序來闡述本發明的霍爾集成電路，其中，步驟4和5 順序可以倒過來，即先利用SU8膠和光學光刻的方法形成SU8的圖形，然后再制備接觸電極和金屬互連線其他步驟仍需按照上述過程進行。上述步驟中，SU8光刻膠的作用為a、步驟 5中SU8光刻膠圖形定義了石墨烯霍爾元件溝道的圖形；b、步驟6中SU8膠充當了刻蝕阻擋層的作用，保護下方的石墨烯不被刻蝕，從而有效地形成石墨烯霍爾元件的溝道；C、步驟 7中，SU8膠充當了隔離石墨烯溝道和鈍化層的作用，減弱鈍化層對石墨烯中載流子的散射作用。
權利要求
1.一種石墨烯霍爾集成電路，包括一硅基CMOS電路芯片(I)、一石墨烯霍爾元件，其特征在于硅基CMOS電路芯片的核心電路區外圍設有若干金屬互連電極(2)和若干金屬壓焊電極(11)，硅基CMOS電路芯片表面除所述金屬互連電極、金屬壓焊電極之外的區域上方覆蓋一鈍化層(7)，所述金屬互連電極、金屬壓焊電極與硅基CMOS電路芯片分別通過鈍化層(7)下的金屬線電連接；硅基CMOS電路芯片的核心電路區上方的鈍化層上依次為有機分子層(8)、所述石墨烯霍爾元件；所述石墨烯霍爾元件的電極分別通過金屬互連線與互連電極連接。
2.如權利要求1所述的集成電路，其特征在于所述有機分子層(8)為一APTES分子薄膜。
3.如權利要求1所述的集成電路，其特征在于所述石墨烯霍爾元件溝道上方除被霍爾元件接觸電極、所述金屬互連線覆蓋之外部分利用SU8光刻膠覆蓋。
4.如權利要求1或2或3所述的集成電路，其特征在于所述集成電路除壓焊電極之外的芯片表面覆蓋一鈍化層(10)。
5.如權利要求4所述的集成電路，其特征在于所述鈍化層(7)包括氧化硅層和氮化硅層，其中，所述氮化硅層位于所述氧化硅層上方；所述鈍化層(10)為氮化硅或氧化鋁。
6.一種石墨烯霍爾集成電路制備方法，其步驟為1)制備硅基CMOS電路芯片(I)，并在硅基CMOS電路芯片(I)上留有若干金屬互連電極(2)和金屬壓焊電極(11);所述金屬互連電極和金屬壓焊電極分別與硅基CMOS電路芯片電連接；2)在硅基CMOS電路芯片(I)表面除所述金屬互連電極和金屬壓焊電極之外的區域上方覆蓋一鈍化層(7)；3)對步驟2)處理后的硅基CMOS電路芯片(I)表面進行修飾，制備一有機分子層(8)；4)制備石墨烯，然后將石墨烯轉移到的所述有機分子層(8)上；5)利用所述石墨烯制備石墨烯霍爾元件，以及石墨烯霍爾元件和所述金屬互連電極之間的金屬互連線。
7.如權利要求6所述的方法，其特征在于所述有機分子層(8)的制備方法為首先對硅基CMOS電路芯片(I)表面進行氧化和親水性處理，然后將硅基CMOS電路芯片(I)浸泡在含APTES的溶液中設定時間后取出，用去離子水沖洗并吹干，得到所述有機分子層。
8.如權利要求6所述的方法，其特征在于所述步驟5)的具體方法為首先通過光刻的方法在所述石墨烯表面定義石墨烯霍爾元件電壓輸入電極、霍爾電極，以及石墨烯霍爾元件和所述金屬互連電極之間的互連線圖形；然后沉積一層金屬電極，通過剝離的方法形成接觸電極和金屬互連線；然后利用SU8光刻膠，通過光刻并顯影的方法在所述石墨烯上定義石墨烯霍爾元件溝道圖形；將沒有被SU8、接觸電極和金屬互連線覆蓋的石墨烯去除，從而形成石墨烯霍爾元件中石墨烯溝道的形狀。
9.如權利要求6或7或8所述的方法，其特征在于在制備有所述石墨烯霍爾元件的硅基CMOS電路芯片表面沉積一鈍化層(10);然后將所述金屬壓焊電極上方的鈍化層(10)刻蝕掉，使這些電極露出來。
10.如權利要求9所述的方法，其特征在于所述鈍化層(7)包括氧化硅層和氮化硅層， 其中，所述氮化硅層位于所述氧化硅層上方；所述鈍化層(10)為氮化硅或氧化鋁。
全文摘要
本發明公開了一種石墨烯霍爾集成電路及其制備方法。本結構包括一硅基CMOS電路芯片、一石墨烯霍爾元件，芯片的核心電路區外圍設有若干互連電極和壓焊電極，芯片表面除互連電極、壓焊電極之外的區域上方覆蓋一鈍化層，互連電極、壓焊電極與芯片分別通過鈍化層下的金屬線電連接；芯片的核心電路區上方的鈍化層上依次為有機分子層、石墨烯霍爾元件；石墨烯霍爾元件的電極分別通過金屬互連線與互連電極連接。通過對霍爾集成電路表面覆蓋一鈍化層進行封裝，只露出壓焊電極，以便實際使用中方便和外電路連接。本發明的霍爾集成電路完全利用微加工手段制備，所需芯片面積小、制備效率高、成本低。
文檔編號H01L43/10GK103066098SQ20121057535
公開日2013年4月24日 申請日期2012年12月26日 優先權日2012年12月26日
發明者徐慧龍, 張志勇, 彭練矛, 王勝 申請人:北京大學