專利名稱：Mis型半導體器件及其制造方法
技術領域：
本發明涉及具有5V或更高的工作電壓、具有在半導體層上的由ZrOxNy (氧氮化鋯)形成的柵極絕緣膜和在柵極絕緣膜上的柵電極的MIS型半導體器件，并且還涉及其制造方法。
背景技術：
隨著近年來半導體器件的進一步小型化，需要更薄的晶體管柵極的絕緣膜。然而，存在如下問題:當常規使用的SiO2膜變薄時，漏電流增大。因此，通過使用高k(高介電常數)材料代替SiO2來獲得較厚的膜。高k材料包括Hf02、ZrO2, TiO2, HfOxNy, ZrOxNy或類似材料。具體地，在專利文獻I至專利文獻3中公開了具有由ZrOxNy形成的柵極絕緣膜的MIS (金屬-絕緣體-半導體)型半導體器件。專利文獻I公開了一種具有在半導體襯底上的柵極絕緣膜和在柵極絕緣膜上的柵電極的半導體器件，其中柵極絕緣膜由Zr2ON2或Zr02_2xN4x/3形成(其中3/8 < x < 3/4)。其還公開了柵極絕緣膜是單晶或多晶。專利文獻I描述了通過濺射Zr2ON2陶瓷靶來形成Zr2ON2柵極絕緣膜。其還描述了使用氬作為濺射氣體，襯底溫度為從600°C至800°C，濺射氣壓為從0.5Pa至0.2Pa。專利文獻2公開了一種具有包含氮的ZrO2柵極絕緣膜的MIS型半導體器件，其中柵極絕緣膜在通道側上具有比在柵電極側上更高的氮濃度，并且柵極絕緣膜在通道側上具有IO2tVcm3至IO2Vcm3的氮濃度。其還描述了在從室溫至800°C的溫度下以及在從0.1mPa至IkPa的壓力下，通過在用氬氣稀釋的氮和氧的混合氣體中濺射來形成柵極絕緣膜。沒有具體描述柵極絕緣膜所處的狀態:單晶、多晶或非晶。專利文獻3公開了一種MIS型半導體器件，其中化學氧化物層、高k介質層、下金屬層、俘獲金屬層、上金屬層以及多晶半導體層依次沉積在半導體襯底上。其描述了 Si或第II1-V族半導體可以用作半導體襯底。高k介質層可以由ZrOxNy (0.5彡x彡3，0彡y彡2)形成。沒有具體描述高k介電材料所處的狀態:單晶、多晶或非晶。盡管描述了可以通過CVD或ALD來形成高k介質層，但是沒有具體描述通過濺射形成高k介質層。專利文獻1:日本公開(kokai)特許公報號2005-44835專利文獻2:日本公開(kokai)特許公報號2005-217159專利文獻3:日本公開(kokai)特許公報號2011-3899發明人已經研究通過使用由ZrOxNy形成的高k介電柵極絕緣膜來使MIS型功率器件小型化。然而，已發現，當柵極絕緣膜由ZrOxNy形成時，在ZrOxNy的某些組成比x和y下，由于所施加的高電壓，閾值電壓波動，導致不穩定的操作。在專利文獻I至專利文獻3中既未描述也未提出這樣的閾值電壓波動的問題
發明內容
鑒于上述內容，本發明的一個目的是使具有在半導體層上的由ZrOxNy形成的柵極絕緣膜和在柵極絕緣膜上的柵電極的MIS型半導體器件的閾值電壓穩定化。在本發明的第一方面中，提供了一種具有5V或更大的工作電壓的MIS型半導體器件，所述MIS型半導體器件包括在半導體層上的由ZrOxNy形成的柵極絕緣膜和在柵極絕緣膜上的柵電極，其中柵極絕緣膜處于非晶狀態，并且ZrOxNy的組成比X和y滿足以下條件:X > O, y > O 以及 0.3 < y/x ^ 10。半導體層可以是例如Si層、第III族氮化物半導體層、第II1-V族半導體層、第
I1-VI族化合物半導體層或SiC層。第III族氮化物半導體層包括GaN層、AlGaN層、InGaN層、AlN層或AlGaInN層。弟II1-V族+導體層包括GaAs層、GaP層或GaInP層。弟I1-VI族化合物半導體層包括ZnO層。半導體層可以摻雜有η型雜質或P型雜質。此外，半導體層可以是半導體襯底本身或在半導體襯底上或在絕緣襯底上沉積的半導體層。半導體層可以包括具有不同材料、組成比、導電類型和雜質濃度的多個層。柵極絕緣膜可以包括具有不同組成比的多個層，只要ZrOxNy的組成比χ和y滿足上述范圍即可。半導體層和柵極絕緣膜可以彼此直接接觸，或者可以在半導體層和柵極絕緣膜之間具有絕緣膜。在這樣的情況下，絕緣膜可以由Si02、SixNy、Zr02或類似材料形成。柵極絕緣膜和柵電極可以彼此直接接觸。可以在柵極絕緣膜與柵電極之間形成絕緣膜或金屬膜。更優選地，ZrOxNy的組成比χ和y滿足I ( y/x彡5的y/x范圍。此夕卜，χ和y優選地滿足1.5 < 0.55x+y < 1.7的范圍。當χ和y落入該范圍內時，能夠進一步抑制MIS型半導體器件的閾值電壓的波動，從而提高操作穩定性。
此外,如果本發明的柵極絕緣膜的χ和y限定于χ彡0.5的范圍內，則能夠進一步抑制閾值電壓的波動，從而提高操作穩定性。特別地，當工作電壓為IOV或更大時，本發明的MIS型半導體器件是有效的。在這樣的高工作電壓下，本發明的MIS型半導體器件能夠抑制閾值電壓的波動。此外，本發明的MIS型半導體器件能夠適當地用于功率半導體器件，并且能夠應用于半導體器件如MISFET、HFET以及IGBT。本發明的第二方面涉及根據第一方面的MIS型半導體器件的一個具體實施方案，其中還滿足1.5 ^ 0.55x+y彡1.7。本發明的第三方面涉及根據第一方面或第二方面的MIS型半導體器件的一個具體實施方案，其中χ和y滿足I ( y/x ( 5。本發明的第四方面涉及根據第一方面至第三方面中任一方面的MIS型半導體器件的一個具體實施方案，其中χ < 0.5。本發明的第五方面涉及根據第一方面至第四方面中任一方面的MIS型半導體器件的一個具體實施方案，其中柵極絕緣膜形成為在半導體層上與半導體層直接接觸。本發明的第六方面涉及根據第一方面至第五方面中任一方面的MIS型半導體器件的一個具體實施方案，其中半導體層是第III族氮化物半導體層。本發明的第七方面涉及根據第一方面至第六方面中任一方面的MIS型半導體器件的一個具體實施方案，其中工作電壓為IOV或更大。在本發明的第八方面中，提供了一種用于制造MIS型半導體器件的方法，該方法包括:通過濺射法在半導體層上形成ZrOxNy柵極絕緣膜，在柵極絕緣膜上形成柵電極，其中在所述濺射法中，在室溫下，在使包含氮氣和氧氣的混合氣體流動的情況下，使用Zr金屬靶以非晶狀態形成所述絕緣膜并且X和y滿足以下條件:x > 0，y > 0，0.3 ≤ y/x ≤ 10以及 1.5 ≤ 0.55x+y ≤ 1.7。本發明的第九方面涉及根據第八方面的制造方法的一個具體實施方案，其中X和y 還滿足 1.5 ≤ 0.55x+y ≤ 1.7。本發明的第十方面涉及根據第八方面或第九方面的制造方法的一個具體實施方案，其中柵極絕緣膜形成為使得X和y滿足1 ≤ y/x ≤ 5。本發明的第十 一方面涉及根據第八方面至第十方面中的任一方面的制造方法的一個具體實施方案，其中柵極絕緣膜形成為滿足X ≤ 0.5。本發明的第十二方面涉及根據第八方面至第十一方面中的任一方面的制造方法的一個具體實施方案，其中在半導體層上直接形成柵極絕緣膜。本發明的第十三方面涉及根據第八方面至第十二方面中的任一方面的制造方法的一個具體實施方案，其中半導體層是第III族氮化物半導體層。本發明的第十四方面涉及根據第八方面至第十三方面中的任一方面的制造方法的一個具體實施方案，其中MIS型半導體器件具有5V或更大、或IOV或更大的工作電壓。在本發明的第十五方面中，提供了一種用于制造MIS型半導體器件的方法，該方法包括:通過濺射法在半導體層上形成ZrOxNy柵極絕緣膜、在柵極絕緣膜上形成柵電極，其中在濺射法中，在室溫下，在使包含氮氣和氧氣的混合氣體流動的情況下，使用Zr金屬靶來形成絕緣膜，并且氧氣流量與氮氣流量之比，即氧氣流量/氮氣流量，為0.012至0.36。優選地，氧氣流量與氮氣流量之比為0.036至0.36。因此，能夠進一步抑制閾值電壓的波動，從而進一步提高MIS型半導體器件的操作穩定性。此外,優選地,氮氣流量為4.3sccm至17sccm,氧氣流量為0.1sccm至3.0sccm。當氧氣流量和氮氣流量落入這些范圍時，能夠在對ZrOxNy中的氧組成比X和氮組成比y具有良好的可控性下形成柵極絕緣膜。本發明的第十六方面涉及根據第十五方面的制造方法的一個具體實施方案，其中氧氣流量與氮氣流量之比為0.036至0.36。本發明的第十七方面涉及根據第十五方面或第十六方面的制造方法的一個具體實施方案，其中氮氣流量為4.3sccm至17sccm,以及氧氣流量為0.1sccm至3.0sccm。本發明的第十八方面涉及根據第十五方面至十七方面中任一方面的制造方法的一個具體實施方案，其中濺射法為ECR濺射法。本發明的第十九方面涉及根據第十五方面至第十八方面中任一方面的制造方法的一個具體實施方案，其中柵極絕緣膜形成為在半導體層上與半導體層直接接觸。本發明的第二十方面涉及根據第十五方面至第十九方面中任一方面的制造方法的一個具體實施方案，其中半導體器件具有5V或更大、或IOV或更大的工作電壓。根據本發明，即使將大電壓施加到MIS型半導體器件上，也可抑制閾值電壓的波動，從而能夠穩定地工作。尚不明確為何通過本發明的柵極絕緣膜實現了穩定的閾值電壓的原因。然而，據認為柵極絕緣膜中的氮降低了由柵極絕緣膜中的氧缺陷產生的能級密度。本發明有效用于具有5V或更大、特別是IOV或更大的工作電壓的MIS型半導體器件，并且能夠應用于功率半導體器件。根據本發明的柵極絕緣膜在熱處理中穩定，并且能夠在高至約800°C下保持非晶狀態而不結晶。因此，在形成柵極絕緣膜之后，對熱處理工藝中的溫度的限制減小，從而與常規制造工藝相比能夠實現更高的制造工藝的靈活性。
當結合附圖考慮時，參考優選實施方案的以下詳細描述，本發明的各種其它目的、特征以及許多伴隨的優點將更容易認識到并更好理解，附圖中:圖1是示出根據實施方案I的MIS型半導體器件的構造的截面圖；圖2A和圖2B是示出用于制造根據實施方案I的MIS型半導體器件的過程的概圖；圖3是示出根據實施方案I的MIS型半導體器件的電容-電壓特性的曲線圖；圖4是示出根據對比例的MIS型半導體器件的電容-電壓特性的曲線圖；圖5是示出柵極絕緣膜11的氧組成比和氮組成比的曲線圖；圖6是示出柵極絕緣膜1 1的氮原子濃度/氧原子濃度的曲線圖；圖7示出根據實施方案2的HFET的構造；圖8A至圖8E是示出用于制造根據實施方案2的HFET的步驟的概圖；以及圖9示出根據實施方案3的HFET的構造。
具體實施例方式接下來，將參照附圖來描述本發明的具體實施方案。然而，本發明不限于所述實施方案。實施方案I圖1是示出根據實施方案I的MIS型半導體器件的構造的截面圖。根據實施方案I的MIS型半導體器件包括半導體層10、在半導體層10上形成為與半導體層10接觸的柵極絕緣膜11以及在柵極絕緣膜11的區域上形成為與柵極絕緣膜11的該區域接觸的柵電極12。半導體層10是具有600 μ m的厚度的η型Si襯底。所述半導體層可以是代替Si的例如第III族氮化物半導體層、第II1-V族半導體層、第I1-VI族化合物半導體層或SiC層。第III族氮化物半導體層是由例如GaN、AIN、AlGaN, InGaN或AlGaInN形成的層。第
II1-V族半導體層是例如GaAs、GaP或GaInP的層。第I1-VI族化合物半導體層例如是ZnO層。此外，半導體層10的導電類型不限于η型，可以是P型或i型(本征型)。半導體層10不限于單層，可以包括多個層。例如，半導體層10可以具有如下結構:具有不同材料、導電類型、組成比或雜質濃度的多個層在其中沉積。半導體層10可以是半導體襯底本身或在半導體襯底上或在絕緣襯底上沉積的層。柵極絕緣膜11由具有75nm厚度的非晶ZrOxNy (在此，χ和y滿足以下條件:x >O、y > 0、0.3≤ y/x ≤10 以及 1.5 ≤ 0.55x+y ≤ 1.7)形成。在實施方案I中，柵極絕緣膜11可以在半導體層10上與半導體層10接觸，或者可以經由另一絕緣膜形成在半導體層10上。例如，可以在半導體層10與柵極絕緣膜11之間形成Si02、SixNy、ZrO2或類似材料的絕緣膜。
多晶硅或鎢(W)可以用作柵電極12。在實施方案I中，柵電極12可以在柵極絕緣膜11上形成為與柵極絕緣膜11直接接觸，或者可以經由另一絕緣膜形成在柵極絕緣膜11上。例如，可以在柵極絕緣膜11與柵電極12之間形成另一絕緣膜或金屬層。在根據實施方案I的MIS型半導體器件中，柵極絕緣膜11由非晶ZrOxNy (在此，x和y滿足以下條件:χ > 0，y > 0，0.3彡y/x ( 10以及1.5彡0.55x+y ( 1.7)形成。因此，即使施加了 5V或更大的電壓，也可抑制閾值電壓的波動，使得能夠進行穩定的操作。因此，根據實施方案I的MIS型半導體器件在5V或更大的工作電壓下、特別是在甚至IOV或更大的工作電壓下能夠穩定地操作。由于可以在這樣的高工作電壓下穩定地操作，所以根據實施方案I的MIS型半導體器件適合用作功率半導體器件如FET、HFET和IGBT。即使通過高至約800°C的熱處理，根據實施方案I的MIS型半導體器件的柵極絕緣膜11也能夠保持非晶狀態而不結晶。因此，根據實施方案I的MIS型半導體器件在熱穩定性方面也很優
巳更優選地,柵極絕緣膜11的氮與氧的組成比y/x滿足I ( y/x ( 5。進一步抑制了閾值電壓的波動，使得能夠更穩定地操作。氧組成比X可以進一步滿足X < 0.5。此外，在根據實施方案I的具有滿足這樣的X和y的組成范圍的柵極絕緣膜11的MIS型半導體器件中，抑制了閾值電壓的波動，使得能夠穩定地操作。接下來，將描述用于制造根據實施方案I的MIS型半導體器件的過程。首先，準備作為η型Si襯底的半導體層10。依次使用丙酮、IPA(異丙醇)和超純水來清潔半導體層10的表 面，由此從半導體層10的表面去除油含量。之后，將半導體層10浸沒在緩沖的氟化氫(BHF)溶液中，由此去除在半導體層10的表面上自然形成的氧化物膜(圖 2Α)。隨后，在經清潔的半導體層10上，通過ECR(電子回旋共振)濺射法形成ZrOxNy柵極絕緣膜11(圖2B)。在混有氬氣的氮和氧的混合氣體中使用Zr金屬靶進行濺射。襯底溫度為室溫(1°C至30°C )，壓力為0.07Pa至0.2Pa，RF功率為500W，微波功率為500W。氬氣流量為15sccm至30sccm,氧氣流量為0.1sccm至3.0sccm,以及氮氣流量為4.3sccm至17sccm0可以分別通過氧氣流量和氮氣流量來調整柵極絕緣膜11的氧組成比和氮組成比。氧氣流量與氮氣流量之比，即，氧氣流量/氮氣流量，為0.012至0.36。在上述ECR濺射法中，使用氬氣作為載氣。然而,可以使用其它惰性氣體如氙氣。可以使用其它濺射法如磁控管濺射來代替ECR濺射法。ECR濺射法具有如下優點:能夠在比其它濺射法更低的溫度下和更高的壓力下來形成柵極絕緣膜11。氬氣、氧氣和氮氣的流量不限于上述范圍。但是，當它們落入上述范圍內時，能夠形成在ZrOxNy中具有良好的氧組成比X和氮組成比y的可控性的柵絕緣膜11。在上述條件下，柵極絕緣膜11可以形成為使得柵極絕緣膜11的氧組成比X和氮組成比y滿足以下條件:x>0，y>0，0.3彡y/x彡10以及1.5彡0.55x+y ^ 1.7，并且柵極絕緣膜11能夠形成為非晶狀態。根據發明人的研究，已發現，如果只滿足上述溫度和壓力條件，即使改變ECR濺射法中的氬氣、氮氣和氧氣各自的流量，也不能形成其中氧組成比X和氮組成比I在1.5 ^ 0.55x+y ( 1.7的范圍之外的ZrOxNy膜。據此，當在本發明的條件下能夠通過ECR濺射法來形成非晶ZrOxNy膜時，據認為ZrOxNy膜的氧組成比χ和氮組成比y滿足
1.5 ^ 0.55x+y ( 1.7。由于以非晶狀態形成柵極絕緣膜11，所以半導體層10不需要是晶格匹配的。因此，能夠在代替Si半導體層10的SiO2絕緣膜或化合物半導體層如第II1-V族化合物半導體、第I1-VI族化合物半導體以及第III族氮化物半導體上形成柵極絕緣膜11。當在上述條件下的ECR濺射法中的氧氣流量與氮氣流量之比，即氧氣流量/氮氣流量為0.012至0.36時，柵極絕緣膜11能夠形成為將閾值電壓的波動抑制到低于IV。特別地，當氧氣流量與氮氣流量之比為0.036至0.36時，能夠進一步將閾值電壓的波動抑制到低于0.1V。 接下來，通過剝離法在柵極絕緣膜11上的特定區域中形成柵電極12。更具體地，通過光刻在柵極絕緣膜11上的除該特定區域以外的區域中形成光刻膠膜。然后，通過在特定區域和光刻膠膜上沉積形成電極膜。隨后，通過剝離法去除電極膜的一部分和光刻膠膜，使得電極膜僅在特定的區域中保留，因此，僅在柵極絕緣膜11上的特定區域中形成柵電極
12。通過上面過程，制造了如圖1所示的根據實施方案I的MIS型半導體器件。通過根據實施方案I的MIS型半導體器件的上述制造方法，ZrOxNy非晶柵極絕緣膜11可以形成為具有滿足以下條件的氧組成比χ和氮組成比y:x > 0，y > 0，0.3 < y/χ < 10以及1.5 < 0.55x+y ( 1.7。因此，即使工作電壓為5V或更大，也能夠抑制閾值電壓的波動，使得穩定地操作。即使在高至800°C的熱處理之后，通過上述方法形成的柵極絕緣膜11也能夠保持非晶狀態，這實現了器件的高可靠性。由于柵極絕緣膜11是熱穩定的，所以根據實施方案I的MIS型半導體器件的閾值電壓是穩定的，幾乎不會因為溫度變化而波動。此外，柵極絕緣膜11的熱穩定性在形成柵極絕緣膜11之后的熱處理過程如電極合金化過程中允許較少的溫度限制，從而提高了制造工藝的靈活性。接下來將給出作為實驗實施例的根據實施方案I的MIS型半導體器件的具體評價。實驗實施例1制造了根據實施方案I的具有由非晶ZrOxNy (在此，χ為0.79以及y為1.2)形成的柵極絕緣膜11的Mis型半導體器件，由此證明閾值電壓的熱穩定性。圖3是示出根據實施方案I的MIS型半導體器件的電容-電壓特性的曲線圖。通過連續地從-2V至5V、5V至-2V、-2V至10V、IOV至-2V、-2V至15V、15V至-2V以及-2V至5V掃過電壓來改變外施電壓。電壓掃描速度為0.lV/s。從圖3觀察到，閾值電壓幾乎不波動，即使如上所述來掃過外施電壓也是如此。特別地，即使外施電壓從-2V至15V以及15V至-2V急劇地改變，閾值電壓也幾乎不波動。作為對比例，制造了除柵極絕緣膜11是由非晶ZrO2形成之外具有與根據實施方案I的器件的結構相同的結構的MIS型半導體器件，由此證明閾值電壓的熱穩定性。圖4是示出根據對比例的MIS型半導體器件的電容-電壓特性的曲線圖。以與圖3中相同的方式掃過外施電壓。從圖4明顯看出，當從-2V至10VU0V至-2V以及從-2V至15V、15V至-2V掃過外施電壓時，閾值電壓劇烈波動。還能明顯看出，當從-2V至5V以及5V至-2V掃過外施電壓時，閾值電壓輕微波動。
因此，根據實施方案I的具有由非晶ZrOxNy (在此，x和y滿足以下條件:x > 0，y> 0,0.3 ^ y/x彡10以及1.5彡0.55x+y ( 1.7)形成的柵極絕緣膜11的MIS型半導體器件可以穩定地操作而沒有閾值電壓波動，即使在施加大電壓時也是如此。由圖3的結果清楚地看出，對于具有5V或更大、特別是IOV或更大的工作電壓的MIS型半導體器件來說是有效的，并且甚至具有這樣的工作電壓的MIS型半導體器件也能夠穩定地操作。實驗實施例2在形成根據實施方案I的MIS型半導體器件的柵極絕緣膜11中，在0.1sccm,
0.3sccm、0.5sccm> Isccm和3sccm五種不同的氧氣流量下制造五個樣品，同時IS氣流量和氮氣流量分別保持在20sCCm和8.5sccm0在全部五個樣品中，柵極絕緣膜11形成為非晶狀態。柵極絕緣膜11的氧組成比X和氮組成比y如圖5的曲線圖所示。即，當氧氣流量為0.1sccm時(氧氣流量/氮氣流量為0.0118)，x約為0.2，y約為1.55(圖5的標示位置5)。當氧氣流量為0.3sccm時(氧氣流量/氮氣流量為0.0353)，x約為0.24，y約為
1.4 (圖5的標示位置4)。當氧氣流量為0.5sccm時(氧氣流量/氮氣流量為0.0588)，x約為0.45，y約為1.45 (圖5的標示位置3)。當氧氣流量為Isccm時(氧氣流量/氮氣流量為0.1176)，X約為0.76，y約為1.24(圖5的標示位置2)。當氧氣流量為3sCCm時(氧氣流量/氮氣流量為0.3529)，X約為1.85，y約為0.55 (圖5的標示位置I)。從圖5的曲線圖 明顯看出，在全部五個樣品中，柵極絕緣膜11的氧組成比X和氮組成比I落入如下范圍內:其中I的范圍為±0.1,以直線0.55x+y =1.6為中心，即,滿足1.5 ^ 0.55x+y ^ 1.7 的范圍。圖6是示出當外施電壓從-2V至10VU0V至-2V以及_2V至15V掃過時，在圖5中使用的五個樣品的閾值電壓的漂移的曲線圖。水平軸表示柵極絕緣膜11的材料ZrOxNy的氮原子濃度/氧原子濃度(即y/x)，垂直軸表示閾值電壓的漂移(V)。此外，作為對比例，通過以與y/x = O即柵極絕緣膜11由ZrO2形成的情況相同的方式掃過外施電壓來測量閾值電壓的漂移。賦予圖6的標示位置的數字與賦予圖5的標示位置的數字對應。在其在柵極絕緣膜11由ZrO2形成的情況下對比例中的閾值電壓的漂移約為4.8V，而在其它五個樣品中的閾值電壓的漂移為IV或更小。因此，已發現，ZrOxNy的氮與氧的組成比y/x至少落入0.3 < y/x < 10的范圍內，閾值電壓的漂移為IV或更小。當閾值電壓的漂移為IV或更小時，根據實施方案I的MIS型半導體器件(其中工作電壓為5V或更大，特別是IOV或更大)能夠穩定地操作。將比值y/x設定為10或更小的原因在于，隨著ZrOxNy的氮原子濃度增大，ZrOxNy的特性變得更接近于導電ZrN的特性，并且ZrOxNy不能用作絕緣膜。更優選地,y/x滿足I彡y/x彡5。當y/x落入該范圍時,如圖6所示，閾值電壓的漂移能夠為0.1V或更小，由此使根據第一實施方案的MIS型半導體能更穩定地操作。氧組成比X和y可以為0.5或更小。即使x落入該范圍，當x和y滿足以下條件:X > 0，y > 0，0.3彡y/x彡10以及1.5彡0.55x+y ^ 1.7時，如圖6所示，根據實施方案I的MIS型半導體器件中的閾值電壓的漂移能夠為IV或更小，從而實現穩定地操作。本發明的MIS型半導體器件不限于實施方案I中示出的結構。其可以具有任意結構，只要在半導體層上依次形成柵極絕緣膜和柵電極即可。在根據實施方案I的MIS型半導體器件中，柵極絕緣膜11是單層。但是，它可以包括具有不同的氧組成比X和氮組成比y的多個層，只要柵極絕緣膜11是由滿足上述X和I的范圍的非晶ZrOxNy形成即可。實施方案2圖7示出根據實施方案2的HFET (異質結構場效應晶體管)100的構造。HFET 100包括Si襯底101 ;在襯底101上設置的AlN緩沖層102 ；以及在AlN緩沖層102上設置并且由未摻雜的GaN形成的第一載流子傳輸層103。在第一載流子傳輸層103的兩個分開的區域上設置由未摻雜的GaN形成的兩個分開的第二載流子傳輸層104。在兩個分開的第二載流子傳輸層104上分別設置由Ala25Gaa75N形成的載流子供給層。在第二載流子傳輸層104和載流子供給層105之間形成異質結。通過選擇性晶體再生長分別形成第二載流子傳輸層104和載流子供給層105。在兩個分開的載流子供給層105的一個上形成源電極106，在另一個載流子供給層105上形成漏電極107。源電極106和漏電極107中的每一個均由Ti/Al形成(在載流子供給層105上依次設置Ti和Al)。在第一載 流子傳輸層103的如下區域上設置由非晶ZrOxNy(在此，χ和y滿足以下條件:x > 0,y > 0,0.3 < y/x < 10,1.5 ^ 0.55x+y ( 1.7)形成的絕緣膜 108:該區域位于兩個分開的堆疊結構之間，每個堆疊結構都包括第二載流子傳輸層104和載流子供給層105，并且在該區域上沒有設置第二載流子傳輸層104。在兩個堆疊結構(其中每個堆疊結構都包括第二載流子傳輸層104和載流子供給層105)的兩個相對的側端面111上也設置絕緣膜108，并且在載流子供給層105上也設置絕緣膜108。經由絕緣膜108，在第一載流子傳輸層103的其上沒有設置第二載流子傳輸層104的區域上以及兩個側端面111上設置柵電極109。柵電極109由Ni/Au形成(在絕緣膜108上依次設置Ni和Au)。經由絕緣膜108，在載流子供給層105上且在側端面111附近也設置柵電極109，使得柵電極109從側端面111分別朝著源電極106和漏電極107延伸0.5 μ m。當柵電極設置為以該方式延伸時，在向柵電極109施加正電壓的情況下，在側端面111的附近可累積更大量的電子，并且能夠進一步增大在位于這樣延伸的柵電極109下方的區域中的2DEG濃度。因此，可以進一步減小導通電阻。第一載流子傳輸層103具有2 μ m的厚度；第二載流子傳輸層104具有IOOnm的厚度；載流子供給層105具有25nm的厚度；絕緣膜108具有40nm的厚度。源電極106與柵電極109之間的距離是1.5 μ m，柵電極109與漏電極107之間的距離是6.5 μ m ;g卩，HFET 100具有其中柵電極109被設置成靠近源電極106的不對稱構造。因此，為了提高擊穿電壓，將柵電極109定位為相比漏電極107更靠近源電極106。襯底101可以由代替Si的、通常用于第III族氮化物半導體的生長襯底的任意已知材料(例如，藍寶石、SiC、ZnO、尖晶石或GaN)形成。緩沖層102可以由代替AlN的GaN形成，或者可以由多個層形成(例如，AlN/GaN)。第一載流子傳輸層103可以由任意第III族氮化物半導體形成，但是，從例如結晶性的角度，優選地由GaN形成。第一載流子傳輸層103可以摻雜有η型雜質，或者可以由多個層形成。第一載流子傳輸層103可以在襯底101上直接形成，而不形成緩沖層102。第二載流子傳輸層104由GaN形成,載流子供給層105由AlGaN形成。但是,第二載流子傳輸層104和載流子供給層105中的每一個都可以由任意第III族氮化物半導體形成，只要載流子供給層105的第III族氮化物半導體的帶隙大于第二載流子傳輸層104的第III族氮化物半導體的帶隙即可。例如，第二載流子傳輸層104可以由InGaN形成，載流子供給層105可以由GaN或AlGaN形成。載流子供給層105可以摻雜有雜質例如Si (即，η型)。載流子供給層105可以在其上具有蓋層。第二載流子傳輸層104和第一載流子傳輸層103可以由相同的第III族氮化物半導體材料或不同的第III族氮化物半導體材料形成。借助于在第二載流子傳輸層104和載流子供給層105之間形成的異質結，在第一載流子傳輸層104和載流子供給層105之間以及在第二載流子傳輸層104的側面上的異質結界面110附近形成2DEG層(在圖7中通過虛線示出的部分)。在被柵電極109分開的兩個區域上形成第二載流子傳輸層104和載流子供給層105。因此，在分開的兩個區域中形成2DEG層；S卩，在載流子供給層105上的形成源電極106的區域(源極-柵極區域)以及在載流子供給層105上的形成漏電極107的區域(柵極-漏極區域)。借助于隧道效應(tunnel effect),源電極106和漏電極107中的每一個都經由載流子供給層105與第二載流子傳輸層104處于歐姆接觸。源電極106和漏電極107中的每一個都可以由例如代替Ti/Al的Ti/Au來形成。每個電極都可以由用于提供肖特基接觸的材料形成，但是從減小導通電阻的角度來說，這樣的材料不是優選的。為了獲得良好的歐姆接觸，載流子供給層105或第二載流子傳輸層104的位于源電極106或漏電極107正下方的區域可以以高濃度摻雜有Si，或者可以減小載流子供給層105的位于源電極106或漏電極107正下方的厚度。絕緣膜108用作柵極絕緣膜和保護膜兩者。柵極絕緣膜是絕緣膜108的區域108a的膜，其被第一載流子傳輸層103、第二載流子傳輸層104、載流子供給層105以及柵電極109包圍。當然，絕緣膜可以不用作柵極絕緣膜和保護膜兩者。保護膜可以由其它材料形成，只要柵極絕緣膜由非晶ZrOxNy形成(在此,X和y滿足以下條件:x > O, y > O, 0.3 < y/X彡10以及1.5彡0.55x+y ( 1.7)即可。當保護膜由其它材料形成時，能夠使用Si02、SiNx、Al203、Hf02、Zr02、AlN或類似材料。雖然絕緣膜108由單層形成，但是，絕緣膜108的部分或整體可以由包含有滿足 上述X和I條件的非晶ZrOxNy層的多個層形成。柵電極109可以由例如代替Ni/Au的Ti/Al、W或多晶硅形成。接下來將描述根據實施方案2的HFET 100的操作。在HFET 100中，當不向柵電極109施加偏壓時，在源極-柵極區域和柵極-漏極區域中分開的2DEG層未被電連接。因此，在源電極與漏電極之間沒有電流流動(即，斷開狀態)。因此，HFET 100呈現常斷特性。同時，當向柵電極109施加等于或高于閾值電壓的偏壓時，電子累積在經由絕緣膜108而與柵電極109接觸的區域中；具體地，電子累積在第一載流子傳輸層103的其上沒有設置第二載流子傳輸層104的表面附近，以及第二載流子傳輸層104和載流子供給層105的相互面對的側端面111附近。借助于這樣累積的電子，位于源極-柵極區域中的2DEG層電連接到位于柵極-漏極區域中的2DEG層。結果，電流在源電極與漏電極之間流動(即，導通狀態)。在HFET 100中，由于第二載流子傳輸層104在第一載流子傳輸層103上選擇性地再生長，所以在第一載流子傳輸層103與第二載流子傳輸層104之間的界面處弓I入雜質。然而，隨著距第一載流子傳輸層103和第二載流子傳輸層104之間的界面的距離的增大，包含在第二載流子傳輸層104中的與再生長相關的雜質的量減少。因此，在第二載流子傳輸層104與載流子供給層105之間的異質結界面110處幾乎沒有觀察到與再生長相關的雜質。由于在第二載流子傳輸層104的再生長之后載流子供給層105在第二載流子傳輸層104上持續生長，所以在載流子供給層105在第一載流子傳輸層103上直接生長的情況下，位于第二載流子傳輸層104與載流子供給層105之間的異質結界面110的平坦度(flatness)高于第一載流子傳輸層103與載流子供給層105之間的異質結界面的平坦度。因此，在第二載流子傳輸層104與載流子供給層105之間以及在第二載流子傳輸層104的側面上的異質結界面110附近生成的2DEG的遷移率沒有減小。因此，根據實施方案2的HFET 100呈現常斷特性和低的導通電阻。從充分減小第二載流子傳輸層104與載流子供給層105之間的異質結界面處的與再生長相關的雜質量以 及提高界面的平坦度的角度來說，第二載流子傳輸層104的厚度優選地為50nm或更大。在HFET 100中，絕緣膜108的厚度調整為小于第二載流子傳輸層104的厚度，使得在第一載流子傳輸層103上形成的絕緣膜108中的區域108a的頂面118的高度低于第二載流子傳輸層104與載流子供給層105之間的異質結界面110 ;8卩，頂面118比異質結界面110更靠近第一載流子傳輸層103。利用該結構，當向柵電極109施加正電壓時，能夠在兩個側端面111的附近累積更大量的電子。結果，能夠進一步地減小導通電阻。在HFET 100中，柵極絕緣膜(由第一載流子傳輸層103、第二載流子傳輸層104、載流子供給層105以及柵電極109包圍的絕緣膜108的區域108a)由非晶ZrOxNy形成(在此，χ和y滿足以下條件:χ > 0，y > 0，0.3彡y/x ( 10以及1.5彡0.55x+y彡1.7)。因此，即使HFET 100的工作電壓為5V或更大，閾值電壓也不波動，從而實現穩定的操作。接下來將參考附圖來描述用于根據實施方案2制造HFET 100的方法。首先，通過MOCVD法在Si襯底101上形成AlN緩沖層102。之后，通過MOCVD法在緩沖層102上由未摻雜的GaN形成第一載流子傳輸層103 (圖8A)。使用的氣體如下:作為載氣的氫和氮；作為氮源的氨氣；作為Ga源的TMG (三甲基鎵)；以及作為Al源的TMA (三甲基鋁)。隨后，通過CVD法在第一載流子傳輸層103的特定區域上形成SiO2掩模113，并且在由掩模113分開的兩個區域上不形成掩模113，從而露出第一載流子傳輸層103的表面(圖SB)。對掩模113的材料沒有特別的限制，只要材料抑制第III族氮化物半導體的生長即可。掩模113可以由代替SiO2的例如Si3N4、Al203、Hf02或ZrO2的絕緣膜形成。接下來，通過MOCVD法在第一載流子傳輸層103上再生長由未摻雜的GaN形成的第二載流子傳輸層104。由于不在掩模113上生長GaN，所以僅在由掩模113分開的兩個區域上選擇性地再生長第二載流子傳輸層104(圖SC)。在該再生長期間，第一載流子傳輸層103與第二載流子傳輸層104之間的界面的平坦度降低，在界面處引入雜質。但是，隨著第二載流子傳輸層104的生長繼續進行，層104的生長表面的平坦度提高，在生長表面上的與再生長相關的雜質的密度減小。在第二載流子傳輸層104生長為具有特定的厚度時，通過MOCVD法在其上繼續生長Ala25Gaa75N載流子供給層105。在該生長過程期間，掩模113上的晶體生長也被抑制。因此，僅在兩個第二載流子傳輸層104上生長載流子供給層105。當載流子供給層105的生長開始時，第二載流子傳輸層104的其上生長載流子供給層105的表面的平坦度已經被提高，并且表面上的雜質的密度已經基本減少到零。因此，在第二載流子傳輸層104與載流子供給層105之間的異質結界面的平坦度較高，并且在界面附近幾乎沒有觀察到與再生長相關的雜質。在載流子供給層105生長為具有特定的厚度之后，移除掩模113(圖8D)。隨后,在如下區域上形成非晶ZrOxNy (在此，x和y滿足以下條件:x > O, y > O,
0.3 ^ y/x ^ 10以及1.5彡0.55x+y ( 1.7)的絕緣膜108:第一載流子傳輸層103的其上沒有設置第二載流子傳輸層104的區域上；兩個分開的堆疊結構的兩個相對的側端面111上，每個堆疊結構均包括第二載流子傳輸層104和載流子供給層105 ;以及載流子供給層105上(圖SE)。絕緣膜108用作共用的載流子供給層105的柵極絕緣膜和保護膜兩者，從而減小制造工藝的數目。在此，在混合在氬氣中的氮和氫的混合氣體中，使用Zr金屬靶，在襯底溫度為室溫(1°C至30°C )、壓力為0.07Pa至0.2Pa、RF功率為500W以及微波功率為500W的條件下，通過ECR濺射法形成絕緣膜108。氬氣流量為15SCCm至30sCCm，氧氣流量為0.1sccm至
3.0sccm,氮氣流量為4.3sccm至17sccm。絕緣膜108的氧組成比和氮組成比能夠通過氧氣流量和氮氣流量來分別調整。氧氣流量與氮氣流量之比，即氧氣流量/氮氣流量的比為
0.012至0.36。在這些條件下,能夠形成非晶ZrOxNy (在此，x和y滿足以下條件:x > O, y> 0,0.3 ≤ y/x ( 10 以及 1.5 ≤ 0.55x+y ( 1.7)的絕緣膜 108。隨后，去除絕緣膜108以露出載流子供給層105的其上形成有源電極106和漏電極107的區域，并且通過氣相沉積和剝離工藝在載流子供給層105的由此露出的區域上形成源電極106和漏電極107。通過氣相沉積和剝離工藝，在絕緣膜108的一部分上形成柵電極109，該部分包括:第一載流子傳輸層103的其上沒有設置第二載流子傳輸層104的區域；兩個側端面111的兩個前方區域；以及載流子供給層105上方的在側端面111附近的區域。因此，制造出了圖7中示出的HFET 100。在通過該制造方法制造的HFET 100中，第二載流子傳輸層104與載流子供給層105之間的異質結界面的平坦度提高，在界面附近幾乎沒有觀察到與再生長相關的雜質。因此，HFET 100呈現常斷特性以及低的導通電阻。絕緣膜108能夠由非晶ZrOxNy (在此，X和y滿足以下條件:x>0，y >0，0.3≤y/x≤10以及1.5≤0.55x+y≤1.7)形成。因此，即使HFET 100的工作電壓為5V或更大，閾值電壓也不會波動，從而實現穩定的操作。在用于HFET 100的前述制造方法中，在形成載流子供給層105之后，移除用于晶體生長的掩模113。然而，掩模113可以留下并且用作非晶ZrOxNy(在此，1和7滿足以下條件:x > 0，y > 0，0.3≤y/x≤10以及1.5≤0.55x+y ( 1.7)的柵極絕緣膜。實施方案3圖9示出根據實施方案3的HFET 400的構造。除使用三個層對(每個層對包括第二載流子傳輸層404和載流子供給層405)來替代第二載流子傳輸層104和載流子供給層105以外，HFET 400具有與根據實施方案I的HFET 100相同的構造；具體地，在第一載流子傳輸層103上依次沉積第二載流子傳輸層404a、載流子供給層405a、第二載流子傳輸層404b、載流子供給層405b、第二載流子傳輸層404c以及載流子供給層405c。與HFET 100的第二載流子傳輸層104和載流子供給層105的情況類似，第二載流子傳輸層404和載流子供給層405的三個層對通過選擇性再生長形成在第一載流子傳輸層103上。分別在如下位置處形成2DEG層:在第二載流子傳輸層404a與載流子供給層405a之間以及在第二載流子傳輸層404a的側面上的異質結界面440a處；在第二載流子傳輸層404b與載流子供給層405b之間以及在第二載流子傳輸層404b的側面上的異質結界面440b處；以及在第二載流子傳輸層404c與載流子供給層405c之間以及在第二載流子傳輸層404c的側面上的異質結界面440c處。由于通過選擇性再生長在第一載流子傳輸層103上形成第二載流子傳輸層404a并且分別通過選擇性再生長在第二載流子傳輸層404a、404b和404c上形成其它的第二載流子傳輸層404b、404c和載流子供給層405a、405b和405c，所以異質結界面440a、440b和440c呈現高的平坦度，并且在異質結界面440a、440b和440c附近的區域處幾乎沒有引入與生長相關的雜質。因此，抑制了在異質結界面440a、440b和440c附近生成的2DEG的遷移率減小，并且導通電阻減小。如上所述，根據實施方案3的HFET 400具有包括三個2DEG層的結構，其中2DEG的遷移率減小被抑制。因此，HFET 400呈現進一步減小的導通電阻。與根據實施方案2的HFET 100的情況類似，在根據實施方案3的HFET 400中，絕緣膜108(絕緣膜108的由第一載流子傳輸層103、第二載流子傳輸層404、載流子供給層405以及柵電極109包圍的區域108a)由非晶ZrOxNy形成(在此，χ和y滿足以下條件:x> O, y > 0,0.3 ^ y/x ^ 10 以及 1.5 彡 0.55x+y 彡 1.7)。因此，即使 HFET 400 的工作電壓為5V或更大，閾值電壓也不波動，從而實現穩定的操作。在實施方案3中，第二載流子傳輸層404a、404b和404c具有相同的組成，載流子供給層405a、405b和405c具有相同的組成。然而，第二載流子傳輸層404a、404b和404c可以具有不同的組成，載流子供給層405a、405b和405c可以具有不同的組成，只要在第二載流子傳輸層404a與載流子供給層405a之間、第二載流子傳輸層404b與載流子供給層405b之間以及第二載流子傳輸層404c與載流子供給層405c之間形成異質結界面并且在每個異質結界面附近形成2DEG層即可 。在實施方案2和實施方案3中，本發明的MIS型半導體器件應用于HFET。然而，本發明不限于此，而是可應用于任意具有常規已知的MIS型結構的半導體器件中。例如，本發明也應用于例如FET或IGBT (絕緣柵雙極晶體管)。本發明的MIS型半導體器件適用于功率器件如MISFET和HFET。
權利要求
1.一種具有5V或更大的工作電壓的MIS型半導體器件，包括: 在半導體層上的由ZrOxNy形成的柵極絕緣膜； 在所述柵極絕緣膜上的柵電極； 其中所述柵極絕緣膜處于非晶狀態；以及 所述柵極絕緣膜的組成比X和y滿足X > O, y > O以及0.3 < y/x < 10。
2.根據權利要求1所述的MIS型半導體器件，其中所述組成比X和y還滿足1.5 ^ 0.55x+y ( 1.7。
3.根據權利要求1或權利要求2所述的MIS型半導體器件，其中所述組成比X和y滿足 I < y/x < 5。
4.根據權利要求3所述的MIS型半導體器件，其中所述組成比X滿足X< 0.5。
5.根據權利要求4所述的MIS型半導體器件，其中所述柵極絕緣膜在所述半導體層上與所述半導體層直接接觸。
6.根據權利要求5所述的MIS型半導體器件，其中所述半導體層是第III族氮化物半導體層。
7.根據權利要求6所述的MIS型半導體器件，其中所述工作電壓為IOV或更大。
8.一種用于制造MIS型半導體器件的方法，所述方法包括: 通過濺射法在半導體層上形成ZrOxNy柵極絕緣膜； 在所述柵極絕緣膜上形成柵電極；以及 其中在所述濺射法中，在室溫下，在使包括氮氣和氧氣的混合氣體流動的條件下，使用Zr金屬靶將所述柵極絕緣膜形成為處于非晶狀態并且組成比X和y滿足X > 0，y > O以及 0.3 < y/x < 10。
9.根據權利要求8所述的用于制造MIS型半導體器件的方法，其中所述組成比X和y還滿足 1.5 ^ 0.55x+y 彡 1.7。
10.根據權利要求8或權利要求9所述的用于制造MIS型半導體器件的方法，其中所述柵極絕緣膜形成為使得所述組成比X和y滿足I < y/x ( 5。
11.根據權利要求10所述的用于制造MIS型半導體器件的方法，其中所述柵極絕緣膜形成為滿足所述組成比X < 0.5。
12.根據權利要求11所述的用于制造MIS型半導體器件的方法，其中在所述半導體層上直接形成所述柵極絕緣膜。
13.根據權利要求12所述的用于制造MIS型半導體器件的方法，其中所述半導體層是第III族氮化物半導體層。
14.根據權利要求13所述的用于制造MIS型半導體器件的方法，其中所述MIS型半導體器件具有5V或更大的工作電壓。
15.一種用于制造MIS型半導體器件的方法，所述方法包括: 通過濺射法在半導體層上形成ZrOxNy柵極絕緣膜； 在所述柵極絕緣膜上形成柵電極； 其中在所述濺射法中，在室溫下，在使包括氮氣和氧氣的混合氣體流動的條件下，使用Zr金屬靶形成所述柵極絕緣膜； 以及 其中氧氣流量與氮氣流量之比為0.012至0.36。
16.根據權利要求15所述的用于制造MIS型半導體器件的方法，其中氧氣流量與氮氣流量之比為0.036至0.36。
17.根據權利要求15或權利要求16所述的用于制造MIS型半導體器件的方法，其中所述氮氣流量為4.3sccm至17sccm,并且所述氧氣流量為0.1sccm至3.0sccm。
18.根據權利要求17所述的用于制造MIS型半導體器件的方法，其中所述濺射法是ECR濺射法。
19.根據權利要求18所述的用于制造MIS型半導體器件的方法，其中所述柵極絕緣膜在所述半導體層上直接接觸所述半導體層。
20.根據權利要求19所述的用于制造MIS型半導體器件的方法，其中所述MIS型半導體器件具有5V或 更大的額定電壓。
全文摘要
本發明提供MIS型半導體器件及其制造方法。具體而言，本發明提供了一種具有ZrOxNy柵極絕緣膜的其中閾值電壓穩定的MIS型半導體器件。在具有5V或更大的工作電壓的、具有在Si半導體層上的柵極絕緣膜和在柵極絕緣膜上的柵電極的MIS型半導體器件中，柵極絕緣膜由ZrOxNy(在此，x和y滿足以下條件x＞0，y＞0，0.3≤y/x≤10以及1.5≤0.55x+y≤1.7)形成。由于即使在施加大電壓時閾值電壓也不波動，因此，具有這樣的柵極絕緣膜的MIS型半導體器件能夠穩定地操作。
文檔編號H01L29/51GK103178099SQ20121056789
公開日2013年6月26日 申請日期2012年12月24日 優先權日2011年12月26日
發明者園山貴廣, 岡徹 申請人:豐田合成株式會社