專利名稱：多晶硅電阻器結構及其制造方法、多晶硅電阻器的制作方法
技術領域：
本發明涉及半導體制造領域，更具體地說，本發明涉及一種多晶硅電阻器結構及其制造方法。
背景技術：
在半導體芯片電路設計中，會大量的使用多晶硅電阻。一般電路設計人員多采用傳統的N型或P型多晶電阻，但這些電阻在制造過程中都需要硅化物阻擋層(salicide block layer, SAB)作為一個額外的掩膜以用于保護娃片表面,在其保護下,娃片不與其它 Ti,Co之類的金屬形成不期望的金屬硅化物，即需要增加一道光刻步驟。具體地說，現有技術中的作為多晶硅電阻器的N型摻雜的多晶硅或者P型摻雜的多晶硅是通過在邏輯多晶硅 (本身是無摻雜的)上，進行N型離子注入(通常是高濃度的硼(B)離子注入)或P型離子注入(通常是高濃度的磷(P)離子注入)而形成，它們都需要硅化物阻止層作為光罩。然而，硅化物阻止層的引入增大了工藝的復雜性，并且增大了制造成本。
在現有技術的改進方案中提出的存儲多晶硅電阻不需要硅化物阻擋層，降低了制造成本。但是，該多晶硅電阻是η型電阻，溫度系數較大；加之該多晶硅為摻雜濃度較高，因此電阻值較小，不利于降低電路面積。
中國專利申請CN 102214560Α提出了一種利用存儲多晶硅MPOL形成多晶硅電阻器的方案，但是存儲多晶硅MPOL的最小寬度不能做得很小，由此限制了所制成的多晶硅電阻器的阻值大小，當需要較大阻值的多晶硅電阻器時，需要很長的存儲多晶硅條來實現大電阻，因此不利于節省芯片面積。
因此，希望能夠提出一種能夠在不使用硅化物阻擋層的情況下防止多晶硅電阻器表面形成金屬硅化物由此增大存儲多晶硅電阻率的簡化多晶硅電阻器結構制造方案。發明內容
本發明所要解決的技術問題是針對現有技術中存在上述缺陷，提供一種能夠在不使用硅化物阻擋層的情況下防止多晶硅電阻器表面形成金屬硅化物由此增大多晶硅電阻率的簡化的多晶硅電阻器結構制造方法以及相應的多晶硅電阻器結構。
為了實現上述技術目的，根據本發明的第一方面，提供了一種多晶硅電阻器結構制造方法，其包括第一多晶硅層沉積步驟，用于在襯底上沉積第一多晶硅層；氮化硅層沉積及刻蝕步驟，用于在第一多晶硅層上沉積氮化硅層，并對氮化硅層進行刻蝕以在氮化硅層中形成第一凹陷部和第二凹陷部，并在第一凹陷部和第二凹陷部中填充隔離物，從而將氮化硅層分成三部分；第二多晶硅層沉積步驟；用于在氮化硅層上沉積隔離物層以及第二多晶硅層，其中隔離物層以及第二多晶硅層至少覆蓋氮化硅層的中間部分，而不覆蓋氮化硅層的兩側部分；氮化硅層刻蝕步驟，用于對氮化硅層進行刻蝕，從而去除氮化硅層的兩側部分；隔離側墻及接觸孔形成步驟，用于在第一多晶硅層兩側分別形成第一多晶硅側墻和第二多晶硅側墻，在氮化硅層、隔離物層以及第二多晶硅層的疊層兩側分別形成疊層側墻和疊層側墻，并且在第一多晶硅層的兩側部分分別形成與第一多晶硅層的兩側部分的表面分別接觸的第一接觸孔和第二接觸孔。
優選地，在形成自對準非揮發存儲器的控制柵極的工藝步驟中執行第一多晶硅層沉積步驟。
優選地，在第二多晶硅層沉積步驟中，隔離物層以及第二多晶硅層部分覆蓋填充有隔離物的第一凹陷部和第二凹陷部。
本發明還提供一種通過根據第一方面所述的多晶硅電阻器結構制造方法制成的多晶娃電阻器結構。
本發明還提供一種通過將多個上述多晶硅電阻器結構進行電連接串聯而得到的多晶娃電阻器。
根據本發明的第二方面，提供了多晶硅電阻器結構制造方法，其包括第一多晶硅層沉積步驟，用于在襯底上沉積第一多晶硅層；氮化硅層沉積及刻蝕步驟，用于在第一多晶硅層上沉積氮化硅層，并對氮化硅層進行刻蝕以在氮化硅層中形成第一凹陷部和第二凹陷部，并在第一凹陷部和第二凹陷部中填充隔離物，從而將氮化硅層分成三部分；第二多晶硅層沉積步驟；用于在氮化硅層上沉積隔離物層以及第二多晶硅層，其中隔離物層以及第二多晶硅層至少覆蓋氮化硅層的中間部分，而不覆蓋氮化硅層的兩側部分；氮化硅層刻蝕步驟，用于對氮化硅層進行刻蝕，從而去除氮化硅層的兩側部分；氮化硅層刻蝕步驟，用于對氮化硅層進行刻蝕，從而去除氮化硅層的兩側部分；隔離側墻及接觸孔形成步驟，用于在第一多晶硅層兩側分別形成第一多晶硅側墻和第二多晶硅側墻，在氮化硅層以及隔離物層的疊層兩側分別形成疊層側墻和疊層側墻，并且在第一多晶硅層的兩側部分分別形成與第一多晶硅層的兩側部分的表面分別接觸的第一接觸孔和第二接觸孔。
優選地，在形成自對準非揮發存儲器的控制柵極的工藝步驟中執行第一多晶硅層沉積步驟。
優選地，在第二多晶硅層沉積步驟中，隔離物層以及第二多晶硅層部分覆蓋填充有隔離物的第一凹陷部和第二凹陷部。
本發明還提供一種通過根據第二方面所述的多晶硅電阻器結構制造方法制成的多晶娃電阻器結構。
本發明還提供一種通過將多個上述多晶硅電阻器結構進行電連接串聯而得到的多晶娃電阻器。
在根據本發明的多晶硅電阻器結構制造方法中，氮化硅層用于保護下面形成電阻的形成多晶硅電阻器的主體的第一多晶硅層不在蝕刻的過程中被清除，中間形成電阻的部分第一多晶娃層上面的氮化娃層又被另外的第二多晶娃層保護，從而使下面的第一多晶娃層的中間部分最終不形成金屬硅化物。而第一多晶硅層兩端的兩側部分上方沒有保護層， 會在去除氮化硅層時清除，從而使下面的第一多晶硅層的兩側部分形成金屬硅化物。形成金屬硅化物的第一多晶硅層的兩側部分則用來形成接觸孔的位置。
由此，本發明提供了一種能夠在不使用硅化物阻擋層的情況下防止多晶硅電阻器表面形成金屬硅化物由此增大多晶硅電阻率的簡化的多晶硅電阻器結構制造方法。
結合附圖，并通過參考下面的詳細描述，將會更容易地對本發明有更完整的理解并且更容易地理解其伴隨的優點和特征，其中
圖I示意性地示出了根據本發明第一實施例及第二實施例的多晶硅電阻器結構制造方法的第一多晶硅層沉積步驟。
圖2示意性地示出了根據本發明第一實施例及第二實施例的多晶硅電阻器結構制造方法的氮化硅層沉積及刻蝕步驟。
圖3示意性地示出了根據本發明第一實施例及第二實施例的多晶硅電阻器結構制造方法的第二多晶硅層沉積步驟。
圖4示意性地示出了根據本發明第一實施例及第二實施例的多晶硅電阻器結構制造方法的氮化硅層刻蝕步驟。
圖5示意性地示出了根據本發明第一實施例的多晶硅電阻器結構制造方法的隔離側墻及接觸孔形成步驟。
圖6示意性地示出了根據本發明第二實施例的多晶硅電阻器結構制造方法的第二多晶硅層去除步驟。
圖7示意性地示出了根據本發明第二實施例的多晶硅電阻器結構制造方法的隔離側墻及接觸孔形成步驟。
需要說明的是，附圖用于說明本發明，而非限制本發明。注意，表示結構的附圖可能并非按比例繪制。并且，附圖中，相同或者類似的元件標有相同或者類似的標號。
具體實施方式
為了使本發明的內容更加清楚和易懂，下面結合具體實施例和附圖對本發明的內容進行詳細描述。
<第一實施例>
圖I至圖5示意性地示出了根據本發明第一實施例的多晶硅電阻器結構制造方法。
具體地說，如圖所示，根據本發明第一實施例的多晶硅電阻器結構制造方法包括
第一多晶硅層沉積步驟，用于在襯底I上沉積第一多晶硅層2 ;例如，襯底I為硅襯底，第一多晶硅層2形成了多晶硅電阻器的主體，如圖I所示；具體地說，第一多晶硅層2 例如是自對準非揮發存儲器的控制柵極層，由此可以在形成自對準非揮發存儲器的控制柵極的工藝步驟中執行第一多晶硅層沉積步驟；
氮化硅層沉積及刻蝕步驟，用于在第一多晶硅層2上沉積氮化硅層3，并對氮化硅層3進行刻蝕以在氮化硅層3中形成第一凹陷部41和第二凹陷部42，并在第一凹陷部41 和第二凹陷部42中填充隔離物(例如氧化硅)，從而將氮化硅層3分成三部分，如圖2所示；
第二多晶硅層沉積步驟；用于在氮化硅層3上沉積隔離物層5以及第二多晶硅層 6，其中隔離物層5以及第二多晶硅層6至少覆蓋氮化硅層3的中間部分，而不覆蓋氮化硅層3的兩側部分，并且優選地，隔離物層5以及第二多晶硅層6部分覆蓋填充有隔離物的第一凹陷部41和第二凹陷部42，如圖3所示；其中，例如，第二多晶硅層6作為保護多晶硅層，可以是自對準非揮發記憶體(存儲器)生產過程中用到的多晶硅層。該多晶硅層需要是在氮化硅層3蝕刻后形成的并且有其自己的光罩定義其圖形。
氮化硅層刻蝕步驟，用于對氮化硅層3進行刻蝕，從而去除氮化硅層3的兩側部分，如圖4所示；
隔離側墻及接觸孔形成步驟，用于在第一多晶硅層2兩側分別形成第一多晶硅側墻71和第二多晶硅側墻72，在氮化硅層3、隔離物層5以及第二多晶硅層6的疊層兩側分別形成疊層側墻81和疊層側墻82，并且在第一多晶硅層2的兩側部分分別形成與第一多晶硅層2的兩側部分的表面分別接觸的第一接觸孔91和第二接觸孔92 (從而可作為多晶硅電阻器的兩個連接端)，如圖5所示。
在根據本發明第一實施例的多晶硅電阻器結構制造方法中，氮化硅層3用于保護下面形成電阻的形成多晶硅電阻器的主體的第一多晶硅層2不在蝕刻的過程中被清除，中間形成電阻的部分第一多晶硅層2 (即第一多晶硅層2的中間部分)上面的氮化硅層3又被另外的第二多晶硅層6保護，從而使下面的第一多晶硅層2的中間部分最終不形成金屬硅化物。而第一多晶硅層2兩端的小圖形(第一多晶硅層2的兩側部分)上方沒有保護層，會在去除氮化硅層3時清除，從而使下面的第一多晶硅層2的兩側部分形成金屬硅化物。形成金屬硅化物的第一多晶硅層2的兩側部分則用來形成接觸孔的位置。
由此，本發明第一實施例提供了一種能夠在不使用硅化物阻擋層的情況下防止多晶硅電阻器表面形成金屬硅化物由此增大多晶硅電阻率的簡化的多晶硅電阻器結構制造方法。
并且，根據本發明的另一優選實施例，還提供了一種根據本發明第一實施例的多晶硅電阻器結構制造方法制成的多晶硅電阻器結構。
進一步地，如果需要形成較大的電阻，可以使用多個本電阻結構進行電連接串聯。
〈第二實施例〉
圖I至圖4以及圖6和圖7示意性地示出了根據本發明第二實施例的多晶硅電阻器結構制造方法。
具體地說，如圖所示，根據本發明第二實施例的多晶硅電阻器結構制造方法包括
第一多晶娃層沉積步驟,用于在襯底I上沉積第一多晶娃層2 ;例如,襯底I為娃襯底，第一多晶硅層2形成了多晶硅電阻器的主體，如圖I所示；具體地說，第一多晶硅層2 例如是自對準非揮發存儲器的控制柵極層，由此可以在形成自對準非揮發存儲器的控制柵極的工藝步驟中執行第一多晶硅層沉積步驟；
氮化硅層沉積及刻蝕步驟，用于在第一多晶硅層2上沉積氮化硅層3，并對氮化硅層3進行刻蝕以在氮化硅層3中形成第一凹陷部41和第二凹陷部42，并在第一凹陷部41 和第二凹陷部42中填充隔離物(例如氧化硅)，從而將氮化硅層3分成三部分，如圖2所示；
第二多晶硅層沉積步驟；用于在氮化硅層3上沉積隔離物層5以及第二多晶硅層 6，其中隔離物層5以及第二多晶硅層6至少覆蓋氮化硅層3的中間部分，而不覆蓋氮化硅層3的兩側部分，并且優選地，隔離物層5以及第二多晶硅層6部分覆蓋填充有隔離物的第一凹陷部41和第二凹陷部42，如圖3所示；其中，例如，第二多晶硅層6作為保護多晶硅層，可以是自對準非揮發記憶體(存儲器)生產過程中用到的多晶硅層。該多晶硅層需要是在氮化硅層3蝕刻后形成的并且有其自己的光罩定義其圖形。
氮化硅層刻蝕步驟，用于對氮化硅層3進行刻蝕，從而去除氮化硅層3的兩側部分，如圖4所示；
第二多晶硅層去除步驟，用于去除第二多晶硅層6，如圖6所示；
隔離側墻及接觸孔形成步驟，用于在第一多晶硅層2兩側分別形成第一多晶硅側墻71和第二多晶硅側墻72，在氮化硅層3以及隔離物層5的疊層兩側分別形成疊層側墻 81和疊層側墻82，并且在第一多晶硅層2的兩側部分分別形成與第一多晶硅層2的兩側部分的表面分別接觸的第一接觸孔91和第二接觸孔92(從而可作為多晶硅電阻器的兩個連接端)，如圖7所示。
在根據本發明第一實施例的多晶硅電阻器結構制造方法中，氮化硅層3用于保護下面形成電阻的形成多晶硅電阻器的主體的第一多晶硅層2不在蝕刻的過程中被清除，中間形成電阻的部分第一多晶硅層2 (即第一多晶硅層2的中間部分)上面的氮化硅層3又被另外的第二多晶硅層6保護，從而使下面的第一多晶硅層2的中間部分最終不形成金屬硅化物。而第一多晶硅層2兩端的小圖形(第一多晶硅層2的兩側部分)上方沒有保護層，會在去除氮化硅層3時清除，從而使下面的第一多晶硅層2的兩側部分形成金屬硅化物。形成金屬硅化物的第一多晶硅層2的兩側部分則用來形成接觸孔的位置。
由此，本發明第二實施例提供了一種能夠在不使用硅化物阻擋層的情況下防止多晶硅電阻器表面形成金屬硅化物由此增大多晶硅電阻率的簡化的多晶硅電阻器結構制造方法。
并且，根據本發明的另一優選實施例，還提供了一種根據本發明第二實施例的多晶硅電阻器結構制造方法制成的多晶硅電阻器結構。
進一步地，如果需要形成較大的電阻，可以使用多個本電阻結構進行電連接串聯。
此外，需要說明的是，除非特別說明或者指出，否則說明書中的術語“第一”、“第二”、“第三”等描述僅僅用于區分說明書中的各個組件、元素、步驟等，而不是用于表示各個組件、元素、步驟之間的邏輯關系或者順序關系等。
可以理解的是，雖然本發明已以較佳實施例披露如上，然而上述實施例并非用以限定本發明。對于任何熟悉本領域的技術人員而言，在不脫離本發明技術方案范圍情況下， 都可利用上述揭示的技術內容對本發明技術方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發明技術方案保護的范圍內。
權利要求
1.一種多晶硅電阻器結構制造方法，其特征在于包括第一多晶硅層沉積步驟，用于在襯底上沉積第一多晶硅層；氮化硅層沉積及刻蝕步驟，用于在第一多晶硅層上沉積氮化硅層，并對氮化硅層進行刻蝕以在氮化硅層中形成第一凹陷部和第二凹陷部，并在第一凹陷部和第二凹陷部中填充隔離物，從而將氮化硅層分成三部分；第二多晶硅層沉積步驟；用于在氮化硅層上沉積隔離物層以及第二多晶硅層，其中隔離物層以及第二多晶硅層至少覆蓋氮化硅層的中間部分，而不覆蓋氮化硅層的兩側部分； 氮化硅層刻蝕步驟，用于對氮化硅層進行刻蝕，從而去除氮化硅層的兩側部分；隔離側墻及接觸孔形成步驟，用于在第一多晶硅層兩側分別形成第一多晶硅側墻和第二多晶硅側墻，在氮化硅層、隔離物層以及第二多晶硅層的疊層兩側分別形成疊層側墻和疊層側墻，并且在第一多晶硅層的兩側部分分別形成與第一多晶硅層的兩側部分的表面分別接觸的第一接觸孔和第二接觸孔。
2.根據權利要求I所述的多晶硅電阻器結構制造方法，其特征在于，在形成自對準非揮發存儲器的控制柵極的工藝步驟中執行第一多晶硅層沉積步驟。
3.根據權利要求I或2所述的多晶硅電阻器結構制造方法，其特征在于，在第二多晶硅層沉積步驟中，隔離物層以及第二多晶硅層部分覆蓋填充有隔離物的第一凹陷部和第二凹陷部。
4.一種通過根據權利要求I至3之一所述的多晶硅電阻器結構制造方法制成的多晶硅電阻器結構。
5.一種通過將多個根據權利要求4所述的多晶硅電阻器結構進行電連接串聯而得到的多晶硅電阻器。
6.一種多晶硅電阻器結構制造方法，其特征在于包括第一多晶硅層沉積步驟，用于在襯底上沉積第一多晶硅層；氮化硅層沉積及刻蝕步驟，用于在第一多晶硅層上沉積氮化硅層，并對氮化硅層進行刻蝕以在氮化硅層中形成第一凹陷部和第二凹陷部，并在第一凹陷部和第二凹陷部中填充隔離物，從而將氮化硅層分成三部分；第二多晶硅層沉積步驟；用于在氮化硅層上沉積隔離物層以及第二多晶硅層，其中隔離物層以及第二多晶硅層至少覆蓋氮化硅層的中間部分，而不覆蓋氮化硅層的兩側部分； 氮化硅層刻蝕步驟，用于對氮化硅層進行刻蝕，從而去除氮化硅層的兩側部分；氮化硅層刻蝕步驟，用于對氮化硅層進行刻蝕，從而去除氮化硅層的兩側部分；隔離側墻及接觸孔形成步驟，用于在第一多晶硅層兩側分別形成第一多晶硅側墻和第二多晶硅側墻，在氮化硅層以及隔離物層的疊層兩側分別形成疊層側墻和疊層側墻，并且在第一多晶硅層的兩側部分分別形成與第一多晶硅層的兩側部分的表面分別接觸的第一接觸孔和第二接觸孔。
7.根據權利要求6所述的多晶硅電阻器結構制造方法，其特征在于，在形成自對準非揮發存儲器的控制柵極的工藝步驟中執行第一多晶硅層沉積步驟。
8.根據權利要求6或7所述的多晶硅電阻器結構制造方法，其特征在于，在第二多晶硅層沉積步驟中，隔離物層以及第二多晶硅層部分覆蓋填充有隔離物的第一凹陷部和第二凹陷部。
9.一種通過根據權利要求6至8之一所述的多晶硅電阻器結構制造方法制成的多晶硅電阻器結構。
10.一種通過將多個根據權利要求9所述的多晶硅電阻器結構進行電連接串聯而得到的多晶硅電阻器。
全文摘要
本發明提供了一種多晶硅電阻器結構及其制造方法、多晶硅電阻器。在襯底上沉積第一多晶硅層；在第一多晶硅層上沉積氮化硅層，并對氮化硅層進行刻蝕以在氮化硅層中形成第一凹陷部和第二凹陷部，從而將氮化硅層分成三部分；在氮化硅層上沉積隔離物層以及第二多晶硅層；對氮化硅層進行刻蝕，從而去除氮化硅層的兩側部分；在第一多晶硅層兩側分別形成多晶硅側墻，在氮化硅層、隔離物層以及第二多晶硅層的疊層兩側分別形成疊層側墻和疊層側墻，并且在第一多晶硅層的兩側部分分別形成與第一多晶硅層的兩側部分的表面分別接觸的第一接觸孔和第二接觸孔。
文檔編號H01L21/02GK102938365SQ201210507179
公開日2013年2月20日 申請日期2012年11月30日 優先權日2012年11月30日
發明者江紅 申請人:上海宏力半導體制造有限公司