電極的制造方法、熔絲裝置及其制造方法
【專利摘要】本公開涉及電極的制造方法、熔絲裝置及其制造方法。所述熔絲裝置包括：熔絲元件，所述熔絲元件包含相變材料；以及第一電極，所述第一電極與所述熔絲元件接觸，并且所述第一電極在與所述熔絲元件接觸的部分處具有亞光刻尺寸。根據本公開，熔絲裝置的斷開電流相比于相關技術能夠被減小。
【專利說明】電極的制造方法、熔絲裝置及其制造方法
【技術領域】
[0001]本公開涉及電極的制造方法、熔絲裝置及其制造方法，尤其涉及采用相變材料作為熔絲元件的熔絲裝置及其制造方法。
【背景技術】
[0002]熔絲裝置(或稱為電子熔絲(E-Fuse )裝置)是電子產品中的關鍵性組件，其例如可被用于切換冗余內存、在射頻電路中提供可調節的電阻與電容特性(即RC trimming)等。
[0003]傳統的熔絲裝置采用金屬或多晶硅作為熔絲元件。當要斷開熔絲元件時，所需的電流通常較大。所需的較大電流還使得與熔絲元件連接的開關元件(例如晶體管)通常占用較大的芯片面積。另外，斷開熔絲元件所需的時間通常為毫秒(ms)級。另一方面，當使用激光來斷開金屬熔絲元件時，由于僅能在芯片封裝前進行操作而使得其應用范圍受限，并且制造過程中的良率較差。
[0004]因此，傳統的熔絲裝置所固有的大電流、大芯片面積、不便利性等成為業界亟欲改進之處。
【發明內容】
[0005]本公開鑒于以上問題中的至少一個提出了新的技術方案。
[0006]本公開在其一個方面提供一種電極的制造方法，其使得所述電極能夠具有亞光刻尺寸。
[0007]本公開在其另一個方面提供一種熔絲裝置及其制造方法，其中所述熔絲裝置采用相變材料作為熔絲元件。
[0008]本公開在其又一個方面提供一種熔絲裝置及其制造方法，其使得熔絲裝置的斷開電流相比于相關技術能夠被減小。
[0009]根據本公開，提供一種熔絲裝置，包括:熔絲元件，所述熔絲元件包含相變材料；以及第一電極，所述第一電極與所述熔絲元件接觸，并且所述第一電極在與所述熔絲元件接觸的部分處具有亞光刻尺寸。
[0010]在本公開的一些實施例中，所述第一電極在與所述熔絲元件接觸的部分處的尺寸小于或等于lOOnm。
[0011 ] 在本公開的一些實施例中，所述第一電極在與所述熔絲元件接觸的部分處的尺寸小于或等于75nm。
[0012]在本公開的一些實施例中，所述相變材料是摻雜或未摻雜的硫屬化物(chalcogenide)。
[0013]在本公開的一些實施例中，所述相變材料是摻雜或未摻雜的Ge-Sb-Te材料，或者是摻雜或未摻雜的Sb-Te材料。
[0014]在本公開的一些實施例中，所述相變材料的層厚度小于或等于30nm。
[0015]在本公開的一些實施例中，所述熔絲元件和所述第一電極中的每一個被嵌入在層間電介質或金屬間電介質中。
[0016]在本公開的一些實施例中，所述熔絲裝置還包括第二電極，所述第一電極和所述第二電極位于所述熔絲元件的相對側。
[0017]在本公開的熔絲裝置中，當經由所述第一電極給所述熔絲元件施加電流小于或等于3mA的脈沖時，所述熔絲元件產生相變，從而使所述熔絲裝置處于斷開狀態。
[0018]根據本公開，還提供一種制造電極的方法，包括以下步驟：在襯底上依次形成第一電介質層、第二電介質層和第三電介質層；通過第一蝕刻處理，在所述第三電介質層和所述第二電介質層中形成第一通孔；在所述第三電介質層上形成第四電介質層，所述第四電介質層覆蓋所述第一通孔的側壁和底壁；通過第二蝕刻處理，去除所述第一通孔的底壁上的所述第四電介質層以露出所述第一電介質層，而保留所述第一通孔的側壁上的所述第四電介質層；通過以所述第一通孔的側壁上的所述第四電介質層作為蝕刻阻擋層進行第三蝕刻處理，在所述第一電介質層中形成從露出的所述第一電介質層至所述襯底的第二通孔；在所述第二通孔中填充電極材料；以及通過拋光處理，形成嵌入在所述第一電介質層中的所述電極。
[0019]在本公開的一些實施例中，所述電極具有亞光刻尺寸。
[0020]在本公開的一些實施例中，所述電極的尺寸小于或等于lOOnm。
[0021]在本公開的一些實施例中，所述電極的尺寸小于或等于75nm。
[0022]根據本公開，還提供一種制造熔絲裝置的方法，包括以下步驟：使用本公開的制造電極的方法來形成第一電極；以及形成與所述第一電極接觸的熔絲元件。其中，所述熔絲元件包含相變材料。
[0023]在本公開的一些實施例中，所述相變材料是摻雜或未摻雜的硫屬化物。
[0024]在本公開的一些實施例中，所述相變材料是摻雜或未摻雜的Ge-Sb-Te材料，或者是摻雜或未摻雜的Sb-Te材料。
[0025]在本公開的一些實施例中，所述相變材料的層厚度小于或等于30nm。
[0026]在本公開的一些實施例中，所述熔絲元件和所述第一電極中的每一個被嵌入在層間電介質或金屬間電介質中。
[0027]在本公開的一些實施例中，所述制造熔絲裝置的方法還包括以下步驟：形成第二電極，所述第一電極和所述第二電極位于所述熔絲元件的相對側。
[0028]在通過本公開的方法制造的熔絲裝置中，當經由所述第一電極給所述熔絲元件施加電流小于或等于3mA的脈沖時，所述熔絲元件產生相變，從而使所述熔絲裝置處于斷開狀態。
[0029]通過本公開的技術方案，能夠獲得具有亞光刻尺寸的電極。此外，通過本公開的技術方案，還能夠獲得利用相變材料和/或利用具有亞光刻尺寸的電極的熔絲裝置。并且，相比于相關技術，根據本公開的熔絲裝置的斷開電流能夠被減小。
【專利附圖】
【附圖說明】
[0030]被包含于說明書中并構成其一部分的附圖示出本公開的實施例，并與描述一起用于解釋本公開的原理。
[0031]要注意的是，在附圖中，為了便于描述，各個部分的尺寸可能并不是按照實際的比例關系繪制的。并且，相同或相似的附圖標記在附圖中表示相同或相似的部件。
[0032]圖I是根據本公開實施例的制造電極的方法的流程圖。
[0033]圖2是根據本公開實施例的制造熔絲裝置的方法的流程圖。
[0034]圖3A?3G是對應于圖I所示的流程圖中的各步驟的示意性截面圖，其中，圖3A示意性地示出在襯底上形成的第一至第三電介質層，圖3B示意性地示出在第二和第三電介質層中形成的第一通孔，圖3C示意性地示出覆蓋第一通孔的側壁和底壁的第四電介質層，圖3D示意性地示出保留在第一通孔的側壁上的第四電介質層，圖3E示意性地示出在第一電介質層中形成的第二通孔，圖3F示意性地示出在第二通孔中填充的電極材料，以及圖3G示意性地示出嵌入在第一電介質層中的電極。
[0035]圖4A?4B是示出如何形成根據本公開實施例的熔絲元件的示意性截面圖，其中，圖4A示意性地示出在根據本公開實施例的第一電極上形成的相變材料層和熱絕緣層，以及圖4B示意性地示出經圖案化后所形成的熔絲元件。
[0036]圖5A?5C是示出如何形成根據本公開實施例的熔絲裝置的第二電極的示意性截面圖，其中，圖5A示意性地示出在熔絲元件上形成的電介質層，圖5B示意性地示出在所述電介質層中形成的大馬士革（dual damascene)通孔，以及圖5C示意性地示出在大馬士革通孔中形成的第二電極。
[0037]從參照附圖對示例性實施例的以下詳細描述，本公開的目的、特征和優點將變得明顯。
【具體實施方式】
[0038]下面將參照附圖描述本公開。要注意的是，以下的描述在本質上僅是解釋性和示例性的，決不作為對本公開及其應用或使用的任何限制。除非另外特別說明，否則，在實施例中闡述的部件和步驟的相對布置以及數字表達式和數值并不限制本公開的范圍。另外，本領域技術人員已知的技術、方法和裝置可能不被詳細討論，但在適當的情況下意在成為說明書的一部分。
[0039]如前所述，傳統的熔絲裝置采用金屬或多晶硅作為熔絲元件。發明人由此嘗試采用其它材料作為熔絲元件。近年來，用于存儲器件的相變材料得到了廣泛的研究。相變材料能夠在晶體狀態和非晶狀態之間進行相變，這通常伴隨著諸如電阻率的性能的變化。此外，對于諸如硫屬化物的相變材料，其通常具有較低的玻璃化溫度，并且，當從晶體狀態轉變為非晶狀態時，其體積可有較大程度的收縮(例如，約7%的收縮)。發明人由此意識到，可以利用相變材料在不同相之間的體積變化來制造熔絲元件。
[0040]此外，對于采用相變材料作為熔絲元件的熔絲裝置，仍希望減小其斷開電流。發明人由此意識到，如果能夠制造具有亞光刻尺寸的電極（即，電極的尺寸小于能夠用當前的光刻技術所實現的尺寸)，那么就能夠減小相變材料的有效相變區域，從而就能夠減小采用相變材料作為熔絲元件的熔絲裝置的斷開電流。這進一步使得能夠減小熔絲裝置所耗用的電力，并使得能夠減小熔絲裝置所占用的芯片面積。發明人由此研究出一種具有亞光刻尺寸的電極的制造方法，并采用其制造出具有低斷開電流的熔絲裝置。
[0041]下面，將參照圖I和圖3A?3G詳細描述根據本公開實施例的制造電極的方法。其中，圖I是所述方法的流程圖，以及圖3A?3G是對應于所述流程圖中的各步驟的示意性截面圖。
[0042]首先，在圖1的步驟SllO中，在襯底300上依次形成第一電介質層310、第二電介質層320和第三電介質層330 (參見圖3A)。
[0043]襯底300的材料和類型不受特別限制，其例如可以是諸如Si襯底等的半導體襯底。并且，在襯底300中例如可以事先形成有諸如二極管、CMOS等的各種器件。
[0044]第一電介質層310、第二電介質層320和第三電介質層330既可以為層間電介質(ILD)，也可以為金屬間電介質(MD)。可以通過本領域任何合適的處理來形成具有合適厚度的第一電介質層310、第二電介質層320和第三電介質層330。在本公開的一些實施例中，第一電介質層310、第二電介質層320和第三電介質層330的材料例如分別為娃氧化物、娃氮化物和硅氧化物，但本公開并不必限于此。此外，第二電介質層320和第三電介質層330將在后續步驟中被去除，即它們用作犧牲層。
[0045]接下來，在圖1的步驟S120中，通過第一蝕刻處理，在第三電介質層330和第二電介質層320中形成第一通孔335 (參見圖3B)。
[0046]可以通過本領域任何合適的處理來形成第一通孔335，并且，第一通孔335可以具有任何合適的形狀。此外，從后面的描述將看出，步驟S120用于限定將形成的電極的形狀。
[0047]然后，在圖1的步驟S130中，在第三電介質層330上形成第四電介質層340，所述第四電介質層340覆蓋第一通孔335的側壁和底壁(參見圖3C)。
[0048]可以通過本領域任何合適的處理來形成具有合適厚度的第四電介質層340。在本公開的一些實施例中，第四電介質層340的材料例如為硅氮化物，但本公開并不必限于此。
[0049]如圖3C所示，所形成的第四電介質層340覆蓋第一通孔335的側壁和底壁，其中，底壁上的第四電介質層340與第一電介質層310接觸，而側壁上的第四電介質層340實質上減小了第一通孔335的尺寸，從而使得將形成的電極能夠具有亞光刻尺寸。即，步驟S130用于限定將形成的電極的尺寸。
[0050]之后，在圖1的步驟S140中，通過第二蝕刻處理，去除第一通孔335的底壁上的第四電介質層340以露出第一電介質層310，而保留第一通孔335的側壁上的第四電介質層340 (參見圖3D)。
[0051]可以通過本領域任何合適的處理來進行第二蝕刻處理。如圖3D所示，在第一通孔335內，其底壁上的未被遮蔽的第四電介質層340被去除以露出第一電介質層310,而其側壁上的第四電介質層340被保留。順便提及的是，與此同時，在第一通孔335外，第三電介質層330上的第四電介質層340也可被去除以露出第三電介質層330。
[0052]隨后，在圖1的步驟S150中，通過以第一通孔335的側壁上的第四電介質層340作為蝕刻阻擋層進行第三蝕刻處理，在第一電介質層310中形成從露出的第一電介質層310至襯底300的第二通孔345 (參見圖3E)。
[0053]可以通過本領域任何合適的處理來進行第三蝕刻處理。如圖3E所示，在第一通孔335內，由于以第一通孔335的側壁上的第四電介質層340作為蝕刻阻擋層對第一電介質層310進行蝕刻處理，因此，在第一電介質層310中形成從露出的第一電介質層310至襯底300的第二通孔345。此外，被用作蝕刻阻擋層的第一通孔335的側壁上的第四電介質層340也可被去除掉一部分。順便提及的是，與此同時，在第一通孔335外，第三電介質層330也可至少被去除掉一部分。[0054]由圖3B和圖3E的比較可以看出，相比于第一通孔335，第二通孔345的尺寸(在本文中，通孔或電極的尺寸是指其臨界尺寸（critical dimension),或者是指其在與熔絲元件的接觸面上的尺寸）可以較小，其例如可以具有亞光刻尺寸。在本公開的一些實施例中，第二通孔345的尺寸例如可以小于或等于約lOOnm。在本公開的又一些實施例中，第二通孔345的尺寸例如可以小于或等于約75nm(例如可以約為70nm)。從后面的描述將看出，具有亞光刻尺寸的第二通孔345使得能夠獲得具有亞光刻尺寸的電極；此外，具有亞光刻尺寸的第二通孔345還使得能夠獲得具有亞光刻尺寸電極的熔絲裝置，從而能夠減小熔絲裝置的斷開電流。
[0055]順便提及的是，在第二蝕刻處理和第三蝕刻處理期間，第二電介質層320例如可以用作蝕刻阻擋層，以保護其下面的第一電介質層310。
[0056]另外，順便提及的是，如前所述，在本公開的一些實施例中，第一電介質層310和第三電介質層330的材料相同，例如都為硅氧化物；而第二電介質層320和第四電介質層340的材料相同，例如都為硅氮化物。但是，只要能夠在第二蝕刻處理期間去除第一通孔335的底壁上的第四電介質層340而保留第一通孔335的側壁上的第四電介質層340、以及在第三蝕刻處理期間以第一通孔335的側壁上的第四電介質層340作為蝕刻阻擋層對第一電介質層310進行蝕刻處理，這些電介質層的材料就不受特別限制。
[0057]接下來，在圖I的步驟S160中，在第二通孔345中填充電極材料350(參見圖3F)。
[0058]可以通過本領域任何合適的處理在第二通孔345中填充電極材料350。例如，如圖3F所示，可以通過在步驟S150后的整個結構上形成電極材料350來在第二通孔345中填充電極材料350。電極材料350例如可以為鎢（W)，但并不必限于此。可選地，在形成電極材料350之前還可先形成粘合層，以改善電極材料350對于第二通孔345的粘合性。
[0059]最后，在圖I的步驟S170中，通過拋光處理，形成嵌入在第一電介質層310中的電極355 (參見圖3G)。
[0060]可以通過本領域任何合適的處理來進行拋光處理。例如，可以對步驟S160后的整個結構執行化學機械拋光（CMP),直到露出第一電介質層310為止,從而形成嵌入在第一電介質層310中的電極355。另外,如前所述,第一電介質層310既可以為層間電介質,也可以為金屬間電介質。即，電極355可被嵌入在層間電介質或金屬間電介質中。
[0061]通過如上所述的方法，電極355的尺寸可以較小，其例如可以具有亞光刻尺寸。在本公開的一些實施例中，電極355的尺寸例如可以小于或等于約lOOnm。在本公開的又一些實施例中，電極355的尺寸例如可以小于或等于約75nm (例如可以約為70nm)。從后面的描述將看出，具有亞光刻尺寸的電極355使得能夠獲得具有亞光刻尺寸電極的熔絲裝置，從而能夠減小熔絲裝置的斷開電流。這進一步使得能夠減小熔絲裝置所耗用的電力，并使得能夠減小熔絲裝置所占用的芯片面積。
[0062]下面，將參照圖2和圖4A?4B詳細描述根據本公開實施例的制造熔絲裝置的方法。其中，圖2是所述方法的流程圖，以及圖4A?4B是示出如何形成根據本公開實施例的熔絲元件的示意性截面圖。
[0063]首先，在圖2的步驟S210中，使用本公開的如上所述的制造電極的方法來形成電極355 (參見先前的圖3G)，這里，所形成的電極355被稱為第一電極。
[0064]接下來，在圖2的步驟S220中，形成與第一電極355接觸的熔絲元件375，其中，熔絲元件375包含相變材料(參見圖4A?4B)。
[0065]更具體而言，例如，可以先在第一電極355上形成相變材料層360，然后將相變材料層360圖案化以形成熔絲元件。可選地，還可以在第一電極355上依次形成相變材料層360和熱絕緣層370 (圖4A)，然后將相變材料層360和熱絕緣層370 —起圖案化以形成熔絲元件(圖4B)。設置熱絕緣層370的目的是盡量減少導致相變材料發生相變的熱量的散失，以更有利于相變材料的相變。盡管圖4B中示出的熔絲元件包含相變材料和熱絕緣材料兩者，但是熔絲元件也可以僅包含相變材料，即，熱絕緣層370是可選層。
[0066]可以通過本領域任何合適的處理來形成相變材料層360或者形成相變材料層360和熱絕緣層370。熱絕緣層370例如由TiN制成。相變材料層360例如由摻雜或未摻雜的硫屬化物制成。所述硫屬化物例如可以包括摻雜或未摻雜的Ge-Sb-Te材料、摻雜或未摻雜的Sb-Te材料等。在本公開的一些實施例中，相變材料層360例如由摻雜或未摻雜的Ge2Sb2Te5、摻雜或未摻雜的Sb2Te3等制成。如前所述，對于諸如硫屬化物的相變材料，其通常具有較低的玻璃化溫度，并且，當從晶體狀態轉變為非晶狀態時，其體積可有較大程度的收縮(例如，約7%的收縮)。因此，可以利用所述相變材料在不同相之間的體積變化來制造熔絲元件。例如，當給其施加足夠的電流時，相變材料從晶體狀態轉變為非晶狀態，從而相變材料的體積縮小，這導致由所述相變材料形成的熔絲元件的斷開。
[0067]另外，在如圖4B所示的熔絲裝置中，由于與包含相變材料的熔絲元件375接觸的第一電極355具有亞光刻尺寸(實際上，第一電極355在與熔絲元件375接觸的部分處具有亞光刻尺寸即可)，因此相變材料的有效相變區域能夠被減小。這使得能夠實現相比于相關技術具有低斷開電流的熔絲裝置。
[0068]另外，為了進一步減小熔絲裝置的斷開電流，還可以使得相變材料層360的厚度取合適的值。例如，在本公開的一些實施例中，相變材料層360的厚度可以小于或等于約30nmo
[0069]試驗結果表明，對于通過本公開的方法制造的熔絲裝置(例如，采用相變材料作為熔絲元件、相變材料的層厚度小于或等于約30nm以及第一電極具有亞光刻尺寸)，當經由第一電極給熔絲元件施加電流小于或等于約3mA的脈沖時，熔絲元件產生相變(例如，熔絲元件產生收縮以從電極剝離)，從而使熔絲裝置處于斷開狀態。另外，斷開所需的時間僅為納秒(ns)級(例如，約幾ns至約幾百ns)。即，可以通過適當地調整(例如，減小)第一電極在與熔絲元件接觸的部分處的尺寸和/或相變材料的層厚度，使得斷開熔絲裝置所需的電流較小，例如，不大于約3mA。
[0070]以此方式，能夠實現相比于相關技術具有低斷開電流的熔絲裝置。并且，進一步能夠實現相比于相關技術具有小耗用電力以及小芯片面積的熔絲裝置。
[0071]順便提及的是，由于在襯底300中可以事先形成有諸如二極管、CMOS等的各種器件，因此本公開的熔絲裝置可以與諸如二極管、CMOS等的各種器件相結合。
[0072]此外，在形成如圖4B所示的熔絲元件375后，還可以進一步形成第二電極，其中第一電極和第二電極位于熔絲元件375的相對側。下面，將參照圖5A?5C詳細描述制造第二電極的示例性方法。
[0073]首先，如圖5A所示，在圖4B的整個結構上形成電介質層380。可以通過本領域任何合適的處理形成具有合適的厚度的電介質層380。并且，電介質層380的材料例如可以為硅氧化物，但并不必限于此。
[0074]然后，在電介質層380中形成通向熔絲元件375的通孔385。可以通過本領域任何合適的處理來形成通孔385。舉例而言，在本公開的一些實施例中，如圖5B所示，可以采用大馬士革工藝來形成通孔385。
[0075]最后，如圖5C所示，在通孔385中形成與熔絲元件375接觸的第二電極390(在本公開的一些實施例中，圖5C所示的第二電極390實際上也包含與第二電極連接的金屬線)。舉例而言，在本公開的一些實施例中，可以在圖5B的整個結構上依次形成種子層和電化學電鍍銅（ECP Cu)層，然后通過拋光處理(例如CMP處理)形成第二電極390。但是，第二電極390的材料并不限于此，而是還可以采用鋁（Al)等來形成第二電極390。此外，雖然在圖5C中熔絲元件375被嵌入在金屬間電介質380中，但是本公開并不限于此。即，熔絲元件375還可以被嵌入在層間電介質中。
[0076]順便提及的是，盡管在圖5C所示的熔絲裝置中僅在第二電極390側形成有熱絕緣層370，但是本公開并不限于此。例如，在熔絲裝置中，熱絕緣層可以僅形成在第一電極355偵牝也可以僅形成在第二電極390側，還可以既形成在第一電極355側又形成在第二電極390側。或者，還可以在第一電極355和第二電極390中的任一側都不形成熱絕緣層。
[0077]順便提及的是，盡管在圖5C所示的熔絲裝置中具有亞光刻尺寸的第一電極355為底電極而第二電極390為頂電極，但是本公開并不限于此。只要第一電極355和第二電極390中的任一個具有亞光刻尺寸（實際上,只要第一電極355和第二電極390中的任一個在與熔絲元件375接觸的部分處具有亞光刻尺寸)，都可以實現如上所述的有利技術效果。
[0078]根據如上所述的本公開的方法，可以形成一種熔絲裝置(例如參見圖4B)。所述熔絲裝置包括：熔絲元件375，所述熔絲元件包含相變材料；以及第一電極355，第一電極355與熔絲元件375接觸，并且第一電極355在與熔絲元件375接觸的部分處具有亞光刻尺寸。
[0079]在如上所述的本公開的熔絲裝置中，由于第一電極355在與熔絲元件375接觸的部分處具有亞光刻尺寸，因此相變材料的有效相變區域被減小。這使得熔絲裝置的斷開電流相比于相關技術能夠被減小。這進一步使得能夠減小熔絲裝置所耗用的電力，并使得能夠減小熔絲裝置所占用的芯片面積。
[0080]在本公開的一些實施例中，第一電極355在與熔絲元件375接觸的部分處的尺寸小于或等于約lOOnm。
[0081]在本公開的一些實施例中，第一電極355在與熔絲元件375接觸的部分處的尺寸小于或等于約75nm。
[0082]在本公開的一些實施例中，相變材料是摻雜或未摻雜的硫屬化物。
[0083]在本公開的一些實施例中，相變材料是摻雜或未摻雜的Ge-Sb-Te材料，或者是摻雜或未摻雜的Sb-Te材料。
[0084]在本公開的一些實施例中，相變材料的層厚度小于或等于約30nm。
[0085]在本公開的一些實施例中，熔絲元件375和第一電極355中的每一個被嵌入在層間電介質或金屬間電介質中。
[0086]在本公開的一些實施例中，熔絲裝置還包括：第二電極390，第一電極355和第二電極390位于熔絲元件375的相對側。
[0087]在本公開的熔絲裝置中，當經由第一電極355給熔絲元件375施加電流小于或等于約3mA的脈沖時，熔絲元件375產生相變，從而使熔絲裝置處于斷開狀態。
[0088]本領域技術人員根據以上的教導很容易明白:根據本公開的電極的制造方法能夠制造出具有亞光刻尺寸的電極；并且，根據本公開的熔絲裝置及其制造方法能夠使得熔絲裝置的斷開電流相比于相關技術被減小，這進一步使得能夠減小熔絲裝置所耗用的電力，并使得能夠減小熔絲裝置所占用的芯片面積。
[0089]至此，已經詳細描述了根據本公開的電極的制造方法、熔絲裝置及其制造方法。為了避免遮蔽本公開的構思，沒有描述本領域所公知的一些細節。本領域技術人員根據上面的描述，完全可以明白如何實施這里公開的技術方案。
[0090]雖然已參照示例性實施例描述了本公開，但應理解，本公開不限于上述的示例性實施例。對于本領域技術人員顯然的是，可以在不背離本公開的范圍和精神的條件下修改上述的示例性實施例。所附的權利要求的范圍應被賦予最寬的解釋，以包含所有這樣的修改以及等同的結構和功能。
【權利要求】
1.一種熔絲裝置，包括: 熔絲元件,所述熔絲元件包含相變材料；以及 第一電極，所述第一電極與所述熔絲元件接觸，并且所述第一電極在與所述熔絲元件接觸的部分處具有亞光刻尺寸。
2.根據權利要求1所述的熔絲裝置，其中，所述第一電極在與所述熔絲元件接觸的部分處的尺寸小于或等于lOOnm。
3.根據權利要求2所述的熔絲裝置，其中，所述第一電極在與所述熔絲元件接觸的部分處的尺寸小于或等于75nm。
4.根據權利要求1至3中任一項所述的熔絲裝置，其中，所述相變材料是摻雜或未摻雜的硫屬化物。
5.根據權利要求4所述的熔絲裝置，其中，所述相變材料是摻雜或未摻雜的Ge-Sb-Te材料，或者是摻雜或未摻雜的Sb-Te材料。
6.根據權利要求1至3中任一項所述的熔絲裝置，其中，所述相變材料的層厚度小于或等于30nm。
7.根據權利要求6所述的熔絲裝置，其中，當經由所述第一電極給所述熔絲元件施加電流小于或等于3mA的脈沖時，所述熔絲元件產生相變，從而使所述熔絲裝置處于斷開狀態。
8.根據權利要求1至3中任一項所述的熔絲裝置，其中，所述熔絲元件和所述第一電極中的每一個被嵌入在層間電介質或金屬間電介質中。
9.根據權利要求1至3中任一項所述的熔絲裝置，還包括: 第二電極，所述第一電極和所述第二電極位于所述熔絲元件的相對側。
10.一種制造電極的方法，包括以下步驟: 在襯底上依次形成第一電介質層、第二電介質層和第三電介質層； 通過第一蝕刻處理，在所述第三電介質層和所述第二電介質層中形成第一通孔； 在所述第三電介質層上形成第四電介質層，所述第四電介質層覆蓋所述第一通孔的側壁和底壁； 通過第二蝕刻處理，去除所述第一通孔的底壁上的所述第四電介質層以露出所述第一電介質層，而保留所述第一通孔的側壁上的所述第四電介質層； 通過以所述第一通孔的側壁上的所述第四電介質層作為蝕刻阻擋層進行第三蝕刻處理，在所述第一電介質層中形成從露出的所述第一電介質層至所述襯底的第二通孔； 在所述第二通孔中填充電極材料；以及 通過拋光處理，形成嵌入在所述第一電介質層中的所述電極。
11.根據權利要求10所述的制造電極的方法，其中，所述電極具有亞光刻尺寸。
12.根據權利要求11所述的制造電極的方法，其中，所述電極的尺寸小于或等于100nm0
13.根據權利要求12所述的制造電極的方法，其中，所述電極的尺寸小于或等于75nm。
14.一種制造熔絲裝置的方法，包括以下步驟: 使用根據權利要求10至13中任一項所述的制造電極的方法來形成第一電極；以及 形成與所述第一電極接觸的熔絲元件，其中，所述熔絲元件包含相變材料。
15.根據權利要求14所述的制造熔絲裝置的方法，其中，所述相變材料是摻雜或未摻雜的硫屬化物。
16.根據權利要求15所述的制造熔絲裝置的方法，其中，所述相變材料是摻雜或未摻雜的Ge-Sb-Te材料，或者是摻雜或未摻雜的Sb-Te材料。
17.根據權利要求14所述的制造熔絲裝置的方法，其中，所述相變材料的層厚度小于或等于30nm。
18.根據權利要求17所述的制造熔絲裝置的方法，其中，當經由所述第一電極給所述熔絲元件施加電流小于或等于3mA的脈沖時，所述熔絲元件產生相變，從而使所述熔絲裝置處于斷開狀態。
19.根據權利要求14所述的制造熔絲裝置的方法，其中，所述熔絲元件和所述第一電極中的每一個被嵌入在層間電介質或金屬間電介質中。
20.根據權利要求14所述的制造熔絲裝置的方法，還包括以下步驟： 形成第二電極，所述第一電極和所述第二電極位于所述熔絲元件的相對側。
【文檔編號】H01L23/525GK103839919SQ201210483777
【公開日】2014年6月4日 申請日期:2012年11月23日 優先權日:2012年11月23日
【發明者】李瑩, 吳關平 申請人:中芯國際集成電路制造(上海)有限公司