專利名稱：用于形成集成電路的方法
用于形成集成電路的方法
相關申請的交叉引用
本申請要求于2011年12月2日提交的法國專利申請號11/61066的優先權權益，在法律允許的最大程度內通過引用將該申請結合于此。技術領域
本公開涉及用于形成集成電路芯片的方法，并且更具體地，涉及用于形成如下集成電路芯片的方法，該集成電路芯片的前表面及其后表面借助于穿過晶片的過孔而電連接。
背景技術：
為了改進集成電路的緊湊性及性能，期望向半導體晶片(或者半導體襯底)的后表面轉移對在該半導體晶片的前表面上制造的部件的連接。為了實現這一目的，應當形成在現有技術中當前指定為TSV(襯底通孔)的形成晶片的過孔。此類過孔包括作為良好電導體和/或熱導體的一個或者若干材料。
為了限制待穿過的襯底的厚度，形成包括TSV類型過孔的集成電路通常導致操縱非常小厚度的半導體晶片。這在晶片和在集成電路中產生高機械應力。此外，為了限制在晶片的形成部件的側上的可用區域的損失，期望形成截面盡可能小的過孔。因而，期望形成具有高形狀因數的過孔，過孔的形狀因數被定義為過孔的深度與該過孔的寬度的比率。
通常，當前使用的技術能夠容易地制造形狀因數的范圍在I和10之間的過孔。對于厚度的數量級為80 μ m的薄晶片，可能易于制造的最小過孔寬度因此大約為8 μ m。對于基本有源部件的維度小于I微米、或者甚至小于十分之一微米的技術而言，此類寬度相對于所制造部件(主要是晶體管)的維度而言是非常大的。一般專用于部件制造的半導體晶片的表面的部分因此被犧牲用于通孔的制造。因而，提供過孔可以導致每表面面積單位的部件密度下降。
為了降低通過孔的寬度，晶片因而應該變得盡可能地薄。大直徑的晶片(例如，具有300_直徑的晶片)通常的初始厚度范圍大約從700至800 μ m,在經過減薄之后，該晶片變得易碎并且難以操縱。因而，晶片的前表面被粘合至臨時分選機(temporary handle),即，粘合至另一較厚晶片，在此之后，晶片被減薄。繼而，從晶片的新的后表面形成開口，在此之后，開口的側壁和底部由傳導材料層所覆蓋。為了在開口的側壁和底部上獲得傳導材料的保形沉積，應該使用高溫。當前，用于臨時粘合晶片的粘合劑不能承受高于大約250°C的溫度。此類方法的不利之處在于如下事實:它們可能受限于簡化過孔制造，其中該過孔具有通常范圍在I和3之間的受限的形狀因數。
根據另一已知方法，為了改進過孔的形狀因數，在將晶片臨時粘合至分選機上之前、并且在減薄晶片之前形成通過孔。然而，由于晶片的期望最終厚度通常為80 μ m的數量級，因此這樣的方法的不利之處在于價格高昂的過孔填充。
上述方法的另一不利之處在于，一旦分選機被去除，則晶片是易碎的。繼而在后續的封裝步驟中難以操縱晶片。因而，以此方法，難以獲得厚度小于大約80 μ m的晶片，并且因而獲得寬度小于8 μ m的過孔。
因而，需要一種能夠通過具有最小可能寬度的過孔，來向半導體晶片的后表面轉移對在半導體晶片的前表面上制造的部件的連接的方法。發明內容
因而，一個實施方式提供了 一種用于形成集成電路的方法，該集成電路具有能夠被放置在另一集成電路上、印刷電路上或者封裝體上的表面，并且該集成電路具有能夠接收附加集成電路的另一表面，該方法包括如下步驟:a)在第一半導體晶片的前表面中形成開口，開口的深度小于IOym并且使用傳導材料填充開口 ；b)在前表面的有源區中形成部件的摻雜區域，在所述前表面上形成互連層，以及將支持互連層的表面進行平坦化；c)利用絕緣層覆蓋第二半導體晶片的前表面，以及將涂敷有絕緣體的所述表面進行平坦化；d)將第二晶片的涂敷有絕緣體的前表面施加在第一晶片的支持互連層的前表面上，以獲得在兩個晶片之間的鍵合；e)從第二晶片的后表面形成過孔，以到達第一晶片的互連層；以及f)對第一晶片進行減薄以到達填充有傳導材料的開口。
根據一個實施方式，在步驟d)中，在第一晶片和第二晶片之間的鍵合是通過熱壓鍵合或者通過直接鍵合獲得的。
根據一個實施方式，該方法在步驟c)中進一步包括如下步驟:在覆蓋第二晶片的前表面的絕緣體層的表面處形成傳導接觸。
根據一個實施方式，在步驟d)中，每個傳導接觸變得與第一晶片的互連層的表面金屬化相接觸，并且在步驟e)中，形成過孔以到達傳導接觸。
根據一個實施方式，在減薄之后第一晶片的厚度小于開口的深度，并且范圍在3和10 μ m之間。
根據一個實施方式，形成并且填充第一晶片的開口的步驟a)包括如下步驟:利用絕緣體涂敷所述開口的側壁；以及利用傳導材料填充所述絕緣開口。
根據一個實施方式，該方法進一步包括如下步驟:與形成所述開口同時地形成第二開口，以及利用絕緣材料填充第二開口以完全絕緣第一晶片的前表面的有源區。
根據一個實施方式，第二晶片的初始厚度范圍在650和750 μ m之間，并且在將每個晶片的前表面施加為彼此相抵靠的步驟d)之后，第二晶片被減薄至厚度在80和350 μ m之間。
另一實施方式提供了一種形成集成電路的方法，該集成電路具有能夠被放置在另一集成電路上、印刷電路上或者封裝上的表面，并且該集成電路具有能夠接收附加集成電路的另一表面，通過劃片成裝配的芯片得到的所述集成電路包括:第一半導體晶片，具有厚度小于ΙΟμπι的襯底，第一半導體晶片的前表面包括在有源區中的部件的摻雜區域并且支持互連層，所述第一半導體晶片包括填充有傳導材料的貫通絕緣開口 ；第二半導體晶片，通過熱壓鍵合或者通過直接鍵合，使其支持絕緣體層的前表面被放置成抵靠第一晶片的支持互連層的前表面，并且使其后表面支持包括接觸區域的再分布層，所述第二晶片包括多個通孔；以及銅柱，其能夠接收附加集成電路的接觸，在第一晶片的后表面側上被附接至填充有傳導材料的開口。
根據一個實施方式，第一晶片的襯底的厚度范圍在3和10 μ m之間，并且小于開口的深度，以及所述開口的寬度小于I μ m。
根據一個實施方式，第一晶片進一步包括:填充有絕緣材料的第二貫通開口，能夠將有源區完全絕緣。
根據一個實施方式，第二晶片的襯底的厚度范圍在80和350 μ m之間，并且通孔的寬度范圍在8和50 μ m之間。
根據一個實施方式，用于填充所述開口的材料選自包括以下的組:多晶硅、鎢和銅，以及用于填充第二開口的材料是氧化硅。
結合附圖，在下文具體實施方式
的非限定性描述中，將詳細討論上述和其他特征和優勢。
圖1A至圖1K是示出用于形成集成電路的方法的連續步驟的截面視圖；以及
圖2是兩個堆疊集成電路(以三維(3D)形式)的裝配的截面視圖，此裝配通過諸如結合圖1A至圖1K所描述的方法來獲得。
為清楚起見，在不同的附圖中，相同的元件被指定為相同的參考數字，進一步，像往常一樣，在集成電路的表示中，各個附圖不必依比例繪制。
具體實施方式
圖1A至圖1K是示意性地示出用于形成集成電路的方法的連續步驟的截面視圖。
圖1A示出了半導體晶片W1，其中已經從前表面3形成了開口 I。開口的深度小于晶片厚度。例如，晶片厚度范圍在650和750 μ m之間(例如，700 μ m)，而開口的深度小于IOym0開口例如具有環形截面。開口 I的直徑(或者寬度)例如小于I μ m。
在形成開口 I之后，開口的側壁被覆蓋有絕緣材料，在此之后，如圖1B中所示，開口由傳導材料5完全填充，傳導材料5例如是多晶硅或者鎢。因而獲得非常小寬度的過孔7。
如圖1C中所示，下一步驟包括在過孔7沒有占據的位置處的、在靠近晶片Wl的前表面的有源區9中形成部件的摻雜區域。優選地，在過孔7的邊緣和摻雜區域的界限之間提供例如I μ m數量級的確定區域。
根據變體，可以首先形成部件的摻雜區域，并且繼而形成開口 I。用于填充開口的傳導材料5繼而可以例如是多晶硅、鎢或者銅。
繼而，在晶片Wl的前表面上形成互連層11。表面金屬化13示出為一個示例，以及中間層的金屬化也是示例。互連層11的上表面由此被平坦化(level)，例如通過化學-機械拋光進行。
在圖1D中示出的步驟中，另一晶片W2的前表面19 (例如，相同半導體的、與晶片Wl相同維度的)被覆蓋有絕緣體層17。在此步驟中，傳導接觸21 (例如，由銅制造)可以在絕緣體層17的表面處形成。絕緣體層17的上表面繼而被平坦化，例如通過化學-機械拋光進行。
如圖1E中所示,下一步驟包括將涂敷有絕緣體層17的晶片W2的前表面施加在晶片Wl的支持互連層11的前表面上。施加為彼此抵靠的兩個晶片的表面先前已被處理并被平坦化，以在晶片Wl和W2之間執行熱壓縮鍵合或者直接鍵合。此外，已經在圖1D中示出的步驟中在絕緣體層17的表面處形成的每個接觸21變得與晶片Wl的表面金屬化13相接觸。
在圖1F中示出的步驟中，晶片W2被減薄，從而使得晶片W2在減薄之后的厚度例如在80和350 μ m之間，例如，在300 μ m的數量級。此類厚度能夠在無需使用臨時分選機的情況下確保晶片W2的足夠的機械完整性。
在已經將晶片W2減薄之后，如圖1G中所示，從晶片W2的新的后表面形成開口 23以到達晶片Wl的互連層，圖中示出了一個單一的開口。開口 23的底部例如與連接到表面金屬化13的接觸21重合，或者與表面金屬化直接重合。開口 23的直徑在8和50 μ m之間，例如在35 μ m的數量級。層25的開口 23的側壁繼而被覆蓋有絕緣材料。繼而，沉積傳導材料層26，傳導材料層26覆蓋開口的側壁和底部，并且變得與導體21或者表面金屬化13相接觸。根據一個實施方式，層26可以是鍵合層，例如，由T1、TiN, Ta、TaN或者Cu制造。繼而，在晶片W2的后表面和傳導層26的表面圖案上形成絕緣體層28。絕緣體層28可以是開放的，以便使得傳導層26在局部可訪問。根據一個優選實施方式,在形成開口 23之前，第一絕緣體層22可以在晶片W2的后表面之上形成，此絕緣體層22旨在保護晶片W2的后表面。最后，在晶片W2的后表面之上，獲得由絕緣體層22和28形成并且包括傳導層26的表面圖案的絕緣體層29。
如圖1H中所示，下一步驟包括利用材料31完全填充開口 23。材料31可以是諸如傳導膏的傳導材料(例如，基于銅)或者諸如聚酯亞胺的絕緣材料。傳導材料26和材料31形成通孔33。再分布層30可以在絕緣體層29之上進一步形成，此再分布層包括傳導層26的表面圖案之上的接觸區域34。接觸區域34旨在接收用于表面(倒裝芯片)裝配的傳導焊球或者銅柱。
如圖1I中所示，在已經形成通孔33之后，晶片Wl被減薄以便在減薄之后晶片Wl的厚度小于過孔7的深度，并且過孔的末端被暴露。晶片Wl在減薄之后的厚度例如范圍在3和10 μ m之間，例如在5 μ m的數量級。繼而，優選地，在晶片Wl的新的后表面上沉積薄絕緣體層35。
在本方法的這一階段，在不更改晶片Wl和W2或者所形成的集成電路的機械完整性的情況下，因而通過晶片Wl中的非常小寬度的通孔7，并且通過不包括部件的晶片W2中的較大寬度的通孔33，已經將對在晶片Wl的前表面上制造的部件的連接轉移至晶片W2的后表面。
如圖1J中所示，絕緣體層35在每個過孔7前面是開放的，并且從晶片Wl的過孔7形成銅柱37。柱37的寬度例如在20 μ m的數量級。柱27例如旨在接收來自另一集成電路芯片的接觸。
如圖1K中所示，傳導焊球41被附接至晶片W2的后表面的再分布層30的接觸區域34。在此操作期間，晶片Wl的后表面可以被涂敷有臨時保護層39。保護晶片Wl的后表面的另一方式是借助于支撐來提升晶片，以避免后表面與用于重新熔融焊球的熔爐的帶相接觸。焊球41例如旨在被焊接至封裝或者印刷電路板的另一芯片的焊盤。
以此獲得的裝配包括:厚度小于ΙΟμπι的晶片Wl以及厚度范圍例如在80和350 μ m之間的較厚晶片W2。晶片Wl包括在其前表面側上的有源區9中的部件、以及寬度小于Iym并穿過半導體襯底的過孔7。晶片Wl的前表面支持互連層11，并且銅柱37被附接至后表面側上的通孔7。晶片W2的涂敷有絕緣體層17的前表面被放置以抵靠晶片Wl的支持互連層11的前表面。晶片W2包括通孔33，例如寬度范圍在8和50μπι之間。晶片W2的后表面可以支持包括被附接至傳導焊球41的接觸區域34的再分布層30。
在圖1K中示出的狀態中的被彼此抵靠地放置的晶片Wl和W2繼而被劃片為芯片，優選地在它們被粘合至臨時保護層39時進行。
圖2示出了此類集成電路芯片42的部分。芯片42的焊球41已經被焊接至另一芯片、封裝或者印刷電路板43的焊盤。另一集成電路芯片45的接觸已經被附接至銅柱37。芯片45不必與芯片42具有相同的尺寸。因而獲得彼此相堆疊的兩個集成電路42、45的裝配(在三維(3D)中)。
由諸如關于圖1A至圖1K描述的方法獲得的集成電路的優勢在于如下事實:包括半導體部件的晶片Wl可以非常薄——厚度小于ΙΟμπι。因而，通過較小寬度(例如小于Iym)的過孔，對于在晶片Wl的前表面上制造的部件的連接被轉移至其后表面。對于其中基本部件維度小于I微米甚至小于十分之一微米的技術而言，此類寬度相對于部件維度是相當可接受的。此外，以此限制了在部件上的過孔的機械影響并降低了寄生電耦合。
諸如圖2中所示的集成電路的附加優勢在于:對于前表面的附加訪問可以由在抵靠晶片Wl放置的另一晶片W2中形成的通孔33來提供。晶片W2中的過孔具有不可忽略的直徑，這確保了對由在晶片Wl中操作的部件生成的熱進行良好的散熱。此外，通常由銅制成的對應于金屬化13、15并且具有高密度的互連層11 (在本領域中稱為BEOL“線路后端”)繼而位于部件之下，并且可以被優化以改進集成電路的散熱。
諸如關于圖1A至圖1K所述的方法的優勢在于，能夠不使用將集成電路的支持部件的前表面粘合至臨時分選機并從其分離的任何步驟。由于不存在粘合劑，在圖1G和圖1H中示出的、在晶片W2中形成通孔33的步驟中可以使用高溫。因而可以形成在兩種情形中具有降低制造約束的、高形狀因數的、完全填充或者不被填充的通孔33。
此類方法的優勢在于，其特別適用于在將晶片Wl和W2進行鍵合的直接鍵合技術中使用。這是由于晶片W2不包括部件和集成電路的事實。如果晶片W2的前表面在有源區中還具有部件，則在晶片鍵合步驟中應當考慮由兩個晶片的相應有源區占據的表面區域中的約束。
此類方法的附加優勢在于，在圖1A中示出的形成開口 I的步驟中，還可以形成旨在用作有源區之間的絕緣區域的其他開口 51。在圖1B中所示的步驟中，開口 51例如可以是填充有絕緣材料(例如，氧化硅)53的溝槽。例如，在圖1C中已經示出了在兩個溝槽51之間形成的有源區59填充有絕緣材料53。由于支持部件的晶片Wl的厚度在減薄之后小于填充有絕緣體53的溝槽51的深度，因此如圖1I中所示，位于兩個溝槽51之間的有源區59被完全隔離。繼而，改進了此類有源區的部件或者部件的組、在其有源或者無源時的性能。
已經描述了特定實施方式。本領域技術人員可以進行各種調整、修改和改進。特別是，可以在關于圖1A至圖1K所述的方法的開始處，在開口 I之前形成部件的摻雜區域。
此類調整、修改和改進旨在作為本公開的一部分，并且旨在落在本發明的精神和范圍之內。因而，上述說明書僅出于示例方式而并不旨在進行限制。本發明僅由如下文的權利要求書及其等效項所定義的進行限制。
權利要求
1.一種用于形成集成電路的方法，所述集成電路具有能夠被放置在另一集成電路、印刷電路或者封裝上的表面，并且所述集成電路具有能夠接收附加集成電路的另一表面，所述方法包括如下步驟: a)在第一半導體晶片的前表面中形成開口，所述開口的深度小于ΙΟμπι并且使用傳導材料填充所述開口； b)在所述前表面的有源區中形成部件的摻雜區域，在所述前表面上形成互連層，以及將支持所述互連層的所述表面進行平坦化； c)利用絕緣層覆蓋第二半導體晶片的前表面，以及將涂敷有絕緣體的所述表面進行平坦化； d)將所述第二晶片的涂敷有絕緣體的所述前表面施加在所述第一晶片的支持互連層的所述前表面上，以獲得在兩個晶片之間的鍵合； e)從所述第二晶片的后表面形成過孔，以到達所述第一晶片的所述互連層；以及 f)對所述第一晶片進行減薄以到達填充有傳導材料的所述開口。
2.根據權利要求1所述的方法，其中在步驟d)中，在所述第一晶片和所述第二晶片之間的所述鍵合是通過熱壓鍵合或者通過直接鍵合獲得的。
3.根據權利要求1所述的方法，在步驟c)中進一步包括如下步驟:在覆蓋所述第二晶片的所述前表面的所述絕緣層的所述表面處形成傳導接觸。
4.根據權利要求3所述的方法，其中在步驟d)中，每個傳導接觸變得與所述第一晶片的所述互連層的表面金屬化相接觸，并且其中在步驟e)中，所述過孔被形成以到達所述傳導接觸。
5.根據權利要求1所述的方法，其中所述第一晶片在減薄之后的所述厚度小于所述開口的深度，并且范圍在3和ΙΟμπι之間。
6.根據權利要求1所述的方法，其中形成并且填充所述第一晶片的所述開口的步驟a)包括如下步驟: 利用絕緣體涂敷所述開口的側壁；以及 利用傳導材料填充被絕緣的所述開口。
7.根據權利要求1所述的方法，進一步包括如下步驟:與形成所述開口同時地形成第二開口，以及利用絕緣材料 填充所述第二開口以完全絕緣所述第一晶片的所述前表面的有源區。
8.根據權利要求1所述的方法，其中所述第二晶片的初始厚度范圍在650和750μ m之間，并且在將每個晶片的所述前表面彼此施加相抵靠的步驟d)之后，所述第二晶片被減薄至厚度范圍在80和350 μ m之間。
9.一種集成電路，所述集成電路具有能夠被放置在另一集成電路、印刷電路或者封裝上的表面，并且所述集成電路具有能夠接收附加集成電路的另一表面，通過形成裝配的芯片的劃片獲得的所述集成電路包括: 第一半導體晶片，具有厚度小于IOym的襯底，所述第一半導體晶片的前表面包括在有源區中的部件的摻雜區域并且支持互連層，所述第一晶片包括填充有傳導材料的貫通絕緣開口 ； 第二半導體晶片，通過熱壓鍵合或者直接鍵合，使其支持絕緣層的前表面被放置以抵靠所述第一晶片的支持互連層的所述前表面，并且使其后表面支持包括接觸區域的再分布層，所述第二晶片包括多個通過孔但是不包括部件；以及 銅柱，能夠接收來自附加集成電路的接觸，被附接至在所述第一晶片的所述后表面側上的填充有傳導材料的所述開口。
10.根據權利要求9所述的集成電路，其中所述第一晶片的所述襯底的厚度范圍在3和IOym之間，并且小于所述開口的深度，并且其中所述開口的寬度小于1 μ m。
11.根據權利要求9所述的集成電路，其中所述第一晶片進一步包括:填充有絕緣材料的第二貫通開口，能夠完全將有源區絕緣。
12.根據權利要求9所述的集成電路， 其中所述第二晶片的所述襯底的厚度范圍在80和350 μ m之間，并且其中所述通孔的寬度范圍在8和50 μ m之間。
13. 根據權利要求11所述的集成電路，其中用于填充所述開口的材料選自包括以下的組:多晶硅、鎢和銅，以及用于填充所述第二開口的材料是氧化硅。
全文摘要
本申請涉及用于形成集成電路的方法。具體地，一種用于形成集成電路的方法，包括步驟a)在第一半導體晶片的前表面中形成開口，開口的深度小于10μm并且將開口填充有傳導材料；b)在前表面的有源區中形成部件的摻雜區域，在前表面上形成互連層，以及將支持互連層的表面進行平坦化；c)利用絕緣層覆蓋第二半導體晶片的前表面，以及將涂敷有絕緣體的表面進行平坦化；d)將第二晶片的涂敷有絕緣體的前表面施加抵靠在第一晶片的支持互連層的前表面上，以獲得在兩個晶片之間的鍵合；e)從第二晶片的后表面形成過孔，以到達第一晶片的互連層；以及f)對第一晶片進行減薄以到達填充有傳導材料的開口。
文檔編號H01L21/98GK103137566SQ20121048266
公開日2013年6月5日 申請日期2012年11月19日 優先權日2011年12月2日
發明者P·巴爾, S·若布洛, N·奧特利爾 申請人:意法半導體有限公司