專利名稱：三維集成微型變壓器的制作方法
技術領域：
本發明涉及集成電路，特別涉及用于隔離式信號和功率傳輸的微型變壓器。
背景技術：
很多數據接口及功率模塊都需要用隔離器來確保安全、保護核心電路、消除基準電壓差。傳統信號隔離市場被光耦合器壟斷，但光耦合器反應慢、功耗大、易老化。變壓器具有隔離能力強、反應快、壽命長等優點，但傳統變壓器體積大、成本高。目前，對微型變壓器已經有一定研究。US 6927662[I]提出了多種在同一芯片上集成的微型變壓器結構，但這些結構要么需要單獨的芯片面積來實現，從而提高了成本，要么金屬線圈厚度小電阻大，從而降低了性能。US 6927662 [I]還提出了一種兩線圈分別在兩芯片上的微型變壓器結構，但該結構的線圈同樣具有要么需要單獨的芯片面積來實現，要么金屬線圈厚度小電阻大的缺 點；該結構線圈之間除了隔離材料外還有一層半導體襯底，間距較大，從而耦合因子較低，從而降低了性能。US 2012/0068301 Al [2]提出了一種在同一芯片上集成的微型變壓器結構，但該結構很難實現高的隔離能力。
發明內容
本發明所要解決的技術問題是，提供一種新型三維集成微型變壓器結構以實現高性能芯片間隔離式信號和功率傳輸。本發明解決所述技術問題采用的技術方案是，三維集成微型變壓器，其特征在于，在上層芯片的下方設置有第一金屬線圈，下層芯片的上方設置有第二金屬線圈，第一金屬線圈和第二金屬線圈位置大致相對，兩層芯片上的金屬線圈之間為隔離鍵合層。進一步的說，第一金屬線圈設置于上層芯片的下表面，第一金屬線圈和上層芯片襯底之間為絕緣層；第二金屬線圈設置于下層芯片的上表面，第二金屬線圈和下層芯片襯底之間為絕緣層。或者，第一金屬線圈嵌入設置于上層芯片襯底，第一金屬線圈和上層芯片襯底之間為絕緣層；第二金屬線圈嵌入設置于下層芯片襯底，第二金屬線圈和下層芯片襯底之間為絕緣層。本發明的線圈集成在芯片背面，不需要單獨的芯片面積，從而降低成本。采用嵌入式線圈還可以實現小電阻，從而提高性能。兩芯片背靠背三維疊置鍵合使得兩個線圈之間僅有一層隔離層，可以很好的實現線圈之間的耦合，從而提高性能。
圖I是第一種實施方式的結構示意圖。圖2是實施例I的結構示意圖。圖3是第二種實施方式的結構示意圖。圖4是實施例2的結構示意圖。
圖5是第三種實施方式的結構示意圖。圖6是實施例3的結構示意圖。圖7是第四種實施方式的結構示意圖。圖8是實施例4的結構示意圖。圖I 圖8皆為縱向剖視圖。
具體實施例方式具體實施方式
一參見圖I。本實施方式中，兩線圈分別集成在兩芯片背面的表面上，形成新型三維 集成微型變壓器。圖中標號11、21的部分為絕緣層。第一金屬線圈(12)集成在正置上層芯片襯底(10)背面的表面上。第一金屬線圈
(12)和襯底之間為第一絕緣層(11)。第二金屬線圈(22)集成在倒置下層芯片襯底(20)背面的表面上。第二金屬線圈(22)和襯底之間為第二絕緣層(21)。第一金屬線圈(12)和第二金屬線圈(22)之間為隔離層(30)。芯片的襯底材料可采用硅。絕緣層材料可以是硅氧化物，可通過化學氣相淀積等方法實現。在某些情況下(例如襯底電阻率較大)，金屬線圈和襯底之間可不設置絕緣層。金屬線圈的材料可為銅、鋁等，可采用濺射、蒸發、電鍍等方法實現。隔離層(30)的材料可以采用硅氧化物、聚酰亞胺(PI )、苯并環丁烯(BCB)等，可用化學氣相淀積(硅氧化物)、旋轉涂布(聚酰亞胺、苯并環丁烯)等方法實現。隔離層(30)還起到鍵合兩芯片的作用。金屬線圈可通過硅通孔(TSV)等技術電學連接到兩芯片正面。實施例I:參見圖2。本實施例的上下兩層芯片分別為發送器電路芯片和接收器電路芯片，正置上層芯片的上表面為發送器(或接收器)電路，倒置下層芯片的下表面為接收器(或發送器)電路，第一金屬線圈(12)集成在上層芯片襯底(10)背面的表面上。第一金屬線圈(12)和襯底之間為第一絕緣層(11)。第二金屬線圈(22)集成在下層芯片襯底(20)背面的表面上。第二金屬線圈(22)和襯底)之間為第二絕緣層(21)。第一金屬線圈(12)和第二金屬線圈(22)之間為隔離層
(30)。本實施例中，隔離層(30)連接了上下兩層芯片。
具體實施方式
二參見圖3。本實施方式的金屬線圈分別集成在兩芯片背面并嵌入芯片襯底中。圖中標號11、21的部分為絕緣層。第一金屬線圈(12)集成于正置上層芯片襯底(10)背面并嵌入上層芯片襯底(10)中。第一金屬線圈(12)和上層芯片襯底(10)之間為絕緣層(11)。第二金屬線圈(22)集成在倒置下層芯片襯底(20)背面并嵌入襯底。第二金屬線圈(22)和下層芯片襯底(20)之間為絕緣層(21)。第一金屬線圈(12)和第二金屬線圈(22)之間為隔離層(30)。金屬線圈與兩芯片正面可通過硅通孔(TSV)等技術進行電學連接。類似于實施方式一，在襯底電阻率較大等情況下，金屬線圈和襯底之間可不設置絕緣層。實施例2 :參見圖4
本實施例的上下兩層芯片分別為發送器電路芯片和接收器電路芯片，正置上層芯片的上表面為發送器(或接收器)電路，倒置下層芯片的下表面為接收器(或發送器)電路。第一金屬線圈(12)集成于上層芯片襯底(10)背面并嵌入上層芯片襯底(10)中。第一金屬線圈(12)和上層芯片襯底(10)之間為絕緣層(11)。第二金屬線圈(22)集成在下層芯片襯底(20)背面并嵌入襯底(20)。第二金屬線圈(22)和下層芯片襯底(20)之間為絕緣層(21)。第一金屬線圈(12)和第二金屬線圈(22)之間為隔離層(30)。金屬線圈與兩芯片正面的電路可通過硅通孔(TSV)等技術進行電學連接。
具體實施方式
三參見圖5。本實施方式的兩金屬線圈分別集成在上層芯片背面的表面上、下層芯片背面并嵌入芯片襯底中。圖中標號11、21的部分為絕緣層。
第一金屬線圈(12)集成于正置上層芯片襯底(10)背面的表面上。第一金屬線圈
(12)和上層芯片襯底(10)之間為絕緣層(11)。第二金屬線圈(22)集成在倒置下層芯片襯底(20)背面并嵌入襯底(20)。第二金屬線圈(22)和下層芯片襯底(20)之間為絕緣層
(21)。第一金屬線圈(12)和第二金屬線圈(22)之間為隔離層(30)。金屬線圈與兩芯片正面可通過硅通孔(TSV)等技術進行電學連接。類似于實施方式一，在襯底電阻率較大等情況下，金屬線圈和襯底之間可不設置絕緣層。實施例3 :參見圖6本實施例的上下兩層芯片分別為發送器電路芯片和接收器電路芯片，正置上層芯片的上表面為發送器(或接收器)電路，倒置下層芯片的下表面為接收器(或發送器)電路。第一金屬線圈(12)集成于上層芯片襯底(10)背面的表面上。第一金屬線圈(12)和上層芯片襯底(10)之間為絕緣層(11)。第二金屬線圈(22)集成在下層芯片襯底(20)背面并嵌入襯底(20)。第二金屬線圈(22)和下層芯片襯底(20)之間為絕緣層(21)。第一金屬線圈(12)和第二金屬線圈(22)之間為隔離層(30)。金屬線圈與兩芯片正面的電路可通過硅通孔(TSV)等技術進行電學連接。
具體實施方式
四參見圖7。本實施方式的金屬線圈分別集成在上層芯片背面并嵌入襯底中、下層芯片背面的表面上。圖中標號11、21的部分為絕緣層。第一金屬線圈(12)集成于正置上層芯片襯底(10)背面并嵌入上層芯片襯底(10)中。第一金屬線圈(12)和上層芯片襯底(10)之間為絕緣層(11)。第二金屬線圈(22)集成在倒置下層芯片襯底(20)背面的表面上。第二金屬線圈(22)和下層芯片襯底(20)之間為絕緣層(21)。第一金屬線圈(12)和第二金屬線圈(22)之間為隔離層(30)。金屬線圈與兩芯片正面可通過硅通孔(TSV)等技術進行電學連接。類似于實施方式一，在襯底電阻率較大等情況下，金屬線圈和襯底之間可不設置絕緣層。實施例4:參見圖8本實施例的上下兩層芯片分別為發送器電路芯片和接收器電路芯片，正置上層芯片的上表面為發送器(或接收器)電路，倒置下層芯片的下表面為接收器(或發送器)電路。第一金屬線圈(12)集成于上層芯片襯底(10)背面并嵌入上層芯片襯底(10)中。第一金屬線圈(12)和上層芯片襯底(10)之間為絕緣層(11)。第二金屬線圈(22)集成在下層芯片襯底(20)背面的表面上。第二金屬線圈(22)和下層芯片襯底(20)之間為絕緣層(21)。第一金屬線圈(12)和第二金屬線圈(22)之間為隔離層(30)。金屬線圈與兩芯片正面的電路可通過硅通孔(TSV)等技術進行電學連接。本文的“上層”和“下層”的描述方式僅為便于結合附 圖區分說明，并非特定限制。說明書已經充分說明本發明的原理和必要技術內容，普通技術人員能夠依據說明書實施本發明，故不再贅述更加具體的技術細節。
權利要求
1.三維集成微型變壓器，其特征在于，在上層芯片的下方設置有第一金屬線圈[12]，下層芯片的上方設置有第二金屬線圈[22]，第一金屬線圈[12]和第二金屬線圈[22]位置相對，兩層芯片上的金屬線圈之間為隔離層[30]。
2.如權利要求I所述的三維集成微型變壓器，其特征在于，第一金屬線圈[12]設置于上層芯片的下表面，第一金屬線圈[12]和上層芯片襯底[10]之間為絕緣層；第二金屬線圈[22]設置于下層芯片的上表面，第二金屬線圈[22]和下層芯片襯底[20]之間為絕緣層。
3.如權利要求I所述的三維集成微型變壓器，其特征在于，第一金屬線圈[12]嵌入設置于上層芯片襯底[10]，第一金屬線圈[12]和上層芯片襯底[10]之間為絕緣層；第二金屬線圈[22]嵌入設置于下層芯片襯底[20]，第二金屬線圈[22]和下層芯片襯底[20]之間為絕緣層。
4.如權利要求I所述的三維集成微型變壓器，其特征在于，第一金屬線圈[12]設置于 上層芯片的下表面，第一金屬線圈[12]和上層芯片襯底[10]之間為絕緣層；第二金屬線圈[22]嵌入設置于下層芯片襯底[20]，第二金屬線圈[22]和下層芯片襯底[20]之間為絕緣層。
5.如權利要求I所述的三維集成微型變壓器，其特征在于，第一金屬線圈[12]嵌入設置于上層芯片襯底[10]，第一金屬線圈[12]和上層芯片襯底[10]之間為絕緣層；第二金屬線圈[22]設置于下層芯片的上表面，第二金屬線圈[22]和下層芯片襯底[20]之間為絕緣層。
全文摘要
三維集成微型變壓器，涉及集成電路，本發明在上層芯片的下方設置有第一金屬線圈，下層芯片的上方設置有第二金屬線圈，第一金屬線圈和第二金屬線圈位置相對，兩層芯片上的金屬線圈之間為隔離層。本發明的線圈集成在芯片背面，不需要單獨的芯片面積，從而降低成本。采用嵌入式線圈還可以實現小電阻，從而提高性能。兩芯片背靠背三維疊置鍵合使得兩個線圈之間僅有一層隔離層，可以很好的實現線圈之間的耦合，從而提高性能。
文檔編號H01F27/28GK102969304SQ201210475510
公開日2013年3月13日 申請日期2012年11月21日 優先權日2012年11月21日
發明者伍榮翔, 李威, 單建安, 羅和平 申請人:電子科技大學