一種結型場效應晶體管及其制備方法
【專利摘要】本發明涉及一種結型場效應晶體管及其制備方法，所述方法包括：提供半導體襯底；在所述襯底上形成介質層和硬掩膜層；圖案化所述介質層和所述硬掩膜層；在所述襯底上外延生長第一半導體材料層并進行源漏注入，以形成源漏區；氧化所述半導體材料層的表面，以形成氧化物；去除剩余的所述硬掩膜層，以露出所述介質層；在所述介質層上外延生長第二半導體材料層并平坦化；回蝕刻所述第二半導體材料層，以形成凹槽，然后進行溝道注入，以形成溝道；在所述凹槽中外延生長第三半導體材料層并平坦化，以形成柵極；對所述柵極進行離子注入，以形成不含底柵的結型場效應晶體管。本發明所述制備方法更加簡單、容易控制，可以進一步提高器件的良率。
【專利說明】一種結型場效應晶體管及其制備方法
【技術領域】
[0001]本發明涉及半導體領域，具體地，本發明涉及一種結型場效應晶體管及其制備方法。
【背景技術】
[0002]隨著半導體科技的快速發展，使得例如電腦以及周邊數字產品日益的更新。在電腦及周邊數字產品的應用集成電路(IC)中，由于半導體工藝的快速變化，造成集成電路電源的更多樣化需求，以致應用如升壓器(Boostconverter)、降壓器(Buck converter)等各種不同組合的電壓調節器，來實現各種集成電路的不同電源需求，也成為能否提供各種多樣化數字產品的重要因素之一。
[0003]在各種電壓調節電路中，結型場效應晶體管(Junction FieldEffectTransistor, JFET)由于具有極為方便的電壓調節性能,成為前級電壓調節器的優良選擇。與金屬-氧化物-半導體場效應管相比結型場效應管的柵電流比較大，但是比雙極性晶體管小。結型場效應管的跨導比金屬-氧化物-半導體場效應管高，因此被用在一些低噪聲、高輸入阻抗的運算放大器中。結型場效應晶體管(Junction Field EffectTransistor, JFET)由于其良好的性能被廣泛應用于各種器件中。
[0004]目前所述結型場效應晶體管(Junction Field Effect Transistor,JFET)結構如圖1所示，主要包括P-η結柵極(Gl)與源極(S)和漏極(D)，形成具有放大功能的三端有源器件，其工作原理就是通過電壓改變溝道的導電性來實現對輸出電流的控制。目前器件中所述柵極包括相互隔離的頂柵(Top gate)Gl和底柵(Bottom gate)G2,其中所述頂柵(Topgate)和底柵(Bottom gate)均通過離子注入的方法形成的，因此在制備過程中需要非常精確的控制離子注入以及擴散問題，特別是在形成底柵(Bottom gate)的過程中更加復雜、難以控制。
[0005]因此，雖然結型場效應晶體管(JunctionField Effect Transistor, JFET)由于其優良的性能得到廣泛應用，但是由于在形成底柵(Bottom gate)的過程中，離子注入以及擴散很難控制，導致器件性能和良率降低，因此需要對目前結型場效應晶體管及其制備方法進行改進，以消除上述問題。
【發明內容】
[0006]在
【發明內容】
部分中引入了一系列簡化形式的概念，這將在【具體實施方式】部分中進一步詳細說明。本發明的
【發明內容】
部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。
[0007]本發明提供了一種結型場效應晶體管的制備方法，包括:
[0008]提供半導體襯底；
[0009]在所述襯底上形成介質層和硬掩膜層；
[0010]圖案化所述介質層和所述硬掩膜層；[0011]在所述襯底上外延生長第一半導體材料層并進行源漏注入，以形成源漏區；
[0012]氧化所述半導體材料層的表面，以形成氧化物；
[0013]去除剩余的所述硬掩膜層，以露出所述介質層；
[0014]在所述介質層上外延生長第二半導體材料層并平坦化；
[0015]回蝕刻所述第二半導體材料層，以形成凹槽，然后進行溝道注入，以形成溝道；
[0016]在所述凹槽中外延生長第三半導體材料層并平坦化，以形成柵極；
[0017]對所述柵極進行離子注入，以形成不含底柵的結型場效應晶體管。
[0018]作為優選，所述介電層為Si02。
[0019]作為優選，所述硬掩膜層為SiN。
[0020]作為優選，所述第一半導體材料層為Si。
[0021]作為優選，所述源漏注入為深度較大的源漏注入。
[0022]作為優選，所述第二半導體材料層為Si。
[0023]作為優選，所述第三半導體材料層為Si。
[0024]作為優選，所述源漏注入和所述溝道注入的離子類型相同。
[0025]作為優選，所述柵極中離子注入的類型與所述源漏注入、所述溝道注入的離子類型不同。
[0026]本發明還提供了一種結型場效應晶體管，包括:
[0027]半導體襯底；
[0028]柵極，位于所述半導體襯底上；
[0029]介電層，位于所述襯底和所述柵極之間；
[0030]溝道層，位于所述柵極介電層和所述柵極之間；
[0031]源漏區，位于所述柵極兩側的襯底上；
[0032]其中所述柵極由與所述柵極摻雜類型不同的源漏區和溝道層包圍。
[0033]作為優選，所述介電層為Si02。
[0034]作為優選，所述溝道層和所述源漏區具有相同類型的離子摻雜。
[0035]作為優選，所述柵極為硅或多晶硅柵極。
[0036]本發明中提供了 一種新型的結型場效應晶體管(Junction FieldEffectTransistor, JFET)及其制備方法，其中所述結型場效應晶體管中不包含底柵，只有一個柵極，因此消除了制備常規結型場效應晶體管時離子注入的難題；通過本發明所述方法制備得到的結型場效應晶體管和常規結型場效應晶體管相比，底柵被所述介電層SiO2所替代，不僅能夠實現極為方便的電壓調節性能，而且柵電流比較大，具有良好的性能，而且所述制備方法更加簡單、容易控制，可以進一步提高器件的良率。
【專利附圖】
【附圖說明】
[0037]本發明的下列附圖在此作為本發明的一部分用于理解本發明。附圖中示出了本發明的實施例及其描述，用來解釋本發明的裝置及原理。在附圖中，
[0038]圖1為現有技術中結型場效應晶體管的結構示意圖；
[0039]圖2-14為本發明中結型場效應晶體管的過程示意圖；
[0040]圖15為本發明中制備結型場效應晶體管的工藝流程示意圖；[0041]圖16-17為本發明結型場效應晶體管工作原理示意圖。
【具體實施方式】
[0042]在下文的描述中，給出了大量具體的細節以便提供對本發明更為徹底的理解。然而，對于本領域技術人員而言顯而易見的是，本發明可以無需一個或多個這些細節而得以實施。在其他的例子中，為了避免與本發明發生混淆，對于本領域公知的一些技術特征未進行描述。
[0043]為了徹底理解本發明，將在下列的描述中提出詳細的描述，以說明本發明所述結型場效應晶體管及其制備方法。顯然，本發明的施行并不限于半導體領域的技術人員所熟習的特殊細節。本發明的較佳實施例詳細描述如下，然而除了這些詳細描述外，本發明還可以具有其他實施方式。
[0044]應予以注意的是，這里所使用的術語僅是為了描述具體實施例，而非意圖限制根據本發明的示例性實施例。如在這里所使用的，除非上下文另外明確指出，否則單數形式也意圖包括復數形式。此外，還應當理解的是，當在本說明書中使用術語“包含”和/或“包括”時，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個或多個其他特征、整體、步驟、操作、元件、組件和/或它們的組合。
[0045]現在，將參照附圖更詳細地描述根據本發明的示例性實施例。然而，這些示例性實施例可以多種不同的形式來實施，并且不應當被解釋為只限于這里所闡述的實施例。應當理解的是，提供這些實施例是為了使得本發明的公開徹底且完整，并且將這些示例性實施例的構思充分傳達給本領域普通技術人員。在附圖中，為了清楚起見，夸大了層和區域的厚度，并且使用相同的附圖標記表示相同的元件，因而將省略對它們的描述。
[0046]下面結合圖2-14對本發明所述結型場效應晶體管的制備方法做進一步的說明:
[0047]參照圖2，提供半導體襯底201，所述半導體襯底可以是以下所提到的材料中的至少一種:絕緣體上硅(SOI)、絕緣體上層疊硅(SS0I)、絕緣體上層疊鍺化硅(S-SiGeOI)、絕緣體上鍺化硅(SiGeOI)以及絕緣體上鍺(GeOI)等，在該半導體襯底中還可以形成其他有源器件。在本發明中優選絕緣體上硅(SOI)，所述絕緣體上硅(SOI)包括從下往上依次為支撐襯底、氧化物絕緣層以及半導體材料層，其中所述頂部的半導體材料層為單晶硅層、多晶硅層、SiC或SiGe。由于SOI被制成器件有源區下方具有氧化物絕緣層，該氧化物絕緣層埋置于半導體基底層，從而使器件具有更加優異的性能，但并不局限于上述示例。
[0048]繼續參照圖2，在所述襯底上形成介質層202和硬掩膜層203 ；
[0049]具體地，在所述襯底依次上沉積介電層202和硬掩膜層203，其中所述介電層為氧化物層，具體地，可以為氧化硅(Si02)或氮氧化硅(SiON)。可以采用本領域技術人員所習知的氧化工藝例如爐管氧化、快速熱退火氧化(RTO)、原位水蒸氣氧化(ISSG)等形成氧化硅材質的柵極介質層。對氧化硅執行氮化工藝可形成氮氧化硅，其中，所述氮化工藝可以是高溫爐管氮化、快速熱退火氮化或等離子體氮化，當然，還可以采用其它的氮化工藝，這里不再贅述。在本發明中優選為氧化硅(Si02)。
[0050]其中，所述硬掩膜層203氮化物層，優選為SiN，所述硬掩膜層的沉積方法可以選用化學氣相沉積(CVD)法、物理氣相沉積(PVD)法或原子層沉積(ALD)法等形成的低壓化學氣相沉積(LPCVD)、激光燒蝕沉積(LAD)以及選擇外延生長(SEG)中的一種。[0051]參照圖3，圖案化所述介質層和所述硬掩膜層；
[0052]具體地，在所述硬掩膜層上形成圖案化的光刻膠層，然后蝕刻所述介質層和所述硬掩膜層，在本發明中選用干法蝕刻，所述干法蝕刻中選用CF4、CHF3, C4F8或C5F8氣體，另外還可以加上N2、C02、02中的一種作為蝕刻氣氛，其中所述氣體的流量為20-100sccm，優選為50-80sccm，所述蝕刻壓力為30_150mTorr，蝕刻時間為5_120s，優選為5_60s，更優選為5-30s，此外所述干法蝕刻選用Ar作為稀釋氣體。
[0053]參照圖4-5，在所述襯底上外延生長第一半導體材料層204并進行源漏注入，以形成源漏區；
[0054]首先，參照圖4，在所述襯底上外延生長第一半導體材料層204，其中，所述第一半導體材料層為單晶硅層、多晶硅層、SiC或SiGe，在本發明中優選為多晶硅層，所述半導體材料層可以選用減壓外延、低溫外延、選擇外延、液相外延、異質外延以及分子束外延，在本發明中優選選擇外延，在進行外延生長過程中所述硅材料層或者多晶硅材料層僅在所述半導體材料層上生長，而不會在所述硬掩膜層上外延，使該過程更加簡單，避免了外延后去除硬掩膜層上材料層。
[0055]參照圖5，對所述第一半導體材料層上進行源漏注入，其中在本發明中進行深度較大的注入(deep S/D implantation),其中所述源漏注入的離子類型以及摻雜的濃度均可以選用本領域常用范圍。
[0056]在本發明中選用的摻雜能量為2000ev-5kev，優選為500_100ev，以保證其摻雜濃度能夠達到5E17?1E25原子/cm3。
[0057]作為優選，在源漏注入后還可以進行退火步驟，具體地，執行所述熱退火步驟后，可以將硅片上的損害消除，少數載流子壽命以及遷移率會得到不同程度的恢復，雜質也會得到一定比例的激活，因此可以提高器件效率。
[0058]所述退火步驟一般是將所述襯底置于高真空或高純氣體的保護下，加熱到一定的溫度進行熱處理，在本發明所述高純氣體優選為氮氣或惰性氣體，所述熱退火步驟的溫度為800-1200°C，所述熱退火步驟時間為l-200s。
[0059]作為進一步的優選，在本發明中可以選用快速熱退火，具體地，可以選用以下幾種方式中的一種:脈沖激光快速退火、脈沖電子束快速退火、離子束快速退火、連續波激光快速退火以及非相干寬帶光源(如鹵燈、電弧燈、石墨加熱)快速退火等。本領域技術人員可以根據需要進行選擇，也并非局限于所舉示例。
[0060]參照圖6，氧化所述半導體材料層，以形成氧化物205 ；
[0061]具體地，高溫氧化所述半導體材料層，形成氧化物205，在該步驟中控制氧化條件以形成較厚的氧化物層，以保護下面的半導體材料層。
[0062]在本發明中為了制備結型場效應晶體管，使源漏、溝道的摻雜類型與所述柵極摻雜類型不同，需要在所述源漏上形成所述氧化物層，以保護在對柵極進行離子摻雜時所述源漏區不受影響，本發明中通過該氧化步驟避免了后面再次形成掩膜層工序，進一步簡化程序，同時保證注入效果。
[0063]作為優選，在該步驟中增加所述氧化的溫度，延長所述氧化的時間，以形成足夠厚的氧化物層，作為優選，所述氧化溫度為1200°C以上，所述氧化時間為10-600S，更優選180-240s。[0064]參照圖7，去除剩余的所述硬掩膜層，以露出所述介質層；
[0065]在該步驟中可以選用干法蝕刻以去除所述硬掩膜層，在所述干法蝕刻中可以選用CF4、CHF3,另外加上N2、CO2, O2中的一種作為蝕刻氣氛，其中氣體流量為CF410-200sccm，CHF310-200sccm, N2 或 CO2 或 0210_400sccm，所述蝕刻壓力為 30_150mTorr，蝕刻時間為5-120s，優選為5-60s，更優選為5-30s。
[0066]參照圖8-11，在所述介質層上外延生長第二半導體材料層并平坦化，然后回蝕刻所述第二半導體材料層，以形成凹槽，并進行溝道注入；
[0067]首先，參照圖8，在所述介電層上外延生長第二半導體材料層206，其中，所述半導體材料層為單晶硅層、多晶硅層、SiC或SiGe，在本發明中優選為多晶硅層，所述半導體材料層可以選用減壓外延、低溫外延、選擇外延、液相外延、異質外延以及分子束外延，在本發明中優選選擇外延。
[0068]參照圖9，平坦化所述第二半導體材料層，在本發明中優選化學機械平坦化(CMP)，使所述第二半導體材料層和兩側所述氧化物具有同樣高度，以獲得平整的表面。
[0069]參照圖10,回蝕刻(Etch back)所述第二半導體材料層，以形成凹槽,為后續形成柵極材料層提供空間，在該步驟中同時減小了所述第二半導體材料層的厚度，蝕刻后的所述第二半導體材料層用來形成溝道。
[0070]參照圖11，在所述凹槽中進行溝道注入，以形成摻雜的溝道，其中所述摻雜類型與兩側的源漏相同，作為優選，所述溝道的摻雜程度和所述源漏也相同，以在柵極周圍形成相同類型的摻雜。
[0071]參照圖12-13，在所述凹槽中外延第三半導體材料層并平坦化，以形成柵極；
[0072]在所述溝道層上外延生長第三半導體材料層207，其中，所述半導體材料層為單晶硅層、多晶硅層、SiC或SiGe，在本發明中優選為多晶硅層，所述半導體材料層可以選用減壓外延、低溫外延、選擇外延、液相外延、異質外延以及分子束外延，在本發明中優選選擇外延。
[0073]然后平坦化所述第三半導體材料層，在本發明中優選化學機械平坦化(CMP )，使所述第三半導體材料層和兩側所述氧化物具有同樣高度，以獲得平整的表面，用來形成柵極。
[0074]參照圖14，對所述柵極進行離子注入，以形成不含底柵的結型場效應晶體管；
[0075]在本發明中對柵極進行離子注入，所述柵極與所述溝道層、所述源漏區注入的離子類型不同，以形成PN結。
[0076]本發明還提供了一種結型場效應晶體管，包括:
[0077]半導體襯底；
[0078]柵極，位于所述半導體襯底上；
[0079]介電層，位于所述襯底和所述柵極之間；
[0080]溝道層，位于所述柵極介電層和所述柵極之間；
[0081]源漏區，位于所述柵極兩側的襯底上；
[0082]其中所述柵極由與所述柵極摻雜類型不同的源漏區和溝道層包圍。
[0083]在本發明中所述結型場效應晶體管可以為η溝道或者P溝道，其中，η溝道結型場效應管由一個被一個P型摻雜(阻礙層)環繞的η性摻雜組成。在η型摻雜上連有漏極(Drain，D)和源極(Source，S)。從源極到漏極的這段半導體被稱為η溝道。P區連有柵極，柵極被用來控制結型場效應管，它與η溝道組成一個ρη 二極管，因此結型場效應管與金屬-氧化物-半導體場效應管類似，只不過在金屬-氧化物-半導體場效應管中不是使用ρη結，而是使用肖特基結(金屬與半導體之間的結)，在原理上結型場效應管與金屬-氧化物-半導體場效應管相同。
[0084]本發明中提供的新型的結型場效應晶體管(Junction Field EffectTransistor,JFET)，其中所述結型場效應晶體管中不包含底柵，底柵被所述介電層Si02所替代，如圖16-17所示，對于本發明所述JFET，在平衡時，即所述源極和柵極不加電壓時，如圖16所示，溝道區208電阻最小，可以忽略，此時溝道就像一個電阻一樣，在這種情況下結型場效應管是導電的；但是當柵極與源極連在一起，施加電壓后電壓Vds和Vgs都可改變柵p-n結勢壘的寬度，并因此改變溝道區208的長度和厚度(柵極電壓使溝道厚度均勻變化，源漏電壓使溝道厚度不均勻變化)，如圖17所示，使溝道電阻變化，從而導致Ids變化，以實現對輸入信號的放大；當Vds較低時，JFET的溝道呈現為電阻特性，是所謂電阻工作區，此時漏極電流基本上隨著電壓Vds的增大而線性上升，但漏極電流隨著柵極電壓Vgs的增大而平方式增大；進一步增大Vds時，溝道即首先在漏極一端被夾斷，則漏極電流達到最大而飽和(飽和電流的大小決定于沒有被夾斷的溝道的電阻)，此時JFET的飽和放大區，這時JFET呈現為一個恒流源，由此可以看出底柵被所述介電層SiO2所替代后具有底柵同樣的作用和效果。
[0085]本發明中提供了 一種新型的結型場效應晶體管(Junction FieldEffectTransistor, JFET)及其制備方法，其中所述結型場效應晶體管中不包含底柵，只有一個柵極，因此在制備過程中避免了在制備常規結型場效應晶體管時，在底柵進行離子注入時帶來的困難；通過本發明所述方法制備得到的結型場效應晶體管和常規結型場效應晶體管相比，底柵被所述介電層Si02所替代，不僅能夠實現極為方便的電壓調節性能，而且柵電流比較大，具有良好的性能，而且所述制備方法更加簡單、容易控制，可以進一步提高器件的良率。
[0086]圖15為本發明所述結型場效應晶體管的工藝流程圖，包括以下步驟:
[0087]步驟201提供半導體襯底；
[0088]步驟202在所述襯底上形成介質層和硬掩膜層；
[0089]步驟203圖案化所述介質層和所述硬掩膜層；
[0090]步驟204在所述襯底上外延生長第一半導體材料層并進行源漏注入，以形成源漏區；
[0091]步驟205氧化所述半導體材料層的表面，以形成氧化物；
[0092]步驟206去除剩余的所述硬掩膜層，以露出所述介質層；
[0093]步驟207在所述介質層上外延生長第二半導體材料層并平坦化；
[0094]步驟208回蝕刻所述第二半導體材料層，以形成凹槽，然后進行溝道注入，以形成溝道；
[0095]步驟209在所述凹槽中外延生長第三半導體材料層并平坦化，以形成柵極；
[0096]步驟210對所述柵極進行離子注入，以形成不含底柵的結型場效應晶體管。
[0097]本發明已經通過上述實施例進行了說明，但應當理解的是，上述實施例只是用于舉例和說明的目的，而非意在將本發明限制于所描述的實施例范圍內。此外本領域技術人員可以理解的是，本發明并不局限于上述實施例，根據本發明的教導還可以做出更多種的變型和修改，這些變型和修改均落在本發明所要求保護的范圍以內。本發明的保護范圍由附屬的權利要求書及其等效范圍所界定。
【權利要求】
1.一種結型場效應晶體管的制備方法，包括: 提供半導體襯底； 在所述襯底上形成介質層和硬掩膜層； 圖案化所述介質層和所述硬掩膜層； 在所述襯底上外延生長第一半導體材料層并進行源漏注入，以形成源漏區； 氧化所述半導體材料層的表面，以形成氧化物； 去除剩余的所述硬掩膜層，以露出所述介質層； 在所述介質層上外延生長第二半導體材料層并平坦化； 回蝕刻所述第二半導體材料層，以形成凹槽，然后進行溝道注入，以形成溝道； 在所述凹槽中外延生長第三半導體材料層并平坦化，以形成柵極； 對所述柵極進行離子注入，以形成不含底柵的結型場效應晶體管。
2.根據權利要求1所述的方法，其特征在于，所述介電層為Si02。
3.根據權利要求1所述的方法，其特征在于，所述硬掩膜層為SiN。
4.根據權利要求1所述的方法，其特征在于，所述第一半導體材料層為Si。
5.根據權利要求1所述的方法，其特征在于，所述源漏注入為深度較大的源漏注入。
6.根據權利要求1所述的方法，其特征在于，所述第二半導體材料層為Si。
7.根據權利要求1所述的方法，其特征在于，所述第三半導體材料層為Si。
8.根據權利要求1所述的方法，其特征在于，所述源漏注入和所述溝道注入的離子類型相同。
9.根據權利要求1所述的方法，其特征在于，所述柵極中離子注入的類型與所述源漏注入、所述溝道注入的離子類型不同。
10.一種結型場效應晶體管，包括: 半導體襯底； 柵極，位于所述半導體襯底上； 介電層，位于所述襯底和所述柵極之間； 溝道層，位于所述柵極介電層和所述柵極之間； 源漏區，位于所述柵極兩側的襯底上； 其中所述柵極由與所述柵極摻雜類型不同的源漏區和溝道層包圍。
11.根據權利要求10所述的結型場效應晶體管，其特征在于，所述介電層為Si02。
12.根據權利要求10所述的結型場效應晶體管，其特征在于，所述溝道層和所述源漏區具有相同類型的離子摻雜。
13.根據權利要求10所述的結型場效應晶體管，其特征在于，所述柵極為硅或多晶硅柵極。
【文檔編號】H01L21/28GK103811353SQ201210445716
【公開日】2014年5月21日 申請日期:2012年11月8日 優先權日:2012年11月8日
【發明者】劉金華 申請人:中芯國際集成電路制造(上海)有限公司