半導體器件及其制造方法
【專利摘要】本發明公開了一種半導體器件，包括：多個鰭片，在襯底上沿第一方向延伸；頂柵極，沿第二方向延伸并且跨越了每個鰭片；源漏區，位于頂柵極兩側的鰭片上；溝道區，位于源漏區之間；體柵極，位于多個鰭片之間并且位于頂柵極下方，沿第二方向延伸。依照本發明的半導體器件及其制造方法，依照本發明的半導體器件及其制造方法，采用額外的體柵極，控制了源區和漏區之間由于鰭片底部造成的泄漏電流，減小了結泄漏電流同時還減小了結電容，提高了器件可靠性。
【專利說明】半導體器件及其制造方法
【技術領域】
[0001]本發明涉及一種半導體器件及其制造方法，特別是涉及一種具有體柵極的FinFET及其制造方法。
【背景技術】
[0002]在當前的亞20nm技術中，三維多柵器件(FinFET或Tr1-gate)是主要的器件結構，這種結構增強了柵極控制能力、抑制了漏電與短溝道效應。
[0003]例如，雙柵SOI結構的MOSFET與傳統的單柵體Si或者SOI MOSFET相比，能夠抑制短溝道效應(SCE)以及漏致感應勢壘降低(DIBL)效應，具有更低的結電容，能夠實現溝道輕摻雜，可以通過設置金屬柵極的功函數來調節閾值電壓，能夠得到約2倍的驅動電流，降低了對于有效柵氧厚度(EOT)的要求。而三柵器件與雙柵器件相比，柵極包圍了溝道區頂面以及兩個側面，柵極控制能力更強。進一步地，全環繞納米線多柵器件更具有優勢。這些器件由于尺寸小、結構復雜，相鄰的溝道之間容易互相干擾，因此溝道的隔離技術變得越來越重要。
[0004]現有的FinFET結構以及制造方法包括:1)S0I襯底的FinFET，利用光刻膠等掩模刻蝕SOI襯底，自動停止在埋氧層上，剩余的頂部硅層形成鰭片，而由于埋氧層能良好地絕緣隔離相鄰的鰭片，因此無需額外的工藝步驟或者結構來隔離溝道；2)結隔離的體襯底FinFET，利用掩模刻蝕體硅襯底形成溝槽與鰭片，在鰭片之間的溝槽內沉積填充氧化物來側向絕緣隔離相鄰的鰭片，隨后傾斜離子注入高劑量摻雜劑，在鰭片底部形成與上部不同導電類型的注入摻雜區，利用PN結來隔離鰭片與襯底；3)基于材料來隔離的體襯底FinFET,利用掩模刻蝕體襯底形成溝槽與鰭片，在鰭片之間的溝槽內沉積氧化物以側向隔離，在鰭片側面形成氮化物等側墻以提供保護，執行熱氧化，使得未被側墻保護的鰭片底部部分或者全部被氧化以致于彼此相連形成橫向的氧化層，利用得到的氧化層來隔離鰭片與襯底。
[0005]在上述這些結構以及方法中，SOI襯底的FinFET雖然結構和工藝簡單，但是襯底材料成本高，不如體Si襯底易于用于大規模生產；體硅襯底上利用PN結隔離的FinFET利用注入結隔離，隔離效果受到注入劑量、深度的制約而效果較差，并且注入工藝難以控制，容易向溝道區引入額外的摻雜而影響器件導電性能；體硅襯底上利用橫向選擇氧化隔離的FinFET則工藝復雜成本高昂，熱氧化溫度高，溝道區容易引入額外應力和應變從而影響導電。此外，這些技術通常都是在形成硅鰭片的過程中制作，當FinFET采用后柵工藝制造時，假柵形成之前形成硅鰭片過程中制作的隔離結構，經歷后續工藝時絕緣性能可能受損。另夕卜，當前的這些硅鰭片溝道隔離結構通常都是在沿垂直溝道方向(以下稱為χ-χ’方向或者第二方向，也即柵極線條延伸的方向)上形成的，對于沿溝道方向(以下稱為Y-Y’方向或者第一方向，也即鰭片線條延伸的方向)上鰭片之間以及與襯底的隔離則不夠完善。
[0006]總之，現有的FinFET器件難以控制通過鰭片的底部形成源區和漏區之間的泄漏。
【發明內容】
[0007]由上所述，本發明的目的在于克服上述技術困難，提出一種新的FinFET結構及其制造方法，能有效控制通過鰭片的底部形成源區和漏區之間的泄漏，減小結泄漏電流以及結電容。
[0008]為此，本發明提供了一種半導體器件，包括:多個鰭片，在襯底上沿第一方向延伸；頂柵極，沿第二方向延伸并且跨越了每個鰭片；源漏區，位于頂柵極兩側的鰭片上；溝道區，位于源漏區之間；體柵極，位于多個鰭片之間并且位于頂柵極下方，沿第二方向延伸。
[0009]其中，體柵極與襯底之間具有體柵極絕緣層以及第一絕緣隔離層。
[0010]其中，體柵極與頂柵極之間具有第二絕緣隔離層以及頂柵極絕緣層。
[0011]其中，第一和/或第二絕緣隔離層包括氧化硅或者氮氧化硅。
[0012]其中，第一絕緣隔離層厚度為20?60nm，第二絕緣隔離層厚度為10?20nm。
[0013]其中，頂柵極和/或體柵極包括摻雜多晶硅、摻雜多晶鍺硅、或金屬。
[0014]其中，體和/或頂柵極絕緣層包括高k材料。
[0015]其中，頂柵極包括功函數調節層和電阻調節層。
[0016]其中，源漏區和/或頂柵極上具有金屬硅化物。
[0017]其中，半導體器件上還具有層間介質層，接觸塞分別穿過層間介質層與源漏區上的金屬硅化物、頂柵極上的金屬硅化物、以及體柵極電連接。
[0018]本發明還提供了一種半導體器件制造方法，包括:在襯底上形成多個鰭片和溝槽，沿第一方向延伸；在溝槽中沉積第一絕緣隔離層；在第一絕緣隔離層上形成體柵極層，圖案化形成體柵極，沿第二方向延伸；在體柵極層和體柵極上沉積第二絕緣隔離層；在第二絕緣隔離層以及鰭片上形成頂柵極，沿第二方向延伸。
[0019]其中，形成頂柵極之后進一步包括:在沿第一方向的頂柵極兩側的鰭片中形成源漏區，在沿第一方向的頂柵極兩側形成頂柵極側墻。
[0020]其中，形成源漏區之后進一步包括:在頂柵極以及源漏區上形成金屬硅化物。
[0021]其中，形成金屬硅化物之后進一步包括:在器件上形成層間介質層；刻蝕層間介質層，形成接觸孔，分別暴露頂柵極、源漏區、體柵極；在接觸孔中沉積金屬形成接觸塞。
[0022]其中，第一和/或第二絕緣隔離層包括氧化硅或者氮氧化硅。
[0023]其中，第一絕緣隔離層厚度為20?60nm，第二絕緣隔離層厚度為10?20nm。
[0024]其中，形成第一絕緣隔離層之后還包括在溝槽中以及鰭片上形成體柵極絕緣層，形成第二絕緣隔離層之后還包括在溝槽中以及鰭片上形成頂柵極絕緣層。
[0025]其中，體和/或頂柵極絕緣層包括高k材料。
[0026]其中，頂柵極包括功函數調節層和電阻調節層。
[0027]其中，頂柵極和/或體柵極包括摻雜多晶硅、摻雜多晶鍺硅、或金屬。
[0028]依照本發明的半導體器件及其制造方法，采用額外的體柵極，控制了源區和漏區之間由于鰭片底部造成的泄漏電流，減小了結泄漏電流同時還減小了結電容，提高了器件可靠性。
【專利附圖】
【附圖說明】
[0029]以下參照附圖來詳細說明本發明的技術方案，其中:[0030]圖1至圖11為依照本發明的Fi nFET制造方法各步驟的示意圖。
【具體實施方式】
[0031]以下參照附圖并結合示意性的實施例來詳細說明本發明技術方案的特征及其技術效果，公開了能有效控制通過鰭片的底部形成的源區和漏區之間的泄漏、減小結泄漏電流以及結電容的FinFET及其制造方法。需要指出的是，類似的附圖標記表示類似的結構，本申請中所用的術語“第一”、“第二”、“上”、“下”等等可用于修飾各種器件結構或制造工序。這些修飾除非特別說明并非暗示所修飾器件結構或制造工序的空間、次序或層級關系。
[0032]以下參照圖1~圖11各個步驟的示意圖，來詳細描述本發明的技術方案。
[0033]參照圖1的剖視圖，在襯底上形成光刻膠圖形。提供襯底1，襯底I依照器件用途需要而合理選擇，可包括單晶體娃(Si)、單晶體鍺(Ge)、應變娃(Strained Si)、鍺娃(SiGe),或是化合物半導體材料，例如氮化鎵(GaN)、砷化鎵(GaAs)、磷化銦(InP)、銻化銦(InSb)，以及碳基半導體例如石墨烯、SiC、碳納管等等。出于與CMOS工藝兼容的考慮，襯底I優選地為體Si。在襯底I上通過旋涂、噴涂、絲網印刷等工藝形成光刻膠層，并采用常用的光刻工藝，諸如水銀i線/g線曝光、UV/EUV曝光或者電子束曝光等，隨后顯影得到光刻膠圖形2，其為在襯底I上豎立的具有較大高寬比的多個精細光刻膠線條2，其寬度例如10~50nm。
[0034]參照圖2的剖視圖，刻蝕襯底形成多個鰭片。對于Si材質的襯底1，可以采用碳氟基等離子體干法刻蝕，也可以采用TMAH濕法腐蝕，在襯底I中形成多個沿第一方向平行分布的溝槽IG以及溝槽IG之間剩余的襯底I材料所構成的鰭片1F，其中第一方向為未來器件溝道區延伸方向。溝槽IG的深寬比優選地大于5: I。值得注意的是，由于深寬比較大，不同區域的刻蝕深度略有不同，例如圖2中所示中央區域的溝槽比周圍區域的溝槽深度要淺，也可以反過來更深，或者非中央/周圍區域的其他區域的溝槽深度較淺。
[0035]參照圖3的剖視圖，在鰭片之間的溝槽中沉積第一絕緣隔離層。移除光刻膠圖形2，采用LPCVD、PECVD、HDPCVD、MBE、ALD、熱氧化、化學氧化等等方法，在溝槽IG中沉積第一絕緣隔離層3，其材質為氧化硅或氮氧化硅。優選地，采用HDPCVD方法，以使得鰭片IF頂部的氧化層較少，也即并非共形沉積。隨后，采用干法刻蝕，例如等離子體干法刻蝕或者反應離子刻蝕(RIE)，去除部分的第一絕緣隔離層3 (特別是鰭片IF頂部的薄層)，使得第一絕緣隔離層3在各個溝槽IG中具有齊平的頂表面，從而提高器件的均勻性與可靠性。最終剩下的第一絕緣隔離層3的厚度例如為20~60nm。第一絕緣隔離層3隔離了相鄰鰭片的中部和頂部，構成淺溝槽隔離(STI)。
[0036]參照圖4的剖視圖，在鰭片上和溝槽中沉積體柵極絕緣層，并在溝槽中沉積體柵極層。采用LPCVD、PECVD、HDPCVD、MBE、ALD、熱氧化、化學氧化等等方法，在鰭片IF上、溝槽IG中沉積體柵極絕緣層4，其材質優選地為高k材料，包括但不限于氮化物(例如SiN、AlN、TiN)、金屬氧化物(主要為副族和鑭系金屬元素氧化物，例如A1203、Ta2O5, TiO2, ZnO、ZrO2,HfO2, CeO2, Y2O3> La2O3)、鈣鈦礦相氧化物(例如 PbZrxTi1^xO3 (PZT)、BaxSr1-JiO3 (BST))。優選地，采用PECVD等方法，以便提供良好的共性形，使得高k材料4盡可能均勻覆蓋鰭片IF以及溝槽1G。體柵極絕緣層4的厚度例如為5~10nm。隨后，采用LPCVD、PECVD、HDPCVD、MBE、ALD、熱分解等方法，在溝槽IG中沉積導電材料，并采用等離子體刻蝕、RIE等方法去除頂部多余部分而在溝槽IG中留下厚度一致的體柵極層5。體柵極層5材質例如多晶硅或者多晶鍺硅，原位摻雜或者后續離子注入摻雜以控制其導電類型。此外，也可以通過濺射、蒸發形成金屬材質的體柵極層5。值得注意的是，此時體柵極層5在整個器件上厚度均勻。
[0037]參照圖5A~圖5D，圖案化體柵極層5，形成體柵極5G。其中，圖5A為器件的頂視圖，圖5B~圖分別為圖5A中沿各個不同方向的剖視圖。如圖5A所示，在器件上涂覆光刻膠并圖案化形成第二光刻膠圖形6，其沿第二方向(垂直于鰭片IF延伸的第一方向)延伸于器件的中部，線AA’穿過第二光刻膠圖形6，線BB’平行于該第二方向，線CC’沿第一方向。以第二光刻膠圖形6為掩模，等離子體刻蝕或者RIE刻蝕，使得未被圖形6覆蓋區域的體柵極層5的厚度減薄，使得圖5B所示線AA’上的體柵極層5的厚度要大于圖5C所示線BB’上的體柵極層5的厚度，從而形成圖所示CC’線上的體柵極5BG。
[0038]參照圖6A~圖6C，在溝槽中體柵極層5上方沉積第二絕緣隔離層3。與第一絕緣隔離層3類似，用LPCVD、PECVD, HDPCVD, MBE、ALD、熱氧化、化學氧化等等方法，在溝槽IG中沉積第二絕緣隔離層3，其材質為氧化硅或氮氧化硅。優選地，采用HDPCVD方法，以使得鰭片IF頂部的氧化層較少，也即并非共形沉積。隨后，采用干法刻蝕，例如等離子體干法刻蝕或者反應離子刻蝕(RIE)，去除部分的第二絕緣隔離層3 (特別是鰭片IF頂部的薄層)，使得第二絕緣隔離層3在各個溝槽IG中具有齊平的頂表面，從而提高器件的均勻性與可靠性。最終剩下的第二絕緣隔離層3的厚度例如為10~20nm。如圖6A、6B所示，沿AA’線上體柵極5G上方的第二絕緣隔離層3的厚度要小于線BB’線上體柵極層5的厚度，從而構成如圖6C所示的具有齊平的頂表面。
[0039]參照圖7的沿AA’線剖視圖，在溝槽IG中以及第二絕緣隔離層3上，依次形成頂柵極絕緣層和頂柵極層。優選地，先通過PECVD、快速熱氧化等工藝，在第二絕緣隔離層3頂面上以及鰭片IF側壁上形成氧化硅材質的界面層(未示出)，以減小高k材料與鰭片之間的界面態，其厚度例如0.3~0.7nm。隨后，與體柵極絕緣層4類似，采用LPCVD、PECVD,HDPCVD、MBE、ALD、熱氧化、化學氧化等等方法，沉積頂柵極絕緣層8，其材質優選地為高k材料，包括但不限于氮化物(例如SiN、AIN、TiN)、金屬氧化物(主要為副族和鑭系金屬元素氧化物，例如 Al2O3' Ta2O5' Ti02、Zn。、ZrO2, HfO2, Ce02、Y2O3> La2O3)、鈣鈦礦相氧化物(例如PbZrxIVxO3(PZT) ,BaxSr1^xTiO3(BST))。優選地，采用PECVD等方法，以便提供良好的共性形，使得高k材料8盡可能均勻覆蓋鰭片IF以及溝槽1G。頂柵極絕緣層8的厚度例如為2~5nm。隨后，在頂柵極絕緣層 8 上通過 LPCVD、PECVD, HDPCVD, MOCVD, UHVCVD, MBE、ALD、蒸發、濺射等方法，沉積頂柵極層9。優選地，頂柵極層9包括功函數調節層9A以及電阻調節層 9B。功函數調節層 9A 材質例如 M、MxNy、MxSiyNz、MxAlyNz、MaAlxSiyNz，其中 M 為 Ta、T1、Hf、Zr、Mo、W、Al或其它元素。電阻調節層9B則可為摻雜多晶硅、摻雜多晶鍺硅、或金屬，其中金屬可包括 Co、N1、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、T1、Hf、Zr、W、Ir、Eu、Nd、Er、La 等金屬單質、或這些金屬的合金以及這些金屬的氮化物。優選地，采用CMP平坦化頂柵極層9。
[0040]參照圖8的沿AA’線剖視圖，在器件上涂覆光刻膠并圖案化形成第三光刻膠圖形10，其沿第二方向延伸于器件的中部，線AA’穿過第二光刻膠圖形10，線BB’平行于該第二方向，線CC’沿第一方向。以第三光刻膠圖形10為掩模，等離子體刻蝕或者RIE刻蝕，刻蝕頂柵極層9直至暴露頂柵極絕緣層8、第二絕緣隔離層3，僅在線AA’上保留柵極堆疊結構8/9。
[0041]參照圖9的頂視圖，形成頂柵極側墻11。去除第三光刻膠圖形10，露出頂柵極絕緣層8以及頂柵極層9。優選地，先執行小劑量、小能量的源漏輕摻雜注入，使得頂柵極層9沿第二方向兩側的鰭片IF中形成源漏擴展區ISL和1DL。隨后在器件上通過LPCVD、PECVD,HDPCVD等方法沉積氮化硅、氮氧化硅或者類金剛石無定形碳(DLC)材質的絕緣層。然后光刻/刻蝕形成位于頂柵極層9沿第二方向的兩側的頂柵極側墻11。隨后，以頂柵極側墻11為掩模，執行源漏重摻雜離子注入，雜質穿過頂柵極絕緣層8，使得下方的鰭片IF頂部分別構成重摻雜的源區ISH和漏區1DH。隨后退火以激活雜質。
[0042]參照圖10，形成硅化物。其中圖1OA是頂視圖，圖10B、圖10C、圖1OD分別是沿圖1OA中線AA’、BB’、CC’的剖視圖。去除鰭片IF頂部剩余的高k材料的頂柵極絕緣層8，暴露出源區1S(1SL、1SH)和漏區1D(1DL、1DH)。在器件上通過蒸發、濺射形成金屬薄層，包括T1、N1、Co、Pt及其組合，然后高溫退火，使得金屬薄層與暴露的源漏區以及頂柵極層9反應形成金屬硅化物12，從而減小接觸電阻，提高器件性能。
[0043]參照圖11，形成接觸。圖1lA是頂視圖，圖1lB是沿圖1lA中線DD’的剖視圖。在整個器件上通過旋涂、噴涂、絲網印刷、熱氧化、CVD等方法形成層間介質層(ILD) 13，包括但不限于有機低k材料(例如含芳基或者多元環的有機聚合物)、無機低k材料(例如無定形碳氮薄膜、多晶硼氮薄膜、氟硅玻璃、BSG、PSG、BPSG)、多孔低k材料(例如二硅三氧烷(SSQ)基多孔低k材料、多孔二氧化硅、多孔SiOCH、摻C 二氧化硅、摻F多孔無定形碳、多孔金剛石、多孔有機聚合物)。ILD層13厚度例如200?500nm。隨后刻蝕ILD 13形成多個接觸孔，例如暴露頂柵極層9上金屬硅化物12的頂柵極接觸孔，暴露鰭片IF的源漏區上金屬硅化物12的源漏接觸孔，以及暴露體柵極層5的體柵極接觸孔。在各個接觸孔中沉積金屬形成接觸金屬塞，例如頂柵極接觸14G，源漏接觸14S/14D，體柵極接觸14BG。金屬塞包括阻擋層以及填充層。阻擋層包括T1、Ta、TiN, TaN，用于防止填充層中的重金屬擴散進入器件柵極、源漏區以改變器件性能。填充層包括W、Mo、Al、T1、Cu及其組合。
[0044]最后形成的器件結構，包括:襯底上沿第一方向延伸的多個鰭片，沿第二方向延伸(與第一方向相交并且優選地垂直)并且跨越了每個鰭片的頂柵極，位于頂柵極兩側的鰭片上的源漏區，位于源漏區之間的溝道區，其特征在于:頂柵極下方還包括體柵極，也沿第二方向延伸。其中，體柵極與襯底之間具有第一絕緣隔離層以及體柵極絕緣層，體柵極與頂柵極之間具有第二絕緣隔離層以及鰭片的溝道區。上述這些結構的材料和幾何形狀已在方法描述中詳述，因此在此不再贅述。
[0045]依照本發明的半導體器件及其制造方法，采用額外的體柵極，控制了源區和漏區之間由于鰭片底部造成的泄漏電流，減小了結泄漏電流同時還減小了結電容，提高了器件
可靠性。
[0046]盡管已參照一個或多個示例性實施例說明本發明，本領域技術人員可以知曉無需脫離本發明范圍而對器件結構做出各種合適的改變和等價方式。此外，由所公開的教導可做出許多可能適于特定情形或材料的修改而不脫離本發明范圍。因此，本發明的目的不在于限定在作為用于實現本發明的最佳實施方式而公開的特定實施例，而所公開的器件結構及其制造方法將包括落入本發明范圍內的所有實施例。
【權利要求】
1.一種半導體器件，包括: 多個鰭片，在襯底上沿第一方向延伸； 頂柵極，沿第二方向延伸并且跨越了每個鰭片； 源漏區，位于頂柵極兩側的鰭片上； 溝道區，位于源漏區之間； 體柵極，位于多個鰭片之間并且位于頂柵極下方，沿第二方向延伸。
2.如權利要求1的半導體器件，其中，體柵極與襯底之間具有體柵極絕緣層以及第一絕緣隔離層。
3.如權利要求2的半導體器件，其中，體柵極與頂柵極之間具有第二絕緣隔離層以及頂柵極絕緣層。
4.如權利要求2或3的半導體器件，其中，第一和/或第二絕緣隔離層包括氧化硅或者氮氧化硅。
5.如權利要求3的半導體器件，其中，第一絕緣隔離層厚度為20~60nm，第二絕緣隔離層厚度為10~20nm。
6.如權利要求1的半導體 器件，其中，頂柵極和/或體柵極包括摻雜多晶硅、摻雜多晶鍺娃、或金屬。
7.如權利要求2或3的半導體器件，其中，體和/或頂柵極絕緣層包括高k材料。
8.如權利要求1的半導體器件，其中，頂柵極包括功函數調節層和電阻調節層。
9.如權利要求1的半導體器件，其中，源漏區和/或頂柵極上具有金屬硅化物。
10.如權利要求9的半導體器件，其中，半導體器件上還具有層間介質層，接觸塞分別穿過層間介質層與源漏區上的金屬硅化物、頂柵極上的金屬硅化物、以及體柵極電連接。
11.一種半導體器件制造方法，包括: 在襯底上形成多個鰭片和溝槽，沿第一方向延伸； 在溝槽中沉積第一絕緣隔離層； 在第一絕緣隔離層上形成體柵極層，圖案化形成體柵極，沿第二方向延伸； 在體柵極層和體柵極上沉積第二絕緣隔離層； 在第二絕緣隔離層以及鰭片上形成頂柵極，沿第二方向延伸。
12.如權利要求11的半導體器件制造方法，其中，形成頂柵極之后進一步包括:在沿第一方向的頂柵極兩側的鰭片中形成源漏區，在沿第一方向的頂柵極兩側形成頂柵極側墻。
13.如權利要求12的半導體器件制造方法，其中，形成源漏區之后進一步包括:在頂柵極以及源漏區上形成金屬硅化物。
14.如權利要求13的半導體器件制造方法，其中，形成金屬硅化物之后進一步包括:在器件上形成層間介質層；刻蝕層間介質層，形成接觸孔，分別暴露頂柵極、源漏區、體柵極；在接觸孔中沉積金屬形成接觸塞。
15.如權利要求11的半導體器件制造方法，其中，第一和/或第二絕緣隔離層包括氧化硅或者氮氧化硅。
16.如權利要求11的半導體器件制造方法，其中，第一絕緣隔離層厚度為20~60nm，第二絕緣隔離層厚度為10~20nm。
17.如權利要求11的半導體器件制造方法，其中，形成第一絕緣隔離層之后還包括在溝槽中以及鰭片上形成體柵極絕緣層，形成第二絕緣隔離層之后還包括在溝槽中以及鰭片上形成頂柵極絕緣層。
18.如權利要求17的半導體器件制造方法，其中，體和/或頂柵極絕緣層包括高k材料。
19.如權利要求11的半導體器件制造方法，其中，頂柵極包括功函數調節層和電阻調節層。
20.如權利要求11的半導體器件制造方法，其中，頂柵極和/或體柵極包括摻雜多晶硅、摻雜多晶鍺硅、或金屬 。
【文檔編號】H01L29/78GK103811543SQ201210436643
【公開日】2014年5月21日 申請日期:2012年11月5日 優先權日:2012年11月5日
【發明者】許淼, 朱慧瓏, 梁擎擎, 尹海洲 申請人:中國科學院微電子研究所