專利名稱：一種提高刻蝕不足缺陷抓取率的方法
技術領域：
本發明涉及一種掃描缺陷的方法，尤其涉及一種應用灰階屏蔽法通過電子束缺陷掃描儀提高刻蝕不足缺陷抓取率的方法。
背景技術：
半導體中銅連接孔的刻蝕不足是后段制程中重要的殺手缺陷，隨著集成電路工藝的發展以及關鍵尺寸按比例縮小以及深寬比的提高，比如當器件做到55nm以下時，此種缺陷越來越容易發生。但是對這種缺陷的檢測目前很多在銅的平坦化之后進行，這層檢測存在兩點不足一是銅不能長時間暴露在空氣中，二是填完銅后的平坦化之后只能對3/2的銅連接孔進行檢測，如圖I中所示的1/2的孔1、1/4的孔2、1/2的孔3、1/4的孔4。同時，如果在刻蝕之后進行檢測，由于高深寬比以及背景信號的干擾，
背景與對比的正常的銅連接孔之間的灰階的差異較小，因此常常測試的是背景與刻蝕不足的銅連接孔之間的灰階的差異，不能很好的將背景的灰階與對比的正常的銅連接孔的灰階區分。如圖2中所示，由于背景的灰階數值5位于對比銅連接孔的灰階數值6與刻蝕不足銅連接孔的灰階數值7之間，上述的不能很好區分的問題使得測試中顯示的刻蝕不足缺陷與正常連接孔之間的信號差異為S ^，相對于應當測試的刻蝕不足缺陷與正常連接孔之間的信號差異較小，降低了缺陷的抓取率。因此，本領域的技術人員致力于開發一種應用灰階屏蔽法通過電子束缺陷掃描儀提高刻蝕不足缺陷抓取率的方法。
發明內容
鑒于上述的現有技術中的問題，本發明所要解決的技術問題是現有的技術的信號差異很小，缺陷的抓取率較低。本發明提供的一種提高刻蝕不足缺陷抓取率的方法，包括以下步驟
步驟I :掃描晶圓的對比銅連接孔、連接孔邊緣和背景的像素大小，并按像素從大到小確定背景區域、對比銅連接孔區域和連接孔邊緣區域；
步驟2 :掃描確定背景區域、對比銅連接孔區域和連接孔邊緣區域的灰階；
步驟3 :掃描晶圓的刻蝕不足銅連接孔的灰階；
步驟4 :比較對比銅連接孔區域的灰階與刻蝕不足銅連接孔的灰階的差異。在本發明的一個較佳實施方式中，所述步驟I的掃描在晶圓的刻蝕之后、銅連接孔的平坦化之前進行。在本發明的另一較佳實施方式中，所述步驟3的掃描在晶圓的刻蝕之后、銅連接孔的平坦化之前進行。在本發明的另一較佳實施方式中，所述步驟I和步驟2同時進行，并建立像素和灰階的二維分布圖。在本發明的另一較佳實施方式中，所述步驟4通過圖像處理模塊，將晶圓的對比銅連接孔區域的灰階與刻蝕不足銅連接孔的灰階的差異進行比較。在本發明的另一較佳實施方式中，其特征在于,所述掃描利用電子束缺陷掃描儀進行。本發明的技術方案在生產過程中可以比較有效地提高蝕刻不足缺陷的抓取率，為監測蝕刻工藝優劣提供依據；并在需要進行分批實驗對工藝進行優化時，為采取改善措施技術支持，為縮短產品研發周期提供保障。
圖I是現有技術的平坦化之后銅連接孔結構示意圖2是現有技術的信號差異數值的示意圖3是本發明的實施例的像素和灰階的二維分布示意圖4是本發明的實施例的信號差異數值的示意圖。
具體實施例方式以下將結合附圖對本發明做具體闡釋。本發明的實施例的提高刻蝕不足缺陷抓取率的方法，包括以下步驟
首先在晶圓的刻蝕之后、銅連接孔的平坦化之前應用電子束缺陷掃描儀建立適當條件的掃描程式，掃描晶圓的正常的對比銅連接孔和刻蝕不足銅連接孔。其次包括步驟I和步驟2，如圖3中所示，掃描晶圓的對比銅連接孔、連接孔邊緣和背景的像素大小和灰階，并按像素從大到小確定背景區域8、對比銅連接孔區域9和連接孔邊緣區域10 ;并建立像素和灰階的二維分布圖。在連接孔大小以及固定的背景影響之下，其灰階數量基本固定，同時在掃描條件確定的前提下，連接孔邊緣，連接孔與背景的灰階在正常情況下基本固定。即使存在部分交叉區域，通過確定的不同的像素，也可以比較有效地將不同區域劃分開來。同時進行步驟3，掃描晶圓的刻蝕不足銅連接孔的灰階；
然后進行步驟4，如圖4中所示，引入圖像處理模塊，使之能夠根據圖3將劃分出來的不同灰階-像數區間進行選擇性的屏蔽，并在信號對比過程中只比較所保留的灰階數據，即對比銅連接孔區域的灰階數值11與刻蝕不足銅連接孔的灰階數值12。可以有效地將刻蝕不足缺陷與正常連接孔之間的信號差異從背景數值13與刻蝕不足銅連接孔的灰階數值12差異\提高到并最終通過掃描程式的優化提高刻蝕不足缺陷的抓取率。本發明的技術方案在生產過程中可以比較有效地提高蝕刻不足缺陷的抓取率，為監測蝕刻工藝優劣提供依據；并在需要進行分批實驗對工藝進行優化時，為采取改善措施技術支持，為縮短產品研發周期提供保障。以上對本發明的具體實施例進行了詳細描述，但其只是作為范例，本發明并不限制于以上描述的具體實施例。對于本領域技術人員而言，任何對本發明進行的等同修改和替代也都在本發明的范疇之中。因此，在不脫離本發明的精神和范圍下所作的均等變換和修改，都應涵蓋在本發明的范圍內。
權利要求
1.一種提高刻蝕不足缺陷抓取率的方法，其特征在于，包括以下步驟步驟I :掃描晶圓的對比銅連接孔、連接孔邊緣和背景的像素大小，并按像素從大到小確定背景區域、對比銅連接孔區域和連接孔邊緣區域；步驟2 :掃描確定背景區域、對比銅連接孔區域和連接孔邊緣區域的灰階；步驟3 :掃描晶圓的刻蝕不足銅連接孔的灰階；步驟4 :比較對比銅連接孔區域的灰階與刻蝕不足銅連接孔的灰階的差異。
2.如權利要求I所述的提高刻蝕不足缺陷抓取率的方法，其特征在于，所述步驟I的掃描在晶圓的刻蝕之后、銅連接孔的平坦化之前進行。
3.如權利要求2所述的提高刻蝕不足缺陷抓取率的方法，其特征在于，所述步驟3的掃描在晶圓的刻蝕之后、銅連接孔的平坦化之前進行。
4.如權利要求I所述的提高刻蝕不足缺陷抓取率的方法，其特征在于，所述步驟I和步驟2同時進行，并建立像素和灰階的二維分布圖。
5.如權利要求4所述的提高刻蝕不足缺陷抓取率的方法，其特征在于，所述步驟4通過圖像處理模塊，將晶圓的對比銅連接孔區域的灰階與刻蝕不足銅連接孔的灰階的差異進行比較。
6.如權利要求I至5任一項所述的提高刻蝕不足缺陷抓取率的方法，其特征在于，所述掃描利用電子束缺陷掃描儀進行。
全文摘要
本發明提供的一種提高刻蝕不足缺陷抓取率的方法，包括掃描晶圓的對比銅連接孔、連接孔邊緣和背景的像素大小和灰階，并按像素從大到小確定背景區域、對比銅連接孔區域和連接孔邊緣區域；掃描晶圓的刻蝕不足銅連接孔的灰階；比較對比銅連接孔區域的灰階與刻蝕不足銅連接孔的灰階的差異。本發明在生產過程中可以比較有效地提高蝕刻不足缺陷的抓取率，為監測蝕刻工藝優劣提供依據；并在需要進行分批實驗對工藝進行優化時，為采取改善措施技術支持，為縮短產品研發周期提供保障。
文檔編號H01L21/66GK102938384SQ201210432460
公開日2013年2月20日 申請日期2012年11月2日 優先權日2012年11月2日
發明者范榮偉, 劉永波, 倪棋梁, 龍吟, 陳宏璘 申請人:上海華力微電子有限公司