Imd測量電路結構和imd性能測試方法
【專利摘要】本發明公開了一種IMD測量電路結構和IMD性能測試方法，該IMD測量電路結構設置于第一測量焊墊和第二測量焊墊之間，其包括金屬線層對金屬線層結構、通孔末端對金屬線層結構、上層金屬線層對下層金屬線層結構以及通孔對通孔結構。本發明的IMD測量電路結構中同時包含了多種結構，因此在整個IMD測量電路結構中同時兼具了這些結構所反映的性能，所以在進行IMD性能測試時采用本發明的IMD測量電路結構，僅進行一次針對本發明的IMD測量電路結構的IMD性能測試，便可以獲得包括多種結構在內的IMD的性能。本發明不需要再設計大量的測試結構并進行多次測試，極大的簡化了IMD測試過程，使得測試過程簡單且高效，從而縮短了半導體集成電路的生產周期，降低了生產成本。
【專利說明】IMD測量電路結構和IMD性能測試方法
【技術領域】
[0001]本發明涉及半導體制造技術，特別涉及一種半導體集成電路制造過程中針對IMD(Inter Metal Dielectric,金屬層間介質層)進行性能測試時所采用的IMD測量電路結構和MD性能測試方法。
【背景技術】
[0002]Lowk (低介電常數)材料(k〈3.0)由于其固有的低介電系數，可產生較低的電容值(C)，因而已經被廣泛的應用于半導體制造領域，如作為填充于金屬層(包括互連線(interconnect)、通孔(via))間的介質層材料。所以，在BEOL (Back End Of Line,后段工藝)采用Low-k材料制成的介質層(如互連線之間的介質層、互連線與通孔之間的介質層、通孔與通孔之間的介質層等)，其擊穿電壓(Vbd, Voltage breakdown)會明顯降低,特別是其TDDB (Time Dependent Dielectric Breakdown,介質層經時擊穿效應)更會顯著下降，這就對BEOL的工藝的可靠性提出了更高的要求，對BEOL制造的電路結構的性能進行測試也變得至關重要。
[0003]當前，專門針對IMD (Inter Metal Dielectric,金屬層間介質層)性能的測試,主要在于對金屬線層對金屬線層(metal to metal)結構、通孔對通孔(via to via)結構、以及上層金屬線層對下層金屬線層(upper metal to bottom metal)結構所對應的IMD性質進行測試，這些結構類型相對單一簡單，僅能測量很簡單的布線結構的擊穿性質。
[0004]如圖1所示,為針對于金屬線層對金屬線層(metal to metal)結構的IMD測試的圖形結構示意圖。該測試結構包括并列設置的第一測量焊墊(PAD)31和第二測量焊墊32，第一測量焊墊31上連接若干相互平行的金屬線層I，第二測量焊墊32上同樣連接若干相互平行的金屬線層1，與第一測量焊墊31連接的金屬線層I和與第二測量焊墊32連接的金屬線層I之間相互穿插且相互平行，金屬線層I呈齒狀分布，與第一測量焊墊31連接的金屬線層I不與第二測量焊墊32連接，與第二測量焊墊32連接的金屬線層I不與第一測量焊墊31連接，所有的金屬線層均處于同一層中，在金屬線層I之間填充有Low-k材料的介質層(圖1中未示出)。這樣，通過在第一測量焊墊31和第二測量焊墊32上施加電壓后，便可以測量與金屬對金屬(metal to metal)結構相關的IMD的擊穿性質。
[0005]如圖2所示,為針對于通孔對通孔(via to via)結構的IMD測試的圖形結構示意圖。該測試結構包括并列設置的第一測量焊墊(PAD) 31和第二測量焊墊32 ;其中，第一測量焊墊31和第二測量焊墊32分別連接若干由上層金屬線層11、通孔2和下層金屬線層12組合在一起的通孔測試結構200，該通孔測試結構200中，上層金屬線層11和下層金屬線層12之間有一定間隔，并且上層金屬線層11和下層金屬線層12通過多個通孔2連接；圖2所示為俯視圖，從圖2中所看到的是重疊在一起的上層金屬線層11和下層金屬線層12 ;與第一測量焊墊31連接的通孔測試結構200和與第二測量焊墊32連接的通孔測試結構200之間相互穿插且相互平行，通孔測試結構200呈齒狀分布；與第一測量焊墊31連接的通孔測試結構200不與第二測量焊墊32連接，與第二測量焊墊32連接的通孔測試結構200不與第一測量焊墊31連接；該結構中，位于與第一測量焊墊31相連接的通孔測試結構200中的通孔2和位于與第二測量焊墊32相連接的通孔測試結構200中的通孔2相互平行；在通孔測試結構200之間填充有Low-k材料的介質層(圖2中未示出)，使得通孔2之間被Low_k材料填充。這樣，通過在第一測量焊墊31和第二測量焊墊32上施加電壓后，便可以測量與通孔對通孔(via to via)結構相關的IMD的擊穿性質
[0006]如圖3所示，為針對上層金屬線層對下層金屬線層(upper metal to bottommetal)結構的IMD測試的圖形結構示意圖。該測試結構包括并列設置的第一焊墊(PAD)31和第二測量焊墊32 ;其中，第一測量焊墊31分別連接若干上層金屬線層11，第二測量焊墊32分別連接若干下層金屬線層12 ;上層金屬線層11與下層金屬線層12之間有一定間隔，并且上層金屬線層11與下層金屬線層12相重疊組成圖3中所示的金屬線重疊結構300 ;與第一測量焊墊31連接的上層金屬線層11和與第二測量焊墊32連接的下層金屬線層12之間相互平行，并且呈齒狀分布；與第一測量焊墊31連接的上層金屬線層11不與第二測量焊墊32連接，與第二測量焊墊32連接的下層金屬線層12不與第一測量焊墊31連接；在上層金屬線層11和下層金屬線層12之間填充有Low-k材料的介質層(圖3中未示出)。這樣，通過在第一測量焊墊31和第二測量焊墊32上施加電壓后，便可以測量與上層金屬對下層金屬(upper metal to bottom metal)結構相關的IMD的擊穿性質。
[0007]但是，在實際芯片設計中，因為布線的復雜進而導致了 BEOL所制成的金屬層布局的復雜，在BEOL工藝所制成整個金屬層可以同時并存如金屬對金屬結構、通孔對通孔結構、以及上層金屬對下層金屬結構等多種結構。圖1至圖3所示的僅為諸多結構中最簡單的三種，其他的結構還包括如通孔末端(金屬末端)對金屬的結構等。對于這種復雜結構中的MD性質的測試，需要針對BEOL工藝所制成整個金屬層中出現的各種結構進行各自單獨的測試，這就需要分別設計大量的測試結構并進行多次測試，以完成針對BEOL工藝所制成整個金屬層所對應的IMD性能的測試。整個測試過程繁雜而低效。
【發明內容】
[0008]有鑒于此，本發明提供一種MD測量電路結構和MD性能測試方法，以簡化現有技術中針對IMD進行性能測試的過程，提高測試效率。
[0009]本申請的技術方案是這樣實現的:
[0010]一種MD測量電路結構，設置于第一測量焊墊和第二測量焊墊之間，所述MD測量電路結構包括金屬線層對金屬線層metal to metal結構、通孔末端對金屬線層viaend tometal結構、上層金屬線層對下層金屬線層upper metal to bottom metal結構以及通孔對通孔viato via結構。
[0011]進一步,所述IMD測量電路結構還包括Low-k材料的介質層,所述IMD測量電路結構中所有的金屬線層和通孔均位于所述Low-k材料的介質層中。
[0012]進一步，所述金屬線層對金屬線層結構中，不同的金屬線層之間填充有Low-k材料的介質層；所述通孔末端對金屬線層結構中，通孔和金屬線層之間填充有Low-k材料的介質層；所述上層金屬線層對下層金屬線層結構中，上層金屬線層和下層金屬線層之間填充有Low-k材料的介質層；所述通孔對通孔結構中,通孔和通孔之間填充有Low-k材料的介質層。[0013]進一步，與所述第一測量焊墊電連接的金屬線層和通孔不與所述第二測量焊墊電連接，與所述第二測量焊墊電連接的金屬線層和通孔不與所述第一測量焊墊電連接。
[0014]一種頂D性能測試方法，包括:
[0015]在第一測量焊墊和第二測量焊墊之間建立MD測量電路結構；
[0016]對所述第一測量焊墊和第二測量焊墊施加電壓；
[0017]測量第一測量焊墊和第二測量焊墊之間電壓、以及流經所述第一測量焊墊或者第二測量焊墊的電流，以獲取關于所述IMD測量電路結構的1-V特征曲線；
[0018]根據所述1-V特征曲線判斷所述MD測量電路結構的性能。
[0019]進一步,所述IMD測量電路結構包括金屬線層對金屬線層metal to metal結構、通孔末端對金屬線層via end to metal結構、上層金屬線層對下層金屬線層upper metalto bottom metal結構以及通孔對通孔via to via結構。
[0020]進一步,所述IMD測量電路結構還包括Low-k材料的介質層,所述IMD測量電路結構中所有的金屬線層和通孔均位于所述Low-k材料的介質層中。
[0021]進一步，所述金屬線層對金屬線層結構中，不同的金屬線層之間填充有Low-k材料的介質層；所述通孔末端對金屬線層結構中，通孔和金屬線層之間填充有Low-k材料的介質層；所述上層金屬線層對下層金屬線層結構中，上層金屬線層和下層金屬線層之間填充有Low-k材料的介質層；所述通孔對通孔結構中,通孔和通孔之間填充有Low-k材料的介質層。
[0022]進一步，與所述第一測量焊墊電連接的金屬線層和通孔不與所述第二測量焊墊電連接，與所述第二測量焊墊電連接的金屬線層和通孔不與所述第一測量焊墊電連接。
[0023]進一步，所述MD測量電路結構的性能包括擊穿電壓Vbd和介質層經時擊穿效應TDDB。
[0024]從上述方案可以看出，本發明提供的MD測量電路結構中同時包含金屬線層對金屬線層結構、通孔末端對金屬線層結構、上層金屬線層對下層金屬線層結構以及通孔對通孔結構等多種結構，因此在整個MD測量電路結構中同時兼具了這些結構所反映的性能，所以在進行IMD性能測試時采用本發明的IMD測量電路結構，僅進行一次針對本發明的IMD測量電路結構的MD性能測試，便可以獲得包括多種結構在內的MD的性能。與現有技術相比，不需要再設計大量的測試結構并進行多次測試，極大的簡化了 MD測試過程，使得測試過程簡單且高效，從而縮短了半導體集成電路的生產周期，降低了生產成本。本發明的MD性能測試方法與現有技術相比，極大的簡化了 MD測試過程，進而使得測試過程簡單且高效，可縮短半導體集成電路的生產周期，進而降低生產成本。
【專利附圖】
【附圖說明】
[0025]圖1為現有技術中針對金屬線層對金屬線層結構的MD測試的圖形結構示意圖；
[0026]圖2為現有技術中針對通孔對通孔結構的IMD測試的圖形結構示意圖；
[0027]圖3為現有技術中針對上層金屬線層對下層金屬線層結構的MD測試的圖形結構示意圖；
[0028]圖4為本發明的IMD測量電路結構實施例示意圖；
[0029]圖5為圖4的MD測量電路結構中局部區域的立體視圖；[0030]圖6為本發的IMD性能測試方法的流程框圖；
[0031]圖7為本發明的MD性能測試方法中獲取的MD測量電路結構的I_V特征曲線示意圖。
【具體實施方式】
[0032]為了使本發明的目的、技術方案及優點更加清楚明白，以下參照附圖并舉實施例，對本發明作進一步詳細說明。
[0033]如圖4所示為本發明的IMD測量電路結構實施例示意圖，圖5為圖4的IMD測量電路結構中局部區域的立體視圖。結合圖4和圖5所示，本發明的MD測量電路結構設置于第一測量焊墊31和第二測量焊墊32之間，該IMD測量電路結構包括金屬線層對金屬線層(metal to metal)結構A、通孔末端對金屬線層(via end to metal)結構B、上層金屬線層對下層金屬線層(upper metal to bottom metal)結構C以及通孔對通孔(via to via)結構D。
[0034]本發明的MD測量電路結構還包括Low-k材料的介質層4 (圖4中虛線框區域)，IMD測量電路結構中所有的金屬線層和通孔均位于所述Low-k材料的介質層4中。
[0035]其中，如圖4所示，金屬線層對金屬線層結構A中對應的兩條金屬線層為處于同一層的金屬線層，如圖4中所示字母A兩側的平行設置的兩下層金屬線層12所組成的金屬線層對金屬線層結構A。需要注意，圖4中所包含的金屬線層對金屬線層結構A，不僅僅為圖4中所示的兩處字母A的金屬線層對金屬線層結構A，其他相鄰的相互平行設置的兩下層金屬線層12以及相鄰的相互平行設置的兩上層金屬線層11之間均為金屬線層對金屬線層結構A。
[0036]如圖5并參考圖4所示，通孔末端對金屬線層結構B為通孔2與一金屬線層相連接的通孔末端與該通孔末端相鄰的且不與該通孔連接的金屬線層所組成的結構。例如，圖5中所示的，位于字母B下側的通孔2的通孔末端與和其相鄰且不與該通孔2連接的字母B上側的上層金屬線層11所組成的結構，其中，該位于字母B下側的通孔2的通孔末端與位于字母B左下側的上層金屬線層11的末端連接。該通孔末端對金屬線層結構B中，因為位于字母B下側的通孔2的通孔末端同樣也是位于字母B左下側的上層金屬線層11的末端，因此通孔末端對金屬線層結構也稱為金屬線層末端對金屬線層(metal end to metal)結構。圖5中的通孔末端對金屬線層結構B，不僅局限于圖5中字母B處的結構，圖5中共有4個通孔2，每個通孔2的一個通孔末端都對應有一個與其相鄰且不與其連接的金屬線層(上層金屬線層11、下層金屬線層12)，因此，圖5中的通孔末端對金屬線層結構B共有4個。作為整體結構的圖4視圖中，根據圖中各個通孔2的周圍金屬線層的布線環境則有更多的通孔末端對金屬線層結構B。
[0037]如圖5并參考圖4所示，上層金屬線層對下層金屬線層結構C由不互相連接的上層金屬線層11和下層金屬線層12之間的相重疊區域組成，如圖4中，共有4處上層金屬線層對下層金屬線層結構C。
[0038]如圖5并參考圖4所示，通孔對通孔結構D由相鄰的并且不連接的通孔2構成，如圖4中共有4個通孔2，兩輛之間相鄰的并且不連接的通孔2共有4對，所以圖5中共有通孔對通孔結構D 4處。圖4中，根據通孔4的數量以及金屬線層的布局可有若干處通孔對通孔結構D。
[0039]圖4所示的IMD測量電路結構,僅為一個具體的實施結構，實際IMD測量電路可依據本發明的啟示和實際需要，本領域技術人員自行進行布線設計。
[0040]在圖4和圖5所示的MD測量電路結構中，在金屬線層對金屬線層結構A中，不同的金屬線層之間填充有Low-k材料的介質層4，如不同的上層金屬線層11之間填充有Low-k材料的介質層4,不同的下層金屬線層12之間填充有Low-k材料的介質層4 ;在通孔末端對金屬線層結構B中，通孔2和金屬線層之間填充有Low-k材料的介質層4 ;在上層金屬線層對下層金屬線層結構中，上層金屬線層11和下層金屬線層12之間填充有Low-k材料的介質層4 ;在通孔對通孔結構中，通孔2和通孔2之間填充有Low-k材料的介質層4。總之，在圖4和圖5所示的MD測量電路結構中，除上層金屬線層11、下層金屬線層12以及通孔2所占據空間外，其余空間均被Low-k材料的介質層4填充。
[0041]在IMD測量電路結構中，與所述第一測量焊墊31電連接的金屬線層和通孔不與所述第二測量焊墊電連接，與所述第二測量焊墊32電連接的金屬線層和通孔不與所述第一測量焊墊電連接。即與第一測量焊墊31電連接的所有上層金屬線層11、所有下層金屬線層12和所有通孔2不與第二測量焊墊32電連接，與第二測量焊墊32電連接的所有上層金屬線層11、所有下層金屬線層12和所有通孔2不與第一測量焊墊32電連接。這樣便可保證第一測量焊墊31和第二測量焊墊32之間不能導通，進而可以測量該IMD測量電路結構的性能。
[0042]本發明還提供了一種MD性能測試方法，如圖6所示，包括:
[0043]步驟1、在第一測量焊墊和第二測量焊墊之間建立MD測量電路結構；
[0044]步驟2、對所述第一測量焊墊和第二測量焊墊施加電壓；
[0045]步驟3、測量第一測量焊墊和第二測量焊墊之間電壓、以及流經所述第一測量焊墊或者第二測量焊墊的電流，以獲取關于所述IMD測量電路結構的1-V特征曲線；
[0046]步驟4、根據所述1-V特征曲線判斷所述MD測量電路結構的性能。
[0047]其中，所述的IMD測量電路結構即為如上所述的以及圖4、圖5所示的IMD測量電路結構。
[0048]其中，步驟3中所獲取的關于所述IMD測量電路結構的1-V特征曲線可參考圖7所示。其中，橫軸表示電壓(V)、縱軸表示電流I，雖然第一測量焊墊和第二測量焊墊之間沒有直接電連接，但是由于IMD測量電路結構中Low-k材料的介質層4的存在，會在金屬線層對金屬線層結構A、通孔末端對金屬線層結構B、上層金屬線層對下層金屬線層結構C以及通孔對通孔結構D中產生寄生電容，并且會產生穿過Low-k材料的介質層4的微弱電流。這樣便可以通過對流經第一測量焊墊31或者第二測量焊墊32的電流I以及所施加電壓V的記錄獲取對應的ι-v曲線。
[0049]圖7中，sampleA和sampleB為隨機選取該測度結構樣品所測得的I_V特性曲線。其1-V曲線斜率由陡變緩表明所測得1-V特性為所要觀測low-k介質層的特性。
[0050]步驟4中，所測量的MD測量電路結構的性能包括Vbd和TDDB。
[0051 ] 其中，根據圖7所示的1-V特征曲線判斷所述IMD測量電路結構的Vbd性能，其具體過程為:在任一測量焊墊加電壓(第一測量焊墊31或第二測量焊墊32)，另一測量焊墊接地。電壓從OV開始以一定的步長逐步增加，在每一步長量測加電壓端測量焊墊的電流(此電流為流經結構間所有介質層的漏電流總和)。由于介質層本身特性的原因，隨電壓逐漸增大，漏電流逐漸增大。當電壓大到某一特定值(即Vbd, Breakdown voltage,擊穿電壓)時，介質層本身無法承受所加電應力，發生擊穿。此時漏電流迅速增大(比未擊穿介質層時的電流大一個量級以上)。將擊穿前最后一個正常漏電流量測點所處電壓記為Vbd (擊穿電壓)。這種測試方法是最快看到介質層特性好壞的方法。
[0052]TDDB的測量過程為在任一測量焊墊加電壓(第一測量焊墊或第二測量焊墊32)，另一測量焊墊接地。此電壓為恒定電壓，以時間做為變量，合理選若干個量測點量測所加電壓測量焊墊的電流。介質層在恒定的電應力下會在某個特定時間發生擊穿效應。導致漏電流迅速增加。
[0053]本發明提供的上述MD測量電路結構中同時包含金屬線層對金屬線層結構、通孔末端對金屬線層結構、上層金屬線層對下層金屬線層結構以及通孔對通孔結構等多種結構，因此在整個MD測量電路結構中同時兼具了這些結構所反映的性能，因此在進行MD性能測試時采用本發明的IMD測量電路結構，僅進行一次針對本發明的IMD測量電路結構的IMD性能測試，便可以獲得包括多種結構在內的MD的性能。與現有技術相比，不需要再設計大量的測試結構并進行多次測試，極大的簡化了 MD測試過程，使得測試過程簡單且高效，從而縮短了半導體集成電路的生產周期，降低了生產成本。本發明的MD性能測試方法與現有技術相比，極大的簡化了 MD測試過程，進而使得測試過程簡單且高效，可縮短半導體集成電路的生產周期，進而降低生產成本。
[0054]以上所述僅為本發明的較佳實施例而已，并不用以限制本發明，凡在本發明的精神和原則之內，所做的任何修改、等同替換、改進等，均應包含在本發明保護的范圍之內。
【權利要求】
1.一種IMD測量電路結構，設置于第一測量焊墊和第二測量焊墊之間，其特征在于:所述IMD測量電路結構包括金屬線層對金屬線層metal to metal結構、通孔末端對金屬線層via end to metal結構、上層金屬線層對下層金屬線層upper metal to bottom metal結構以及通孔對通孔via to via結構。
2.根據權利要求1所述的MD測量電路結構，其特征在于:所述MD測量電路結構還包括Low-k材料的介質層，所述IMD測量電路結構中所有的金屬線層和通孔均位于所述Low-k材料的介質層中。
3.根據權利要求2所述的IMD測量電路結構，其特征在于:所述金屬線層對金屬線層結構中，不同的金屬線層之間填充有Low-k材料的介質層；所述通孔末端對金屬線層結構中，通孔和金屬線層之間填充有Low-k材料的介質層；所述上層金屬線層對下層金屬線層結構中，上層金屬線層和下層金屬線層之間填充有Low-k材料的介質層；所述通孔對通孔結構中，通孔和通孔之間填充有Low-k材料的介質層。
4.根據權利要求1至3任一項所述的IMD測量電路結構，其特征在于:與所述第一測量焊墊電連接的金屬線層和通孔不與所述第二測量焊墊電連接，與所述第二測量焊墊電連接的金屬線層和通孔不與所述第一測量焊墊電連接。
5.一種MD性能測試方法，包括: 在第一測量焊墊和第二測量焊墊之間建立MD測量電路結構； 對所述第一測量焊墊和第二測量焊墊施加電壓； 測量第一測量焊墊和第二測量焊墊之間電壓、以及流經所述第一測量焊墊或者第二測量焊墊的電流，以獲取關于所述IMD測量電路結構的1-V特征曲線； 根據所述1-V特征曲線判斷所述IMD測量電路結構的性能。
6.根據權利要求5所述的MD性能測試方法，其特征在于，所述MD測量電路結構包括金屬線層對金屬線層metal to metal結構、通孔末端對金屬線層via end to metal結構、上層金屬線層對下層金屬線層upper metal to bottom metal結構以及通孔對通孔via tovia結構。
7.根據權利要求6所述的MD性能測試方法，其特征在于，所述MD測量電路結構還包括Low-k材料的介質層，所述IMD測量電路結構中所有的金屬線層和通孔均位于所述Low-k材料的介質層中。
8.根據權利要求7所述的IMD測量電路結構，其特征在于:所述金屬線層對金屬線層結構中，不同的金屬線層之間填充有Low-k材料的介質層；所述通孔末端對金屬線層結構中，通孔和金屬線層之間填充有Low-k材料的介質層；所述上層金屬線層對下層金屬線層結構中，上層金屬線層和下層金屬線層之間填充有Low-k材料的介質層；所述通孔對通孔結構中，通孔和通孔之間填充有Low-k材料的介質層。
9.根據權利要求6至8任一項所述的IMD性能測試方法，其特征在于:與所述第一測量焊墊電連接的金屬線層和通孔不與所述第二測量焊墊電連接，與所述第二測量焊墊電連接的金屬線層和通孔不與所述第一測量焊墊電連接。
10.根據權利要求5所述的IMD性能測試方法，其特征在于，所述IMD測量電路結構的性能包括擊穿電壓Vbd和介質層經時擊穿效應TDDB。
【文檔編號】H01L23/544GK103779327SQ201210398546
【公開日】2014年5月7日 申請日期:2012年10月18日 優先權日:2012年10月18日
【發明者】宋卓, 趙永 申請人:中芯國際集成電路制造(上海)有限公司