具有極細間距堆疊的微電子組件的制作方法

專利名稱：具有極細間距堆疊的微電子組件的制作方法
具有極細間距堆疊的微電子組件本申請為分案申請，其原申請是2008年8月21日進入中國國家階段、國際申請日為2006年12月19日的國際專利申請PCT/US2006/048423，該原申請的中國國家申請號是20068005323. 6，發明名稱為“具有極細間距堆疊的微電子組件”。對相關申請的交叉引用本申請要求享有于2005年12月23日提交的美國專利申請No. 11/318164的權益，在此通過引用將其并入本文。本發明涉及微電子組件以及制造和測試可堆疊微電子組件的方法。
背景技術：
諸如半導體芯片的微電子器件通常需要很多通往其它電子元件的輸入和輸出連接。半導體芯片或其它類似器件的輸入和輸出接觸通常設置成基本覆蓋器件表面的格柵狀圖案(通常稱為“區域陣列”)或細長的排，所述排可以平行延伸到器件正面的每個邊緣并與其相鄰，或者在正面的中心位置。典型地，必須要把諸如芯片的器件物理地安裝在諸如印刷電路板的襯底上，器件的接觸必須要電連接到電路板的導電部件上。半導體芯片通常設置在封裝中，在制造期間，以及在將芯片安裝在諸如電路板或其它電路面板的外部襯底上期間，封裝有助于對芯片的操作。例如，很多半導體芯片設置在適于表面安裝的封裝中。已經針對各種應用提出了這一大類的很多種封裝。最常見的是，這種封裝包括電介質元件，其通常稱為“芯片載體”，電介質上形成有作為電鍍或蝕刻金屬結構的端子。通常通過諸如沿芯片載體自身延伸的細跡線的部件、并通過延伸于芯片接觸和端子或跡線之間的細引線或導線，將這些端子連接到芯片自身的接觸。在表面安裝操作中，將封裝置于電路板上，使得封裝上的每個端子與電路板上對應的接觸焊盤對準。在端子和接觸焊盤之間提供焊料或其它接合材料。可以通過加熱組件以熔化或“回流”焊料或激活接合材料來將封裝永久鍵合在適當的位置。很多封裝包括附著于封裝端子的焊球形式的焊料塊，其直徑通常大約為O. Imm和大約0.8_ (5和30密耳)。具有從其底面突出的焊球陣列的封裝通常被稱為球柵陣列或“BGA”封裝。被稱為柵格陣列或“LGA”封裝的其它封裝，它們是通過焊料形成的薄層或焊接區而固定到襯底。這種類型的封裝可以相當緊湊。某些封裝，通常稱為“芯片尺度封裝”，其占據的電路板面積等于或僅稍大于封裝中所包括的器件的面積。這樣的有利之處在于，其減小了組件的總體尺寸，并允許使用襯底上各器件之間的短互連，這又限制了器件之間的信號傳播時間，并且由此便于以高速操作組件。包括封裝的組件可能會有因器件和襯底的不同熱膨脹和收縮而被施加應力的問題。在工作期間以及在制造期間，半導體芯片膨脹和收縮的量往往與電路板膨脹和收縮的量不同。在例如通過利用焊料將封裝端子相對于芯片或其它器件加以固定的情況下，這些效應往往會導致端子相對于電路板上的接觸焊盤移動。這可能會在將端子連接到電路板上的接觸焊盤的焊料中施加應力。如美國專利5679977、5148266、5148265、5455390和5518964 (在此通過引用將其公開并入本文)的某些優選實施例所公開的，半導體芯片封裝可以具有相對于芯片或封裝中包括的其它器件可移動的端子。這種移動可以在相當程度上補償膨脹和收縮的差異。測試已封裝的器件提出了另一個困難的問題。在一些制造工藝中，必須要在被封裝器件的端子和測試夾具之間形成臨時連接，并通過這些連接操作器件，以確保器件實現全面功能。通常，必需要在不將封裝端子接合到測試夾具的情況下形成這些臨時連接。確保所有端子都可靠地連接到測試夾具的導電元件是非常重要的。然而，難以通過把封裝壓到諸如具有平面接觸焊盤的普通電路板的簡單測試夾具上來形成連接。如果封裝的端子不是共平面的，或者測試夾具的導電元件不是共平面的，那么一些端子將無法接觸到測試夾具上它們相應的接觸焊盤。例如，在BGA封裝中，附著于端子的焊球直徑的差異以及芯片載體不平坦可能導致一些焊球位于不同的高度。可以通過使用特殊構造的、具有被設置成補償非平坦的特征的測試夾具減輕這些問題。然而，這樣的特征增加了測試夾具的成本，并且在一些情況下，給測試夾具自身帶來了一些不可靠性。這一點尤其不合乎需要，因為測試夾具以及器件與測試夾具的配合應當比被封裝器件自身更加可靠，以便提供有意義的測試。此外，通常通過施加高頻信號來測試 用于高頻操作的器件。這種要求對測試夾具中的信號路徑的電學特性提出了約束，這進一步使測試夾具的構造復雜化。此外，在測試焊球與端子連接的已封裝器件時，焊料往往會積聚在測試夾具結合焊球的那些部分上。殘余焊料的這種積聚可能會縮短測試夾具的壽命并減損其可靠性。已經提出了多種方案來解決上述問題。上述專利中公開的某些封裝具有可相對于微電子器件移動的端子。這種移動在測試期間可以在一定程度上補償端子非平面性。Nishiguchi等人的美國專利5196726和5214308公開了一種BGA型的方法，其中在襯底上的杯狀插座中接收芯片表面上的凸點引線并通過低熔點材料在其中焊接它們。Beaman等人的美國專利4975079公開了一種用于芯片的測試插座，其中在錐形導向體之內設置了處于測試襯底上的穹頂形接觸。通過將芯片壓到襯底上，使得焊球進入錐形導向體并與襯底上的穹頂形管腳相嚙合。通過施加充分大的力，使得穹頂形管腳實際上使芯片的焊球變形。可以在1998年9月8日授權的共同轉讓美國專利5802699中找到BGA插座的其它范例，在此通過引用將其公開并入本文。’699專利公開了一種具有多個孔的片狀連接器。每個孔具備至少一個在孔上方、向內延伸的彈性分層接觸。BGA器件的凸點引線進入孔中，使得凸點引線與接觸配合。可以對該組件進行測試，且如果發現可以接受，可以將凸點引線永久地焊接到接觸。2001年3月20日授權的共同轉讓美國專利6202297 (在此通過引用將其并入本文)公開了一種具有凸點引線的用于微電子器件的連接器以及制造和使用連接器的方法。在’ 297專利的一個實施例中，電介質襯底具有從正面向上延伸的多個柱體。柱體可以設置成柱體組的陣列，每個柱體組在其間界定一間隙。一般分層的接觸從每個柱體頂部延伸。為了測試器件，將器件的每個凸點引線插入相應間隙之內，由此在凸點引線被不斷地插入期間使其與凸點弓I線相擦觸的接觸相配合。通常，在將凸點引線插入間隙中時，接觸的遠側部向下朝著襯底偏轉，向外遠離間隙的中心。共同轉讓的美國專利6177636 (在此通過引用將其公開并入本文)公開了一種用于在微電子器件和支撐襯底之間提供互連的方法和設備。在’ 636專利的一個優選實施例中，制造微電子器件的互連組件的方法包括提供具有第一和第二表面的柔性芯片載體以及將導電片耦合到芯片載體的第一表面。然后有選擇地蝕刻導電片，以制作出多個基本剛性的柱體。在支撐結構的第二表面上提供應力緩沖(compliant)層，并將諸如半導體芯片的微電子器件與應力緩沖層配合，使得應力緩沖層位于微電子器件和芯片載體之間，保留柱體從芯片載體的暴露表面突出。柱體電連接到微電子器件。柱體形成突出的封裝端子，其可以配合在插座中或由焊料結合到諸如電路面板的襯底的部件上。由于柱體可以相對于微電子器件移動，因此這種封裝基本適應器件使用時器件和支撐襯底之間的熱膨脹系數的不匹配。此外，柱體的端部可以是共面的或幾乎共面的。如2004年11月10日提交的共同審查中、共同轉讓的題為“MICRO PINGRID ARRAYWITH WIPING ACTION” [TESSERA 3.0-375]的美國專利申請 No. 10/985126 (在此通過引用將其公開并入本文)的某些優選實施例所公開的，微電子封裝包括了促進擦觸作用(wipingact ion)且有助于導電柱和接觸相配合的導電柱。在一個優選實施例中，每個柱體的尖端或上端可以從柱體基底的中心水平偏移。除了上述部件之外，或者作為其替代，可以使用這種 偏移用于促進柱體傾斜。而且，可以為柱體提供諸如陡沿或粗糙體的特征，用于促進與接觸焊盤更可靠的配合。如2004年12月16日提交的共同審查中、共同轉讓的題為“MICROELECTRONICPACKAGES AND METHODS THEREFOR”[TESSERA 3. 0-374]的美國專利申請 No. 11/014439 (在此通過引用將其公開并入本文)所詳細討論的，支撐結構可以包括多個間隔開的支撐元件且還可以包括覆蓋該支撐元件的柔性片。導電柱可以在水平方向上從支撐元件偏移開。柱體和支撐元件之間的偏移允許柱體，尤其是柱體的基底相對微電子元件彼此獨立地移動。在2004年11月10日提交的共同審查中、共同轉讓的題為“MICRO PINGRID WITHPIN MOTION ISOLATI ON” [TESSERA 3.0-376]的美國專利申請 No. 10/985119 中也更詳細地公開了具有能彼此獨立地移動的導電端子或柱體的微電子封裝，在此通過引用將其公開并入本文。通常將諸如半導體芯片的微電子元件安裝在諸如電路板的電路面板上。例如，已封裝的半導體芯片可以在封裝的底表面上具有結合接觸的陣列。通過將這種封裝放在電路板上，使封裝的底表面面朝下并且抵靠電路板的頂表面，使得封裝上的每個接合接觸與電路板上對應的接合接觸對準，可以將封裝安裝到電路板頂表面暴露的對應結合接觸陣列上。在封裝的結合接觸和電路板的結合接觸之間提供通常為焊球形式的導電接合材料塊。在典型的表面安裝技術中，在將封裝施加到電路板之前，在封裝的結合接觸上放置焊球。通常，在電路板上并排安裝大量的微電子元件，并通過連接各結合接觸的導電跡線將微電子元件彼此互連。然而，利用這種常規的方法，電路板必須要具有至少等于所有微電子元件的總計面積的面積。此外，電路板必須要具有在微電子元件之間形成所有互連所需的所有跡線。在一些情況下，電路板必須包括很多層跡線，以容納所需的互連。這實質上增加了電路板的成本。通常，每層都在電路板的整個區域上延伸。換言之，整個電路板中的層數由電路板中具有最復雜、最密集包封的互連的區域中所需的層數決定。例如，如果特定的電路在一個小區域中需要六層跡線，而在電路板的其它區域中只需要四層，則必須要把整個電路板制造為六層結構。
通過利用附加電路面板使相關微電子元件彼此連接以便形成子電路或模塊，子電路或模塊又安裝到主電路板上，這樣可以在一定程度上減輕這些困難。主電路板不需要包括由模塊的電路面板所形成的互連。可以用“堆疊”配置制造這種模塊，使得模塊中的一些芯片或其它微電子元件設置于同一模塊中其它芯片或微電子元件的頂部。所以，可以將模塊整體安裝在主電路板上小于模塊中各微電子元件累積面積的區域中。然而，附加電路面板和該電路面板與主電路板之間附加互連層會占據額外的空間。具體而言，該附加電路面板和附加電路面板與主電路面板之間的附加互連層增加了模塊的高度，即，增加了模塊在主電路板頂表面上方突出的距離。在以堆疊配置提供模塊，且低高度非常重要(例如，在用于微型化的手機和將被用戶佩戴或攜帶的其它設備中的組件中)的情況下，這一點尤其顯著。通過把模塊的電路面板與封裝自身的一部分(通稱為封裝襯底)集成可以節省在獨立模塊電路面板上安裝預封裝的半導體芯片所占用的額外空間。例如，在芯片封裝操作期間，可以將若干裸露或未封裝的半導體芯片連接到公共襯底。這種性質的封裝也可以制造成堆疊的設置。這種多芯片封裝可以包括封裝中各芯片間的一些或所有互連，并能夠提供非常緊湊的組件。主電路板可以比在同一電路中安裝單個已封裝芯片所需的電路板更簡 單。然而，這種方法需要針對封裝中要包括的芯片的每個組合的唯一封裝。例如，在手機行業中，通行做法是使用具有靜態隨機存取存儲器(“SRAM”)和閃速存儲器的不同組合的同樣現場可編程門陣列(“FPGA”)或專用集成電路(“ASIC”)，以便在不同手機中提供不同的特征。這增加了與生產、處理和存儲各種封裝相關的成本。盡管現有技術中已經存在以上所有這些進步，但仍期望在制造和測試微電子封裝方面的進一步改進。

發明內容
在本發明的某些優選實施例中，一種制造堆疊微電子組件的方法包括提供第一微電子封裝，所述第一微電子封裝具有第一襯底以及從所述第一襯底的表面延伸的導電柱，每個導電柱具有從所述第一襯底的所述表面延伸到所述導電柱末端的垂直高度。該方法優選包括提供第二微電子封裝，所述第二微電子封裝包括第二襯底以及從所述第二襯底的表面延伸的導電可熔塊，每個可熔塊具有從所述第二襯底的表面延伸到所述可熔塊頂點的垂直高度。在所述第一和第二襯底的表面之一上根據需要固定微電子兀件，所述微電子元件界定從固定所述微電子元件的所述第一和第二襯底的所述表面延伸的垂直高度。第一襯底的表面優選與第二襯底的表面并置(juxtapose)，使得導電柱基本與可熔塊對準。希望所述導電柱的末端抵靠到所述可熔塊的頂點，由此每個所述導電柱/可熔塊組合的垂直高度等于或大于固定到所述第一和第二襯底的表面之一的微電子元件的垂直高度。在其它優選實施例中，一種微電子組件優選包括以微細間距堆疊的兩個或更多微電子封裝，該間距比利用焊球制造連接可能實現的間距更微細。每個可堆疊封裝最好包括襯底，其具有從襯底一個表面突出的管腳和從襯底另一個表面突出的焊球。結果，每個封裝可以與另一個類似構造的封裝堆疊在一起和/或放置在多層堆疊組件中。每個可堆疊封裝可以具有一個或多個附著于襯底的一個或多個表面的管芯。在某些實施例中，管芯可以附著于襯底的兩個表面。可以利用本領域的技術人員公知的任何方法，包括利用引線鍵合、倒裝芯片結合、引線和/或螺柱凸點技術將管芯與襯底電互連。管芯可以密封在密封劑材料中，被底填或進行頂端水滴化(globtopped)。在某些優選實施例中，導電柱高度和球高度的組合等于或大于設置在襯底上的密封或模制芯片結構的高度。導電柱高度和球高度的組合必須至少等于密封芯片結構的高度，使得導電元件(例如導電柱和相對的焊球)能夠跨越組件層之間的間隙。在導電焊盤末端與焊料塊接觸之后，按照期望使焊料塊回流以形成堆疊微電子封裝之間的永久電互連。在回流期間，回流的焊料將吸附(wick up)到導電柱周圍,形成細長的焊料柱。此外，在回流焊料時，表面張力將組件的相對層彼此拉到一起，并為導電柱提供自定心作用。雖然本發明不限于任何特定的操作理論，但據信，提供具有從襯底一個表面突出的導電柱和從襯底另一表面突出的可熔塊的可堆疊封裝相對于常規封裝具有很多優點。首先，利用導電柱來跨越堆體層間間隙的一部分允許為電互連使用更微細的間距。第二，導電柱可以跨越堆體層間的間隙的大部分，使得相對的焊球可以非常小，這進一步便于使用微細間距。此外，利用拉長的導電柱為回流的可熔材料提供了更大的吸附表面積，從而增大柱 體和回流的材料之間的表面張力。此外，回流的可熔材料將試圖完全包圍導電柱的外表面，這將容易使柱體居于導電可熔塊的中心或使二者對準。在某些優選實施例中，襯底可以是柔性的，并且可以包括諸如聚酰亞胺的電介質材料。例如使用導電引線、導線或跡線使微電子元件按照期望與襯底電互連。微電子元件可以是半導體芯片，其具有帶接觸的正面和遠離其的背面。在某些優選實施例中，半導體芯片的正面面對襯底。在其它優選實施例中，然而，半導體芯片的正面遠離襯底，而半導體芯片的背面面對襯底。可以在微電子元件和襯底之間設置應力緩沖層。在其它優選實施例中，封裝可以包括在襯底上的兩個或更多微電子元件。在一個優選實施例中，在襯底頂表面上有一個或多個微電子兀件。在第二優選實施例中，一個或多個微電子兀件覆蓋在襯底的底表面上。在又一個優選實施例中，一個或多個微電子元件覆蓋襯底的第一表面，并且一個或多個微電子兀件可以覆蓋襯底的第二表面。微電子兀件可以被密封。本發明的又一方面提供了處理微電子封裝的方法。根據本發明該方面的方法有利地包括如下步驟推進具有支撐于微電子元件表面上的柔性襯底并具有從所述襯底突出的導電柱的微電子封裝，直到所述柱體的末端與測試電路面板上的接觸焊盤配合，且襯底發生彎曲，使得與所述柔性襯底相鄰的所述柱體的至少一些基底部分相對于微電子元件移動。在根據本發明該方面的優選方法中，柱體基底的移動有助于末端的移動，允許末端即使在接觸焊盤自身彼此不共面的情況下也與接觸焊盤配合。根據本發明該方面的方法可以包括如下額外的步驟保持柱體末端與所述接觸焊盤接觸，并在保持步驟期間測試封裝，例如通過經配合的接觸焊盤和柱體向以及從封裝傳輸信號。可以使用具有簡單接觸焊盤的簡單電路面板實施該方法。該方法還可以包括，在測試之后將末端從接觸焊盤解除配合，且還可以包括在從測試電路面板釋放之后，將柱體末端與電路面板的導電元件結合。安裝結構可以包括柔性襯底，其可以具有形成于其上的導電跡線，用于使柱體與微電子元件電互連。柔性襯底可以是基本沿水平面延伸的大致片狀襯底，該襯底具有頂表面和底表面，導電柱從頂表面向上突出。柔性襯底還可以包括多個延伸通過襯底并界定多個區域的間隙，不同柱體設置于不同區域上，例如如2004年11月10日提交的共同轉讓的題為“MICRO PINGRID WITH PIN MOTION ISOLATION” 的美國專利申請 No. 10/985119所公開的，在此通過引用將其公開并入本文。該封裝可以并入支撐層，例如設置于柔性襯底和微電子元件之間的應力緩沖層。在其它實施例中，該封裝可以包括多個彼此間隔開并設置于柔性襯底和微電子元件之間的支撐元件，柱體的基底與支撐元件水平間隔開，如2004年12月16日提交的共同審查中、共同轉讓的題為“MICROELECTRONIC PACKAGES ANDMETHODSTHEREFOR”的美國專利申請No. 11 /014439中所更詳細描述的，在此通過引用將其公開并入本文。封裝的微電子元件優選具有面和接觸，接觸與導電柱和/或可熔塊電互連。在某些實施例中，接觸暴露于微電子元件的第一面，且安裝結構覆蓋第一面。在其它實施例中，接觸暴露于微電子元件的第一面，安裝結構覆蓋微電子元件的方向相反的第二面。本發明的另一方面提供了制造微電子封裝和這種封裝的元件的方法。根據本發明該方面的方法期望包括提供由諸如銅的導電材料制成的坯件，在壓力下向坯件施加流體，最好為液體，以在坯件中形成至少一個導電端子，以及提供通往至少一個導電端子的電互連。至少一個導電端子可以是導電柱。該方法還可以包括加熱坯件以使坯件在形成操作期間更有易延展。該組件還期望地包括設置于微電子元件和襯底之間的多個支撐元件。支撐元件最好支撐微電子元件上方的柔性襯底，同時至少一些導電柱與支撐元件偏移開。可以在柔性襯底和微電子元件之間設置應力緩沖材料。在某些優選實施例中，至少一個導電支撐元件包括可熔材料塊。在其它優選實施例中，至少一個導電支撐兀件包括電介質內核與電介質內核上的導電外涂層。支撐兀件也可以是細長的，具有大于其寬度或直徑的長度。微電子元件可以是印刷電路板或用于測試諸如微電子元件和微電子封裝的器件的測試板。微電子元件的第一面可以是微電子元件的正面，可以在正面觸及接觸。在某些優選實施例中，至少一些支撐元件是導電的。導電支撐元件按期望將至少一些微電子元件的接觸與至少一些導電柱電互連。在某些優選實施例中，支撐元件包括從柔性襯底延伸的多個第二導電柱。第二導電柱優選向著微電子元件的第一面突出，至少一些第二導電柱與第一導電柱電互連。在某些優選實施例中，第一導電柱通過與第一導電柱緊鄰設置的第二導電柱電互連到接觸。導電柱可以是細長的，從而使柱體具有顯著大于柱體寬度或直徑的長度。可以將支撐元件設置成陣列，使得支撐元件在柔性襯底上界定多個區域，每個區域由界定區域角部的多個支撐元件劃界，不同的導電柱設置于不同區域中。在優選實施例中，在每個區域中僅設置一個導電柱。在本發明的另一優選實施例中，微電子組件包括具有面和接觸的微電子元件、與微電子元件隔開且覆蓋其第一面的柔性襯底，以及從柔性襯底延伸并從微電子元件的第一面突出的多個第一導電柱，至少一些導電柱與微電子元件電互連。該組件還按期望包括從柔性襯底延伸并向著微電子元件的第一面突出的多個第二導電柱，第二導電柱支撐著微電子元件上的柔性襯底，至少一些第一導電柱從第二導電柱偏移開。在優選實施例中，至少一些第二導電柱是導電的，第二導電柱將微電子元件的至少一些接觸與至少一些第一導電柱電互連。至少一些第一導電柱可以通過緊鄰第一導電柱的第二導電柱連接到至少一些接觸。該組件還可以包括設置于柔性襯底上的導電跡線，由此，導電跡線將至少一些第一導電柱與微電子元件上的至少一些接觸電互連。在某些優選實施例中，至少一個導電跡線延伸于相鄰導電柱之間。根據本發明某些優選實施例的組件有助于具有非平坦接觸和接口的微電子元件和封裝的測試，并避免了對專用的昂貴測試設備的需求。在根據本發明該方面的優選方法中，導電柱基底的移動有助于柱體末端的移動，即使在接觸焊盤自身彼此不共面的情況下也允許末端與相對的接觸焊盤配合。如上·所述，可以在柔性襯底上提供導電跡線以將至少一些第一導電柱與至少一些第二導電柱電互連。這些跡線可以非常短；每條跡線的長度按期望等于第一導電柱和第二導電柱之間的偏移距離。在優選形式中，可以證明該設置是適于高頻信號傳輸的、柱體和微電子元件之間的低阻抗導電路徑。在本發明的另一優選實施例中，微電子組件包括其正面上具有接觸的裸芯片或晶片。裸芯片或晶片與其頂表面上具有導電柱且其底表面上具有導電端子的柔性襯底并置。至少一些導電柱未與一些導電端子對準。導電柱優選與導電端子互連。在組裝期間，將導電柱的末端抵靠到芯片或晶片的接觸上，以將芯片或晶片與柔性襯底上的導電端子電互連。可以在芯片/晶片和柔性襯底之間提供密封劑。可以提供諸如焊料或錫/金的導電元件與導電端子接觸。導電端子與導電柱的非對準為封裝提供了順從性(compliancy)，使得導電端子能夠相對于芯片/晶片移動。在某些優選實施例中，導電柱具有金外層，該金外層被直接壓到芯片接觸上。在其它優選實施例中，利用各向異性導電膜或各向異性導電膠形成導電柱和接觸之間的電互連，由此在導電柱和接觸之間設置導電顆粒。在本發明的另一優選實施例中，用于將芯片/晶片與柔性襯底保持在一起的密封劑包括不導電膜或膠。下文將詳細描述本發明的這些和其它優選實施例。


圖1A-1E示出了制造微電子組件的現有技術方法。圖2A-2B示出了圖1A-1B中所示的現有技術的微電子組件的另一視圖。圖3示出了根據本發明某些優選實施例的微電子封裝的截面圖。圖4A-4C示出了根據本發明某些優選實施例的制造堆疊微電子組件的方法。圖5A-5C示出了根據本發明另一優選實施例的制造堆疊微電子組件的方法。圖6A-6B示出了根據本發明又一優選實施例的制造堆疊微電子組件的方法。圖7示出了根據本發明某些優選實施例的堆疊微電子組件的截面圖。
具體實施例方式圖1A-1C示出了制造可堆疊組件的常規方法，該可堆疊組件包括具有電介質襯底24的第一微電子封裝22,電介質襯底24具有第一表面26和第二表面28。第一微電子封裝22包括可以在襯底24的第二表面28觸及的導電焊盤30。第一微電子封裝22還包括附著于襯底24的第二表面28的第一微電子兀件32,例如半導體芯片。微電子封裝22還包括第一微電子兀件32上方的第二微電子兀件34。封裝材料36覆蓋第一和第二微電子兀件32、34。參考圖1Α，該微電子組件還包括具有襯底40的第二微電子元件38，該襯底40具有第一表面42和第二表面44。襯底40的第一表面42包括可以在第一表面觸及的接觸46。在組裝期間，第一襯底24的導電焊盤30優選被置于同第二襯底40的接觸46對準的位置。為了跨越或橋接密封劑層36的高度以確保可靠的電互連，在第一襯底24的一些導電焊盤30上放置第一焊球48，且在第二襯底40的一些接觸46上放置第二焊球50。如圖IA所示，第一襯底24包括設置在被密封微電子元件32、34左側的五個導電焊盤30以及設置在被密封微電子元件右側的五個導電焊盤。如下文將要更詳細描述的，由于必須要跨越的第一和第二微電子封裝之間的高度，且由于跨越間隙所需的焊球尺寸，可以不在每個導電焊盤30或接觸46上設置焊球。結果，僅有一些對準的導電焊盤30和接觸46可以具有在其間延伸的導電材料。參考圖1B，在彼此并置第一和第二微電子元件之后，第一微電子封裝的第一焊球48靠住第二微電子封裝的第二焊球50。如圖IB所示，第一和第二組焊球48、50優選彼此 對準，以電互連相對的導電焊盤30和接觸46。第一和第二焊球48、50優選具有足以跨越第一和第二微電子封裝22、38之間的間隙的尺寸，以形成其間的電互連。在圖IB的實施例中，焊球的高度顯著高于密封劑層36的高度。然而，對準的第一和第二焊球48、50的組合高度必須僅足以跨越密封劑層36形成的層之間的間隙。參考圖1C，在相對的焊球48、50彼此接觸之后，可以通過例如加熱焊料塊來使焊料塊回流，以形成導電塊，一些導電塊延伸于第一襯底24的導電焊盤30和第二襯底40的接觸46之間。在圖IC所示的特定實施例中，微電子組件20包括被密封微電子元件32、34左側的三個導電塊和其右側的三個導電塊。由于表面張力，導電塊52往往在頂部較薄，在底部較厚。如圖IC所示，導電塊52A、52B、52D、52E和52F具有淚滴狀形狀，其底部比頂部厚。導電塊52C塌陷成球形塊。結果，導電塊52C不能形成導電焊盤30E和接觸46E之間的電互連。圖ID中示出了一種方案，用于確保導電塊52’能夠橋接第一襯底24’的導電焊盤30’和第二襯底40’上的接觸46’之間的間隙。在圖ID所示的組件中，將兩個襯底24’和40’置于比圖IC實施例所示的間距更近。然而，導電塊52’往往會展寬并覆蓋相鄰的導電焊盤30’和接觸46’。結果，不能在所有對準的導電焊盤30和接觸46之間放置導電塊。如果在所有對準的導電焊盤30’和接觸46’上放置諸如焊球的導電塊，一個導電焊盤或接觸上的導電材料會接觸到相鄰的導電焊盤或接觸或相鄰導電焊盤和/或接觸上的導電材料。在某些情況下，相鄰導電焊盤和/或接觸上的導電焊料材料在回流期間會流到一起，這將導致微電子組件短路等。圖IE示出了在試圖對圖ID實施例導致的問題進行解決的時候發生的額外問題。在圖IE中，第一襯底24”和第二襯底40”相互隔開充分的距離，以便避免圖ID中所示的橫向集束問題。隨著將襯底彼此移開，表面張力和重力可能導致諸如焊球的導電材料僅在接觸46”上集中，在第一襯底24”的導電焊盤30”和第二襯底40”的接觸46”之間為間隙47”。還可以在相對的導電焊盤和接觸之間形成兩個更小的導電塊，例如在導電焊盤30J”上形成較小的導電塊52F”-1，在接觸46J”上形成較大的導電塊52F”-2。圖2A和2B示出了在將焊球置于每個對準的導電焊盤和接觸上時發生的一些上述問題。參考圖2A,第一微電子封裝22包括第一襯底24,第一襯底24具有第一表面26和遠離其的第二表面28。第一襯底24包括位于已密封微電子元件32、34左側的五個導電焊盤30A-30E以及位于已密封第一和第二微電子元件32、34右側的五個導電焊盤30F-30J。在相應的導電焊盤30A、30C和30E上方分別設置焊球48A、48C和48E。類似地，在相應的導電焊盤30F、30H和30J上方分別設置焊球48F、48H和48J。在導電焊盤30B、30D、30G和301上不設置焊球。這是因為焊球48太大，以致于不能被放置在每個導電焊盤30上。假想(phantom)的焊球48B表明，在導電焊盤30A-30C上沒有足夠的空間來在每個導電焊盤上放置焊球。如果嘗試這種布置，三個焊球48A-48C會在回流操作期間彼此接觸，這會導致電子組件短路或形成有缺陷的電互連。圖2A還示出了包括第二襯底40的第二微電子封裝38，第二襯底40具有第一表面42和第二表面44。第二襯底40包括接觸46A-46J。焊球50設置于接觸46A-46J中一部分的頂部。具體而言，焊球50A、50C和50E分別設置在接觸46A、46C和46E頂部。此外，焊 球50F、50H和50J分別設置在接觸46F、46H和46J頂部。在接觸46B頂部不設置焊球，因為在該接觸上放置焊料會導致焊球50A-50C彼此接觸，這會導致短路或有缺陷的電互連。參考圖2B，在組裝期間，使第一微電子封裝22與第二微電子封裝38并置，從而使導電焊盤30A-30J與接觸46A-46J基本對準。將導電焊盤上的焊球48A、48C、48E、48F、48H和48J放置成與第二微電子封裝38上的第二焊球50A、50C、50E、50F、50H和50J接觸。堆疊焊球的高度足以跨越由密封劑層36的高度產生的間隙。由于空間量不夠，并不是在所有的對準導電焊盤和接觸之間都設置焊球。具體而言，至少在導電焊盤30B和接觸46B之間不設置焊球，因為在第一和第二襯底24、40的相對表面上沒有足夠的空間。雖然示出了假想的焊球48B、50B，但這樣的焊球實際上并不在相對的導電焊盤30B和接觸46B上。示出假想的焊球僅僅表示如果在每個對準的導電焊盤和接觸頂部都設置焊球將會發生的空間問題和短路問題。所以，圖1A-1C以及2A-2B示出了與使用焊球或焊料塊跨越堆疊微電子組件層之間的間隙相關聯的一些問題。如上所述，問題之一涉及到相對的接觸或導電焊盤之間的距離或間隙空間。為了充分跨越層間的高度，焊料塊必須要具有足夠的直徑以跨越該高度。令人遺憾的是，為了跨越該高度，隨著焊料塊直徑的增加，可以在襯底表面上并排設置的焊球數量下降。因此，可以在堆體中的層間形成的垂直延伸的電連接的數量減小了。考慮到這些不足，需要提供具有微細間距的堆疊微電子組件。圖3示出了根據本發明某些優選實施例的微電子封裝122。微電子封裝包括諸如柔性電介質襯底的襯底124,其具有第一表面126和遠離其的第二表面128。微電子封裝包括從柔性襯底124的第二表面128突出的導電柱130。導電柱130具有遠離襯底124的第二表面128的末端131。微電子封裝122還包括襯底124的第二表面128上方的第一微電子兀件132以及第一微電子兀件132上的第二微電子兀件134。第一和第二微電子兀件132、134被密封在密封劑層136中。微電子封裝122還包括可從襯底124第一表面126觸及的諸如焊球的可熔塊148。可熔塊148優選與一個或多個導電柱130電接觸。微電子封裝122還優選包括在整個襯底124上延伸的導電跡線149。導電跡線149可以與一個或多個導電柱130和/或一個或多個可熔塊148電接觸。導電跡線149可以在襯底124的第一表面126上、第二表面128上和/或第一和第二表面126、128之間延伸。密封劑材料136具有底表面154，該底表面界定了在底表面154和襯底124的第二表面128之間延伸的高度H1。導電柱130界定在導電柱的末端131和襯底124的第二表面128之間延伸的第二高度H2。如下文將要詳細描述的，導電柱的高度H2和將要與導電柱130的末端131配合的相對焊料塊的高度必須足以跨越由密封劑層136的高度H1生成的間隙。焊料塊148具有頂點151，頂點151界定了在焊料塊的頂點151和襯底124的第一表面126之間延伸的高度H3。如下文將要詳細描述的，當把兩個或更多個圖3所示的微電子封裝彼此堆疊在一起時，襯底124的第一表面126上的導電柱的高度H2和焊料塊148的高度比通常大于或等于密封劑層136的高度，以便跨越由密封劑層136的高度產生的間隙。圖4A示出了與圖3中所示的封裝類似的兩個微電子封裝122A、122B。第一微電子封裝122A包括襯底124A、導電柱130A、可熔塊148A和被密封的微電子元件132AU34A。微電子元件132AU34A被具有底表面154A的密封劑層136A密封。密封劑層136A的底表面154A界定了在襯底124A的第二表面128A和密封劑層136A的底表面154A之間延伸的 第一高度民。導電柱130A界定了在其末端131A和襯底124A的第二表面128A之間延伸的第二高度H2。焊料塊148A界定了在焊料塊的頂點151和襯底124A的第一表面126A之間延伸的第三高度H3。第二微電子封裝122B包括具有第一表面126B和第二表面128B的襯底 124B。參考圖4B，第一微電子封裝122A被堆疊在第二微電子封裝122B上，導電柱的末端131A與焊料塊148B的頂點配合。導電柱的高度H2和焊料塊的高度H3的組合高度優選等于或大于密封劑層136A的高度H1。參考圖4C，在導電柱131的末端131抵靠到可熔塊之后，例如通過加熱對可熔塊進行回流，以使可熔塊變成至少部分熔化的狀態。回流的可熔材料優選通過毛細作用被吸附到導電柱外表面周圍。在回流狀態下，可熔塊利用表面張力來對導電柱自定心。結果，第一微電子封裝122A的導電柱優選與第二微電子封裝122B的導電柱基本對準。表面張力還將第一微電子封裝122A和第二微電子封裝122B相互拉近。圖5A-5C示出了根據本發明另一優選實施例的微電子組件220。微電子組件220包括具有襯底224的第一微電子兀件222,襯底224具有第一表面226和遠離其的第二表面228。第一襯底224包括可在第二表面228觸及的導電焊盤230A-230J。第一微電子封裝222還具有附著于襯底的一個或多個微電子元件，例如半導體芯片。在圖5A所示的特定實施例中，第一微電子封裝222包括第二表面228上的第一微電子元件232以及第一微電子元件上的第二微電子元件234。密封劑層236覆蓋微電子元件232、234。密封劑層具有底表面254，其界定了密封劑層底表面和襯底224的第二表面228之間的距離。導電焊盤230A-230J具有與圖IA和2A的實施例所示的間隔類似的間隔。然而，圖5A的特定實施例使用了細長的導電柱248A-248J，而不是圖IA和2A實施例所示的焊料塊。結果，有足夠的空間供一個導電柱248從每個導電焊盤230突出而不會使相鄰的導電柱彼此接觸，如以上圖IA和2A實施例所示，在導電焊盤和接觸上都使用焊球時會發生所述接觸。于是，能夠具有來自第一微電子封裝222的更多輸入/輸出并形成更多電互連。微電子組件220還包括具有第二襯底240的第二微電子封裝238，第二襯底240具有第一表面242和遠離其的第二表面244。第一表面242包括接觸246A-246J。焊球250設置于每個接觸246A-246J上。參考圖5B，第一襯底224的第一表面228與第二襯底240的第一表面242并置。導電柱248的末端231抵靠在焊球250的頂點。密封劑層236的底表面254界定了在密封劑層底表面254和襯底224的第二表面228之間延伸的高度氏。導電柱230界定了在柱末端231和第一襯底224的第二表面228之間延伸的高度H2。焊球250界定了在焊球頂點和第二襯底240的第一表面242之間延伸的高度H3。導電柱和焊球的組合高度H2和H3等于或大于密封劑層236的高度故。結果，導電柱230和焊球250的組合足以跨越由密封劑層的高度產生的間隙。圖5C示出了在已經對焊料材料250進行回流并將其吸附到導電柱230的側面之后的微電子組件220。隨著焊料材料250吸附到導電柱的側面，表面張力將第一微電子封裝222和第二微電子封裝238彼此拉向一起。此外，回流的焊料材料提供了自定心功能，由此使導電柱230位于第二微電子封裝238的接觸246的頂部中心。
圖6A和6B示出了本發明的自定心特征。參考圖6A，第一微電子封裝322A與第二微電子封裝322B并置。導電柱330的末端抵靠在第二微電子封裝322B上的焊料塊348上。在該特定實施例中，導電柱330至少部分地與焊料塊348不對準。圖6A中示出了失準，因此第一微電子封裝322A上的導電柱330D沿軸A1延伸，第二微電子封裝322B上的導電柱330D’沿不同于軸A1的軸A2延伸。結果,第一微電子封裝上的導電柱未與第二微電子封裝322B上的焊料塊348基本對準。參考圖6B，在第二微電子封裝322B上的焊料回流期間，回流的焊料吸附到導電柱外表面周圍并提供自定心作用，迫使第一微電子封裝322A的導電柱與第二微電子封裝322B的導電柱基本對準。如圖6B所不，第一微電子封裝322A的第一導電柱沿軸Al對準，第二微電子封裝的第二導電柱沿軸A2對準，由此軸Al和A2現在位于公共軸上。作為自定心作用的結果，第一和第二微電子封裝322A、322B的導電柱現在基本彼此對準。圖6B示出了方向箭頭D，其示出了在焊料塊的回流期間第一微電子封裝322A相對于第二微電子封裝322B的移動。此外，如上所述，回流的焊料提供表面張力，所述表面張力將第一和第二微電子封裝322A、322B彼此拉向一起。圖7示出了包括四個堆疊層的堆疊微電子組件的局部截面圖。上層的導電柱與下層的可熔導電塊電互連。在組裝期間，將柱體末端置于與相對的可熔導電塊接觸。然后對可熔塊進行回流，由此回流的塊吸附到導電柱外表面周圍。在某些優選實施例中，襯底可以是諸如聚酰亞胺或其它聚合物片的柔性電介質襯底，其包括頂表面和遠離其的底表面。雖然電介質襯底的厚度可以隨著應用而變化，但電介質襯底最典型的厚度大約為10μπι-100μπι。柔性片上優選具有導電跡線。導電跡線可以在柔性片的頂表面上，在頂表面和底表面二者上或在柔性襯底內部延伸。于是，如本公開中所使用的，將第一特征設置于第二特征“上”這種表述不應被理解為要求第一特征位于第二特征的表面上。導電跡線可以由任何導電材料形成，但最典型地由銅、銅合金、金或這些材料的組合形成。跡線的厚度也將隨著應用而變化，但典型的大約為5 μ m-25 μ m。可以設置導電跡線，使每條跡線具有支撐端以及遠離支撐端的柱端。如上所述，在某些優選實施例中，導電柱從襯底的表面突出。每個柱體可以連接到一條導電跡線的柱端。在某些優選實施例中，導電柱可以從跡線的柱端通過襯底向上延伸。導電柱的尺度可以在很大范圍內變化，但最典型的是柔性片表面上的每個柱高度大約為50-300μπι。每個柱體優選具有與襯底相鄰的基底部和遠離襯底的末端。導電柱可以具有截頭圓錐形狀，由此每個柱體的基底部和末端基本為圓形。柱體基底部典型為大約100-600 μ m的直徑，而末端典型為大約40-600 μ m的直徑，更優選為大約40-200 μ m的直徑。柱體可以由任何導電材料形成，但最好由諸如銅、銅合金、金及其組合的金屬材料形成。例如，柱體可以主要由銅形成，在柱體表面具有一層金。可以通過諸如2004年10月6日提交的共同審查、共同轉讓的美國專利申請No. 10/959465[TESSERA 3.0-358]中所公開的工藝那樣制造電介質襯底、跡線和柱體，在此通過引用將其公開并入本文。如’465申請所更詳細公開的，蝕刻金屬板或以其它方式處理金屬板以形成很多從板突出的金屬柱。向該板施加電介質層，使柱體經過電介質層突出。電介質層的內部或側面面對金屬板，而電介質層的外側面對柱體的末端。可以通過將諸如聚 酰亞胺的電介質涂布到板上和柱體周圍，或者更典型的，通過迫使柱體與電介質片配合使得柱體穿透該片，從而制造電介質層。一旦片到位，就蝕刻金屬板以形成電介質層內側上的各跡線。或者，諸如電鍍或蝕刻的常規工藝可以形成跡線，然而可以使用共同轉讓的美國專利6177636中公開的方法形成柱體(在此通過引用將其公開并入本文)。在又一種選擇中，可以用任何適當的方式將柱體制造成單個元件并組裝到柔性片上，柔性片將柱體連接到跡線。在本發明的某些優選實施例中，導電柱可以彼此獨立地自由移動。柱體之間彼此獨立地位移允許所有柱體末端接觸相對微電子元件上的所有接觸。例如，第一導電柱附近的柔性襯底能夠比第二導電柱附近的柔性襯底更加顯著地彎曲。因為可以將所有柱體末端與相對微電子元件的所有接觸可靠地配合，所以可以通過經測試電路板和經配合的柱體和接觸焊盤施加測試信號、功率和地電勢來可靠地測試封裝。此外，利用簡單的測試電路板實現了可靠的配合。例如，測試電路板的接觸焊盤是簡單的平面焊盤。測試電路板無需包括補償非平面性的特殊功能部件或復雜的插座構造。可以利用形成普通電路板通用的技術來制造測試電路板。這本質上降低了測試電路板的成本，還便于構造簡單布局、與高頻信號兼容的帶有跡線(未示出)的測試電路板。而且，根據特定高頻信號處理電路的需要，測試電路板可以包括與接觸焊盤非常靠近的諸如電容器的電子元件。這里，再次因為測試電路板無需包括適應非平面性的特殊功能部件，這種電子元件的放置得到簡化。在一些情況下，希望盡可能使測試電路板平面化，以便減小系統的非平面性并從而使對管腳移動的需求最小化。例如，在測試電路板為高度平面化的陶瓷電路板(例如拋光的氧化鋁陶瓷結構)的情況下，僅僅約為20 μ m的管腳移動就足夠了。在本發明的某些優選實施例中，在測試過微電子封裝之后，可以從測試電路板取下封裝，并通過用諸如焊料的導電接合材料將柱體末端結合到電路面板的接觸焊盤，將所述封裝永久地與諸如電路面板的具有接觸焊盤的另一襯底互連在一起。可以利用表面安裝微電子組件的通用常規設備來執行焊料接合過程。于是，可以在柱體或接觸焊盤上提供焊料塊，并在將柱體與接觸焊盤配合之后對其進行回流。在回流期間，焊料的表面張力會使柱體在接觸焊盤上居中。這種自定心作用在柱體末端小于接觸焊盤的情況下尤其顯著。此外，焊料至少在一定程度上潤濕柱體側面，從而形成包圍每個柱體末端的過渡曲面(fillet)以及柱體和焊盤相對表面之間的強結合。
可以在柱體末端周圍和接觸焊盤周圍提供諸如環氧樹脂或其它聚合材料的底填材料(未示出)，以便加強焊料結合。希望該底填材料僅部分地填充封裝和電路板之間的間隙。在這種設置中，底填不會將柔性襯底或微電子器件結合到電路板。底填僅在柱體與接觸焊盤的連接處加強了柱體。然而，在柱體基底部不需要任何加強，因為每個柱體基底部和相關跡線之間的連接特別抗疲勞破壞。以上討論涉及到單個微電子元件。然而，封裝可以包括一個以上的微電子元件或一個以上的襯底。此外，可以在芯片為晶片形式期間執行用于將柔性襯底、支撐元件和柱體組裝到芯片上的工藝步驟。可以將單個大襯底組裝到整個晶片或晶片的一些部分上。可以切割組件以形成單個單元，每個單元包括一個或多個芯片以及襯底的相關部分。上面討論的測試操作可以在切割步驟之前執行。封裝補償測試板中或晶片本身中的非平面性的能力極大地方便了大單元的測試。襯底和跡線可能在柱體周圍的區域中發生局部形變。這些區域往往會向上形變，從而在襯底的底表面中留下凹坑。柱體可以具有頭部，這些頭部可以部分或完全進入凹坑之內。為了控制襯底的形變，可以將襯底的頂表面抵靠在具有孔的管芯上，該孔與迫使柱體 穿過襯底的位置對準。這種管芯也能夠防止襯底和跡線分離。在該工藝的變型中，可以在單層襯底的頂表面或底表面上設置跡線。可以將所得的柱陣列襯底與微電子元件組裝到一起以形成上述封裝，或者可以將其用在希望具有小的柱陣列的任何其它微電子組件中。該組裝工藝允許選擇性地設置柱體。在跡線中提供焊接區和孔并不重要。于是，可以沿著任何跡線在任何位置設置柱體。此外，基本可以由任何導電材料形成柱體。可以用不同的材料形成不同的柱體。例如，可以全部或部分地由諸如鎢的堅硬難熔金屬形成要經受劇烈機械載荷的柱體，而可以由諸如銅的較軟金屬形成其它柱體。而且，可以全部或部分地由諸如鎳、金或鉬的耐腐蝕金屬形成一些或全部柱體。如以上較早實施例所述，導電柱可以獨立于其它導電柱自由移動，從而確保每個導電柱與測試板上每個導電焊盤之間的可靠接觸。導電柱的末端能夠移動以補償垂直間隔方面潛在的差異，從而僅通過施加適中的垂直力將可測試封裝和測試板壓到一起就可以使所有末端與所有導電焊盤同時接觸。在該過程中，至少一些導電柱的末端相對于其它柱體末端在垂直或z方向上位移。此外，與不同導電柱相關聯的柔性襯底的不同部分可以彼此獨立地形變。在實踐中，襯底的形變可以包括襯底的彎曲和/或拉伸，從而基底部的運動可以包括繞χ-y平面或水平面中的軸傾斜以及基底部的一些水平位移，且還可以包括其它運動分量。由于諸如微電子器件正面的非平面性、電介質襯底的翹曲和柱體自身的不等高度等因素，柱體末端可能不會精確地彼此共面。而且，封裝相對于電路板可能會稍微傾斜。由于這些和其它原因，柱體末端和接觸焊盤之間的垂直距離可能是不等的。柱體之間彼此獨立的位移允許所有柱體末端接觸相對微電子封裝上的所有接觸焊盤。因為可以將所有柱體末端與所有接觸焊盤可靠地配合，所以可以借助經測試電路板和經相配合的柱體和接觸焊盤施加測試信號、功率和地電勢來可靠地對封裝進行測試。此外，利用簡單的測試電路板實現了這種可靠的配合。例如，測試電路板的接觸焊盤是簡單的平面焊盤。測試電路板無需包括補償非平面性的特殊功能部件或復雜的插座構造。可以利用形成普通電路板通用的技術來制造測試電路板。這本質上降低了測試電路板的成本，并且還便于構造簡單布局的、與高頻信號兼容的帶有跡線(未示出)的測試電路板。而且，根據特定高頻信號處理電路的需要，測試電路板可以包括與接觸焊盤非常靠近的諸如電容器的電子元件。這里，再次因為測試電路板無需包括適應非平面性的特殊功能部件，這種電子元件的放置得到簡化。在一些情況下，希望盡可能使測試電路板平面化，以便減小系統的非平面性并從而使對管腳移動的需求最小化。例如，在測試電路板為高度平面化的陶瓷電路板(例如拋光的氧化鋁陶瓷結構)的情況下，僅僅約為20 μ m的管腳移動就足夠了。在本發明的某些優選實施例中，可以在微電子封裝的一個或多個導電部分上提供顆粒涂層，例如美國專利4804132和5083697 (在此通過引用將其公開并入本文)所公開的顆粒涂層，以增強微電子元件之間的電互連的形成并便于微電子封裝的測試。優選在諸如導電端子或導電柱的末端等導電部分上提供顆粒涂層。在一個特別優選的實施例中，顆粒涂層為金屬化金剛石晶體涂層，其是利用標準光刻膠技術選擇性電鍍到微電子元件的導電部分上的。在操作中，可以將具有金剛石晶體涂層的導電部分壓到相對的接觸焊盤上，以穿透接觸焊盤外表面存在的氧化層。除了傳統的擦觸作用之外，金剛石晶體涂層促進了通過穿透氧化物層來形成可靠的電互連。
如上所述，柱體的運動可以包括傾斜運動。該傾斜運動導致每個柱體的末端在末端與接觸焊盤配合時與接觸焊盤擦觸。這促進了可靠的電接觸。如在2004年11月10日提交的共同審查、共同轉讓的題為“MICRO PIN GRIDARRAY WITH WIPING ACTION” [TESSERA
3.0-375]的申請No.10/985126(在此通過引用將其公開并入本文)中更詳細描述的，所述柱體可以具有促進這種擦觸作用或者有助于柱體和接觸配合的特征。如在2004年11月10日提交的共同審查、共同轉讓的題為“MICRO PIN GRID WITH PIN M0TI0NIS0LATI0N”[TESSERA
3.0-376]的申請No.10/985119 (在此通過引用將其公開并入本文)中更詳細公開的，柔性襯底可以具有增強柱體彼此獨立移動的能力并增強傾斜和擦觸作用的特征。在本發明的某些優選實施例中，微電子封裝、組件或堆體可以包括如下專利申請中所公開的一個或多個實施例的一個或多個特征2004年10月6日提交的題為“Formation of Circuitry With Modification of FeatureHeight” [TESSERA 3. 0-358]的美國申請 No. 10/959465 ;2005 年 6 月 24 日提交的題為 “Structure With SphericalContact Pins” [TESSERA 3.0-416]的美國申請 No. 11/166861; 2004 年 12 月 16 日提交的美國申請No. 11/014439 [TESSER a. 3. 0-374]，其要求2003年12月30日提交的美國臨時申請No. 60/533210的優先權；2004年11月10日提交的美國申請No. 10/985126 [TESSERA3. 0-375]，其要求2003年12月30日提交的美國臨時申請No. 60/533393的優先權；2004年11月10日提交的美國申請No. 10/985119[TESSERA 3. 0-376],其要求2003年12月30日提交的美國臨時申請No. 60/533437的優先權；2005年5月27日提交的美國專利申請No. 11/140312[TESSERA 3. 0-415]，其要求2004年6月25日提交的美國臨時申請No. 60/583066以及2004年10月25日提交的美國臨時申請No. 60/621865的優先權；2005年3月16日提交的美國臨時申請No. 60/662199[TESSERA 3.8-429];美國專利申請公布No. 2005/0035440 [TESSERA 3.0-307];以及2005年12月23日提交的題為“MICROELECTRONIC PACKAGES AND METHODS THEREFOR” 的序列號為 No. 60/753605、轉讓代理文檔號為TESSERA 3. 8-482的美國臨時申請，在此通過引用將其公開并入本文。參考具體實施例，應當理解這些實施例僅僅是本發明的原理和應用的例示。因此要理解，可以對例示性實施例作出很多修改，并且可以想到其它布置，而不會脫離如所附權利要求定義的本發明的精神和范圍。工業實用性聲明本發明在半導體封裝行業中具有實用性。·
權利要求
1.一種制造堆疊微電子組件的方法，包括提供第一微電子封裝，所述第一微電子封裝包括第一襯底、導電柱以及導電跡線，所述第一襯底包括第一電介質層，所述導電柱的末端位于所述第一電介質層上方且與所述第一電介質層的表面相距一垂直高度，所述導電跡線沿著所述第一電介質層的所述表面延伸，其中所述導電柱具有沿垂直方向背離所述導電跡線延伸的基底，所述柱與所述跡線形成為一體；提供第二微電子封裝，所述第二微電子封裝包括第二襯底、導電可熔塊、在所述第二襯底的支撐所述可熔塊的表面暴露出來的接觸以及導電跡線，所述第二襯底包括第二電介質層，所述導電可熔塊的頂點位于所述第二電介質層上方且與所述第二電介質層的表面相距一垂直高度，所述導電跡線從所述接觸沿著所述第二電介質層的所述表面延伸；將微電子元件固定到所述第一或第二襯底中的至少一個的所述表面之一上，使得所述第一和第二電介質層延伸超出所述微電子元件的邊緣，所述微電子元件界定從所述第一或第二襯底的所述至少一個的固定了所述微電子元件的所述表面之一延伸的垂直高度；將所述第一襯底的所述導電柱末端設置成與所述第二襯底的所述可熔塊的頂點毗連，且其中每個所述導電柱/可熔塊組合的垂直高度等于或大于所述微電子元件的垂直高度，并且然后使所述可熔塊回流以使所述柱與所述接觸結合。
2.根據權利要求I所述的方法，其中所述導電柱包括在第一行中對準的多個對準柱，所述第一行在一個正交方向上沿著所述第一襯底的表面遠離所述第一襯底的面對所述微電子元件的面的部分延伸，所述對準柱設置在所述微電子元件的所述邊緣中的一個邊緣之外。
3.根據權利要求2所述的方法，其中所述電介質層由聚合物材料構成
4.根據權利要求2所述的方法，其中所述電介質層是柔性的。
5.根據權利要求2所述的方法，其中柱的高度為50-300微米。
6.一種制造堆疊微電子組件的方法，包括提供第一微電子封裝，所述第一微電子封裝包括第一襯底、導電柱以及導電跡線，所述第一襯底包括第一電介質層，所述導電柱的末端位于所述第一電介質層上方且與所述第一電介質層的表面相距一垂直高度，所述導電跡線沿著所述第一電介質層的所述表面延伸，其中通過蝕刻金屬層來形成所述導電柱；提供第二微電子封裝，所述第二微電子封裝包括第二襯底、導電可熔塊、在所述第二襯底的支撐所述可熔塊的表面暴露出來的接觸以及導電跡線，所述第二襯底包括第二電介質層，所述導電可熔塊的頂點位于所述第二電介質層上方且與所述第二電介質層的表面相距一垂直高度，所述導電跡線從所述接觸沿著所述第二電介質層的所述表面延伸；將微電子元件固定到所述第一或第二襯底中的至少一個的所述表面之一上，使得所述第一和第二電介質層延伸超出所述微電子元件的邊緣，所述微電子元件界定從所述第一或第二襯底的所述至少一個的固定了所述微電子元件的所述表面之一延伸的垂直高度；將所述第一襯底的所述導電柱末端設置成與所述第二襯底的所述可熔塊的頂點毗連，且其中每個所述導電柱/可熔塊組合的垂直高度等于或大于所述微電子元件的垂直高度。
7.根據權利要求6所述的方法，其中所述導電柱包括在第一行中對準的多個對準柱，所述第一行在一個正交方向上沿著所述第一襯底的表面遠離所述第一襯底的面對所述微電子元件的面的部分延伸，所述對準柱設置在所述微電子元件的所述邊緣中的一個邊緣之外。
8.根據權利要求7所述的方法，其中所述電介質層由聚合物材料構成
9.根據權利要求7所述的方法，其中所述電介質層是柔性的。
10.根據權利要求7所述的方法，其中柱的高度為50-300微米。
全文摘要
一種制造堆疊微電子組件的方法包括提供第一微電子封裝(122A)，所述第一微電子封裝具有第一襯底(124A)以及從所述第一襯底(124A)的表面(128A)延伸的導電柱(130A)，以及提供第二微電子封裝(122B)，其具有第二襯底(124B)和從第二襯底(124B)的表面(126B)延伸的導電可熔塊(148B)。在第一和第二襯底(124A，124B)的表面之一上固定微電子元件(154A)，所述微電子元件(154A)界定從所述第一和第二襯底的固定所述微電子元件的表面之一延伸的垂直高度H1。第一襯底的導電柱(130A)的末端(131A)抵靠到第二襯底的可熔塊(148B)的頂點，由此每個導電柱/可熔塊組合的垂直高度等于或大于固定到所述第一和第二襯底的表面之一的所述微電子元件(154A)的垂直高度。
文檔編號H01L21/50GK102931103SQ201210393990
公開日2013年2月13日 申請日期2006年12月19日 優先權日2005年12月23日
發明者B·哈巴, C·S·米切爾 申請人:泰塞拉公司