專利名稱：一種GaN增強型MIS-HFET器件及其制備方法
技術領域：
本發明涉及半導體器件及其制備方法，尤其涉及一種用于高溫大功率開關器件中的GaN增強型MIS-HFET器件及其制備方法。
背景技術：
GaN基寬禁帶半導體因為具備高擊穿電場、高電子飽和漂移速率和高熱導率等特性，同時采用異質結構可以形成高濃度的二維電子氣，這些優點使得GaN在大功率電子器件領域有很廣闊的應用前景。在實際應用中，增強型功率器件可以滿足“失效安全”要求。然而由于GaN的極化效應，AlGaN/GaN異質結構的界面處形成高濃度的二維電子氣，使得直接采用AlGaN/GaN異質結構制備的器件為耗盡型器件，即當柵極在零偏壓的條件下器件處于導通狀態，不符合“失效安全”要求。此外，為了避免噪聲等因素造成器件的誤操作，還要求增強型器件具有較 高的閾值電壓。因此，如何采用AlGaN/GaN異質結構制備具有較高正向閾值電壓的增強型功率器件，是目前研究的熱點。傳統上實現增強型GaN場效應晶體管器件的技術路線主要有肖特基柵場效應晶體管和金屬絕緣層半導體場效應晶體管(MISFET)。對于肖特基柵場效應晶體管，實現增強型的主要方法是采用凹柵結構，即通過對柵極區域利用電感耦合等離子體(ICP)刻蝕凹槽，減小溝道的二維電子氣(2DEG)濃度，使器件達到常關的效果，同時在柵極處蒸鍍Ni/Au電極，與AlGaN形成肖特基接觸，實現對器件開啟、關斷的控制。此外，離子注入也是一種常用的技術，通過對柵極區域的AlGaN進行等離子體處理，注入如氟離子等的負離子對溝道的二維電子氣進行耗盡，使器件達到常關的效果。采用上述方法制備的功率器件，其優點是具有較小的導通電阻(R )，并且能夠實現常關；其缺點是柵極漏電流過大，閾值電壓僅為O到IV之間，同時由于柵極區域經過等離子體處理后造成晶格損傷，對器件的穩定性和可靠性產生影響。對于GaN基金屬絕緣層半導體場效應晶體管(MISFET)，與傳統金屬氧化物半導體場效應晶體管(MOSFET)相似，為了實現常關特性，對GaN進行ρ型摻雜獲得ρ型襯底，源漏兩端區域則進行η型重摻，并蒸鍍電極形成歐姆接觸，柵極區域沉積絕緣層后蒸鍍電極，形成MIS結構。當柵極加較大的正向偏壓時，GaN靠近絕緣層界面處形成反型層作為導電溝道，器件處于導通狀態。這種GaN基MISFET雖然能實現常關特性，但是由于導通電阻較大等缺點，實際上并不適用于直接制備大功率器件。目前，為了克服傳統的增強型GaN場效應晶體管器件的上述缺點，現在實現GaN增強型功率器件的主要技術路線為采用金屬絕緣層半導體(MIS)和異質結場效應晶體管(HFET)的混合結構，即MIS-HFET。柵極處采用MIS結構，可以降低器件的柵極漏電流，提高器件的閾值電壓；利用AlGaN/GaN異質結構形成的高濃度二維電子氣作為導電通道，可以降低器件的導通電阻，提高器件的輸出功率。從目前的研究成果看來，采用MIS-HFET結構獲得GaN增強型功率器件是一種理想的技術路線，但是通過ICP在柵極區域刻蝕凹槽，或者在柵極區域注入離子的方法，雖然可以使器件實現常關特性，但是也帶來以下問題首先是上述方法制備的器件的閾值電壓不能達到實際應用的要求；其次等離子體處理對柵極區域的溝道造成的晶格損傷，對器件的可靠性和穩定性造成影響。
發明內容
本發明解決的技術問題是克服現有技術的不足，提供一種穩定性和可靠性高、并且具有高閾值電壓的GaN增強型MIS-HFET器件及其制備方法。為解決上述技術問題，本發明采用的技術方案為
一種GaN增強型MIS-HFET器件，包括柵極、源極、漏極、絕緣介質層和襯底(I )，所述襯底上由下往上依次設有應力緩沖層、第一 GaN層(3 )和選擇生長層，所述選擇生長層包括第二 GaN層和其上的異質層；所述選擇生長層中部具有貫通的凹槽溝道，在凹槽溝道底面覆 蓋有P型GaN層，所述P型GaN層的厚度小于等于第二 GaN層的厚度；異質層上表面的兩側位置覆蓋有歐姆接觸金屬分別形成源極和漏極，絕緣介質層覆蓋于器件的上表面除源極和漏極位置外的區域，柵極覆蓋于絕緣介質層上的凹槽溝道處。上述的GaN增強型MIS-HFET器件的制備方法，包括以下步驟
步驟一、在襯底上，依次生長應力緩沖層、第一 GaN層和P型GaN層；
步驟二、在P型GaN層上，均勻生長一層介質層，然后刻蝕接入區的介質層，保留柵極區域的介質層作為掩膜層；
步驟三、刻蝕接入區的P型GaN層，保留柵極區域的P型GaN層；
步驟四、在接入區生長第二 GaN層和異質層，第二 GaN層的厚度大于等于p型GaN層的厚度，由此形成了柵極區域的凹槽溝道；
步驟五、刻蝕掩膜層，顯露出P型GaN層的界面；
步驟六、在異質層上表面兩側的源漏區域蒸鍍歐姆金屬分別形成源極和漏極；
步驟七、在器件的上表面除源極和漏極位置外均沉積絕緣介質，作為柵極的絕緣介質
層；
步驟八、在絕緣介質層上凹槽溝道位置處蒸鍍歐姆金屬作為柵極。上述的接入區的含義是位于器件中部的柵極和位于器件兩側的源極和漏極之間的區域(不包括柵極下方的凹槽溝道區域，但是包括源極和漏極下方的區域)，也就是器件上凹槽溝道兩側的區域。其中，所述步驟一中應力緩沖層、高阻GaN層和P型GaN層的生長方法以及步驟四中第二 GaN層和異質層的生長方法為金屬有機化學氣相沉積法(MOCVD)或分子束外延法(MBE)0所述步驟二中介質層以及步驟七中絕緣介質層的生長方法為物理氣相沉積法(PVD)、等離子體增強化學氣相沉積法(PECVD)、原子層沉積法(ALD)或磁控濺鍍法。進一步的，所述異質層為AlGaN、AlInN、AlInGaN、AlN材料中的一種或任意幾種組合，所述異質層為非摻雜層或N型摻雜層；異質層厚度范圍是I 50nm。如果是多種材料的組合，則多種材料采用層層疊加的方式結合，而不是混合物的形式組合。比如AlGaN/AIN組合所表不的含義是AlGaN材料層和AlN材料層疊加一起作為異質層。
進一步的，所述第一 GaN層為高阻GaN層。進一步的，所述絕緣介質層的材料為Si02、SiNx、Al203、AlN、Hf02、Mg0、Sc203、Ga203、AlHfOx, HfSiON中的任一種或任意幾種的組合；絕緣介質層厚度范圍是I 50nm。進一步的，所述P型GaN層的厚度范圍是f500nm，所述第二 GaN層的厚度范圍是I 500nm。進一步的,所述形成源極和漏極的歐姆金屬為Ti/Al/Ni/Au合金、Ti/Al/Ti/Au合金或Ti/Al/Mo/Au合金；所述形成柵極的歐姆金屬為Ni/Au合金、Pt/Al合金或Pd/Au合金。其中源極和漏極合金材料的含義以Ti/Al/Ni/Au合金為例進行說明。“Ti/Al/Ni/Au合金”的含義是從下往上依次蒸鍍上一層Ti、一層Al、一層Ni和一層Au，由這四層金屬的復合層(即合金)作為源極和漏極。這種表述方式既說明這種合金包含了這四種金屬，同時也包含了一種順序關系。類似的，“Ti/Al/Ti/Au合金”的含義是從下往上依次蒸鍍上一層Ti、 一層Al、一層Ti和一層Au，由這四層金屬的復合層(即合金)作為源極和漏極。Ti/Al/Mo/Au合金的含義同上。柵極的歐姆金屬材料的含義也同上。進一步的，所述襯底為Si襯底、SiC襯底或藍寶石襯底。與利用現有技術相比，本發明的有益效果是本發明的GaN增強型MIS-HFET器件，通過在柵極區域引入P型GaN層，結合柵極區域沉積的介質層和柵極金屬電極，形成P型襯底MIS結構，當柵極處于零偏壓或者負偏壓狀態下，P型GaN層以空穴為多數載流子而無法形成電子導通溝道，器件處于關斷狀態；只有當柵極施加較大正向電壓時，P型GaN層在靠近介質層的界面處形成電子反型層，該反型層作為電子導通溝道，此時器件處于開啟狀態。所以P型GaN層的引入，可以實現器件的常關特性，并且有效提高閾值電壓。同時，本發明的器件制作方法，為了配合引入P型GaN層的結構，特別設計采用選擇性區域生長的工藝來保留柵極區域的P型GaN層，即通過選擇性刻蝕的方式，將除柵極區域以外的P型GaN層都刻蝕掉，進而能夠在接入區來生長異質結構，以取代現有技術中在柵極區域刻蝕凹槽或者離子注入的方法，避免等離子體造成的晶格損傷對溝道造成影響，提高器件可靠性和穩定性。同時在接入區生長異質結構，還可以獲得高濃度的二維電子氣，降低接入電阻，整體上降低器件的導通電阻，提高器件輸出功率。另外，接入區通過二次外延方式再生長一層GaN層(即第二 GaN層)，可以修復刻蝕P型GaN層時帶來的表面晶格損傷，實現了接入區二維電子氣界面與刻蝕界面的分離，降低刻蝕工藝對接入區帶來的影響，進一步提高器件可靠性和穩定性。
圖I-圖9為本發明實施例I的GaN增強型MIS-HFET器件的制備方法的工藝示意圖。圖10為本發明實施例2的GaN增強型MIS-HFET器件結構示意具體實施例方式實施例I
如圖9所示為本實施例的GaN增強型MIS-HFET器件的結構示意圖，包括柵極、源極、漏極、絕緣介質層和襯底I。襯底通常選用Si襯底或SiC襯底或藍寶石襯底。襯底上由下往上依次設有應力緩沖層2、第一 GaN層3和選擇生長層，選擇生長層包括第二 GaN層7和其上的異質層8。其中第一 GaN層為高阻GaN層。選擇生長層中部具有貫通的凹槽溝道，在凹槽溝道底面覆蓋有P型GaN層6，ρ型GaN層6的厚度小于等于第二 GaN層7的厚度。異質層8上表面的兩側位置覆蓋有歐姆接觸金屬分別形成源極和漏極。絕緣介質層10覆蓋于器件的上表面除源極和漏極位置外的區域，柵極覆蓋于絕緣介質層上的凹槽溝道處。異質層8的厚度需要控制到既能夠在第二 GaN層7的界面形成高濃度的二維電子氣，同時又能夠降低源漏極歐姆接觸電阻和器件導通電阻為最適宜。經過實驗驗證，該異質層8厚度控制在I 50nm范圍內為最適宜。柵極的絕緣介質層11的厚度，既要求滿足柵極12能很好控制溝道的導電特性，使器件具有較大的跨導，也要求保持良好的絕緣性。經過實驗驗證，該厚度為f50nm為最佳。
上述GaN增強型MIS-HFET器件制作工藝如圖1_9所示
步驟一、利用金屬有機化學氣相沉積(M0CVD)，在襯底上依次生長應力緩沖層2、第一GaN層3和ρ型GaN層6 ;p型GaN層6的厚度范圍是I 500nm，如圖I所示。步驟二、在ρ型GaN層6上，通過物理氣相沉積(PVD)或者等離子體化學氣相沉積(PECVD)或者原子層沉積(ALD)或者磁控濺鍍等均勻生長一層介質層4，如圖2所示，然后刻蝕接入區的介質層，并保留柵極區域的介質層作為掩膜層5，如圖3所示。步驟三、刻蝕接入區的ρ型GaN層，保留柵極區域的ρ型GaN層6，如圖4所示。步驟四、利用金屬有機化學氣相沉積(M0CVD)，在接入區生長第二 GaN層7和非摻雜的AlInGaN異質層8。第二 GaN層7的厚度大于等于ρ型GaN層6的厚度，由此形成了柵極區域的凹槽溝道；第二 GaN層7的厚度范圍是f500nm，如圖5所示。步驟五、刻蝕掩膜層5，顯露出ρ型GaN層6的界面9，如圖6所示。步驟六、在異質層8上表面兩側的源漏區域蒸鍍Ti/Al/Ni/Au合金分別形成源極和漏極10 ;源極和漏極可互換，即如果一側是源極，那另一側就是漏極，如圖7所示。步驟七、通過物理氣相沉積(PVD)或者等離子體化學氣相沉積(PECVD)或者原子層沉積(ALD)或者磁控濺鍍等在器件的上表面除源極和漏極位置外均沉積一層Al2O3,作為柵極的絕緣介質層11，如圖8所示。步驟八、在絕緣介質層11上凹槽溝道位置處蒸鍍Ni/Au合金作為柵極12，如圖9所示。實施例2
如圖10所示，為本發明的GaN增強型MIS-HFET器件的另一種結構示意圖，它與實施例I的器件結構基本相同，區別僅在于，在選擇生長異質層時通過調制N型摻雜，即形成N型摻雜的異質層13，以進一步降低源、漏區域的歐姆接觸電阻，提高器件的電流密度。
權利要求
1.一種GaN增強型MIS-HFET器件，包括柵極、源極、漏極、絕緣介質層和襯底(I )，其特征在于，所述襯底上由下往上依次設有應力緩沖層(2)、第一 GaN層(3)和選擇生長層，所述選擇生長層包括第二 GaN層(7)和其上的異質層(8);所述選擇生長層中部具有貫通的凹槽溝道，在凹槽溝道底面覆蓋有P型GaN層(6)，所述P型GaN層(6)的厚度小于等于第二 GaN層(7)的厚度；異質層(8)上表面的兩側位置覆蓋有歐姆接觸金屬分別形成源極和漏極，絕緣介質層(10)覆蓋于器件的上表面除源極和漏極位置外的區域，柵極覆蓋于絕緣介質層上的凹槽溝道處。
2.根據權利要求I所述的GaN增強型MIS-HFET器件，其特征在于，所述異質層(8)為AlGaN, AlInN, AlInGaN, AlN材料中的一種或任意幾種組合，所述異質層為非摻雜層或N型摻雜層；異質層(8)厚度范圍是I 50nm。
3.根據權利要求I所述的GaN增強型MIS-HFET器件，其特征在于，所述第一GaN層(3)為高阻GaN層。
4.根據權利要求I所述的GaN增強型MIS-HFET器件，其特征在于，所述絕緣介質層(10)的材料為 Si02、SiNx、Al203、AlN、Hf02、Mg0、Sc203、Ga203、AlHf0x、HfSiON 中的任一種或任意幾種的組合；絕緣介質層(11)厚度范圍是I 50nm。
5.根據權利要求I所述的GaN增強型MIS-HFET器件，其特征在于，所述p型GaN層(6)的厚度范圍是f500nm，所述第二 GaN層(7)的厚度范圍是f500nm。
6.根據權利要求I所述的GaN增強型MIS-HFET器件，其特征在于，所述形成源極和漏極的歐姆金屬為Ti/Al/Ni/Au合金、Ti/Al/Ti/Au合金或Ti/Al/Mo/Au合金；所述形成柵極的歐姆金屬為Ni/Au合金、Pt/Al合金或Pd/Au合金。
7.根據權利要求I所述的GaN增強型MIS-HFET器件，其特征在于，所述襯底(I)為Si襯底、SiC襯底或藍寶石襯底。
8.一種GaN增強型MIS-HFET器件的制備方法，其特征在于，包括以下步驟 步驟一、在襯底上，依次生長應力緩沖層(2)、第一 GaN層(3)和P型GaN層(6); 步驟二、在P型GaN層(6)上，均勻生長一層介質層(4)，刻蝕接入區的介質層，保留柵極區域的介質層作為掩膜層(5)； 步驟三、刻蝕接入區的P型GaN層，保留柵極區域的P型GaN層(6)； 步驟四、在接入區生長第二 GaN層(7)和異質層(8)，第二 GaN層(7)的厚度大于等于p型GaN層(6)的厚度，由此形成了柵極區域的凹槽溝道； 步驟五、刻蝕掩膜層(5)，顯露出P型GaN層(6)的界面(9); 步驟六、在異質層(8)上表面兩側的源漏區域蒸鍍歐姆金屬分別形成源極和漏極(10)； 步驟七、在器件的上表面除源極和漏極位置外均沉積絕緣介質，作為柵極的絕緣介質層(11); 步驟八、在絕緣介質層(11)上凹槽溝道位置處蒸鍍歐姆金屬作為柵極(12)。
9.根據權利要求8所述的GaN增強型MIS-HFET器件的制備方法，其特征在于，所述步驟一中應力緩沖層(2)、高阻GaN層(3)和P型GaN層(6)的生長方法以及步驟四中第二 GaN層(7)和異質層(8)的生長方法為金屬有機化學氣相沉積法或分子束外延法。
10.權利要求8所述的GaN增強型MIS-HFET器件的制備方法，其特征在于，所述步驟二中介質層以及步驟七中絕緣介質層的 生長方法為物理氣相沉積法、等離子體增強化學氣相沉積法、原子層沉積法或磁控濺鍍法。
全文摘要
本發明涉及半導體器件技術領域，具體涉及一種GaN增強型MIS-HFET器件及其制作方法。本發明的器件包括柵極、源極、漏極、絕緣介質層和襯底，所述襯底上由下往上依次設有應力緩沖層、第一GaN層和選擇生長層，所述選擇生長層包括第二GaN層和其上的異質層；所述選擇生長層中部具有貫通的凹槽溝道，在凹槽溝道底面覆蓋有p型GaN層，所述p型GaN層的厚度小于等于第二GaN層的厚度；異質層上表面的兩側位置覆蓋有歐姆接觸金屬分別形成源極和漏極，絕緣介質層覆蓋于器件的上表面除源極和漏極位置外的區域，柵極覆蓋于絕緣介質層上的凹槽溝道處。本發明制作工藝簡單，器件穩定性高，同時提高了器件的閾值電壓。
文檔編號H01L21/335GK102856374SQ20121038151
公開日2013年1月2日 申請日期2012年10月10日 優先權日2012年10月10日
發明者劉揚, 張金城, 賀致遠, 張佰君 申請人:中山大學