專利名稱：提高mom電容密度的方法
技術領域：
本發明涉及半導體器件技術領域，尤其涉及一種提高MOM電容密度的方法。
背景技術：
隨著半導體集成電路制造技術的不斷進步，在性能不斷提升的同時也伴隨著器件小型化和微型化的進程。電容器是集成電路中的重要組成單元，廣泛運用于存儲器，微波， 射頻，智能卡，高壓和濾波等芯片中，具體用途有帶通濾波器，鎖相環，動態隨機存儲器等坐寸ο
集成電路芯片中的電容結構多種多樣，如MOS場效應管電容， PIP (poly-insulator-poly)電容，可變結電容以及后段互連中的MIM (metal-insulator-metal)電容和 MOM (metal-oxide-metal)電容。存在于后段互連層中的電容結構不占用器件層的面積，且電容的線性特征要遠好遠其他類型的電容。
目前最常見的后段電容結構有兩種其一，如圖9所示的金屬_絕緣層_金屬的 (MIM)平板電容模型，其典型結構是將水平方向平行的金屬板40疊成數層，并將所述介電層41間隔于所述金屬板41之間，所形成的堆疊結構即為MM電容器。常見的MM電容器結構是由銅金屬層-氮化硅介質層-坦金屬層的三明治結構。MM電容器盡管結構簡單，但形成至少兩層金屬板40的工藝步驟繁雜，從而增加了制造成本。其二，如圖10 (a)、圖10 (b)所示的MOM電容，其主要是利用上下兩層金屬導線50及同層金屬之間的整體電容。所述MOM電容器可以用現有的的互連制造工藝來實現，即可以同時完成MOM電容與銅互連結構。且電容密度較高，還可以通過堆疊多層MOM電容來實現較大的電容值，因此在高階制程有更為廣泛的應用。但是，在現有工藝中，因為MOM電容與互連結構同時完成，所以其介質厚度由通孔的高度和金屬線的厚度決定。該厚度會影響金屬線的方塊電阻，通孔的電阻值， 互連層的機械性能及可靠性，而無法獨立更改。因此，MOM電容密度受互連工藝參數決定而在傳統工藝中較難實現電容密度的提高和調整。
隨著芯片尺寸的減少及性能對大電容的需求，如何在有限的面積下獲得高密度的電容成為一個非常有吸引力的課題。根據電容公式e = 為了獲得較高單位面積的電 容密度，通常采用的方法有三種
第一、采用更高介電常數的介電材料來提高電容密度。但是目前可用的高介電材料有限，可以與現有后段工藝結合的更少，因此換用高介電常數材料的提升電容密度的方法運用較少。
第二、根據物理學電容計算原理，減少兩極板的距離也可以增大電容。而在具體制造過程中就是減少介質層的厚度。但是很顯然的是，介質層厚度降低，則在同等工作電壓下，介質材料所承受的電場強度也相應增加。而介質材料的耐擊穿程度是一定的，為了獲得可靠的器件減少擊穿損壞的危險，通常利用減少介質的厚度來實現電容密度提高的程度是有限的，而且犧牲了耐擊穿的可靠性。
第三、在單層電容器的結構下，利用起伏的形貌或者半球狀晶粒，增加單位面積上的電容極板面積，如中國專利CN1199245A揭露的技術方案，即利用粗糙的高低起伏表面來提高電容器兩極板之間的交疊面積，達到提高電容密度的效果。但是這種方法所能提高的幅度有限，而且高低起伏的形貌對工藝帶來很大難度。
另外，中國專利CN1624894A所揭露的技術方案為一種利用互連線上下兩層，及層間介質層作為電容的多層金屬層電容器堆疊。該方法根本目的在于利用較厚的金屬層間介質作為電容器的介質層而使電容的擊穿電壓增大。然而由于介質層太厚，所以電容密度很低，即便疊加多層也難以達到普通單層電容器水平。此外，這種方法需要占用多個互連層的空間，在這些電容存在的所有互聯層區域都不能存在其它互連線，因此芯片的后段可用布線面積大幅降低，不利于器件的小型化，也為電路設計帶來困難。
故針對現有技術存在的問題，本案設計人憑借從事此行業多年的經驗，積極研究改良，于是有了發明一種提高MOM電容密度的方法。發明內容
本發明是針對現有技術中，傳統的提高MOM電容密度的方法對電容密度的提升改善有限、工藝難度大，以及芯片的后段可用布線面積大幅降低，不利于器件的小型化，也為電路設計帶來困難等缺陷提供一種提高MOM電容密度的方法。
為了解決上述問題，本發明提供一種提高MOM電容密度的方法，所述提高MOM電容密度的方法包括
執行步驟SI :在具有下層金屬連線的襯底上依次沉積所述刻蝕阻擋層、低介電常數介質層、緩沖層、與所述低介電常數介質層具有相同材質的刻蝕調整層、金屬硬掩模層， 以及上覆層，形成晶片；
執行步驟S2 :在所述上覆層表面涂覆所述光阻并光刻、刻蝕，所述金屬互連區的刻蝕停止在所述刻蝕調整層上，以形成所述金屬互連區的第一溝槽圖形；
執行步驟S3 :在所述上覆層表面涂覆所述光阻并光刻、刻蝕，所述MOM電容區的刻蝕停止在所述緩沖層上，以形成MOM電容區的第二溝槽圖形；
執行步驟S4:互連通孔的圖形定義，所述互連通孔的圖形經過光刻、刻蝕，并經過部分刻蝕將所述互連通孔的圖形停留在所述低介電常數介質層的預定深度，以減少所述互連通孔結構在去除光阻時受到損傷；
執行步驟S5 :去除所述光阻，以晶片表面的所述金屬硬掩模層為掩模層，對所述晶片進行溝槽和互連通孔的一體化刻蝕，以形成位于所述金屬互連區的第一溝槽、位于所述MOM電容區的第二溝槽，以及用于與所述下層金屬連線連接的互連通孔，所述第一溝槽的刻蝕深度小于所述第二溝槽的刻蝕深度，所述互連通孔刻蝕至所述低介電常數介質層底部，并與所述襯底的金屬互連結構相連；
執行步驟S6 :在所述第一溝槽、第二溝槽，以及互連通孔中沉積擴散阻擋層、銅籽晶層，以及銅填充層；
執行步驟S7 :通過化學機械研磨去除所述冗余的銅填充層、擴散阻擋層、金屬硬掩模層、刻蝕調整層，以及緩沖層，以同時獲得所述MOM電容結構和所述雙層嵌入式金屬互連結構。
可選的，所述低介電常數介質層的介電常數系數為2 4. 2。
可選的，所述低介電常數介質層為介電常數系數大于2且小于3的黑鉆石。
可選的，所述刻蝕調整層與所述低介電常數介質層具有相同的刻蝕速率。
可選的，所述下層金屬連線為金屬銅互連結構。
可選的，所述刻蝕阻擋層為摻氮的碳化硅。
可選的，所述緩沖層為氧化硅。
可選的，所述刻蝕調整層的沉積方式為化學氣相沉積，爐管熱生長及原子層沉積中的其中之一。
可選的，所述刻蝕調整層的厚度由電容密度的提升量所決定。
可選的，所述刻蝕調整層為氮化硅，所述刻蝕調整層的厚度范圍為5 200納米。
可選的，所述金屬硬掩模層為氮化鈦。
可選的，所述上覆層為氧化硅。
綜上所述，通過本發明所述提高MOM電容目的的方法，在保證不影響所述雙嵌入式金屬互連結構溝槽深度和所述互連通孔高度的情況下，可以使所述MOM電容區的低介電常數介質層的厚度降低，從而達到提升電容密度，改善MOM電容性能的目的。
圖I所示為本發明提高MOM電容密度的方法的流程圖2所示為本發明所述晶片的結構示意圖3所示為本發明所述金屬互連區的第一溝槽圖形結構示意圖4所示為本發明所述MOM電容區的第二溝槽圖形結構示意圖5所示為本發明所述互連通孔的結構示意圖6所示為本發明所述溝槽和互連通孔的一體化刻蝕結構示意圖7所示為本發明所述擴散阻擋層、銅籽晶層、銅填充層的結構示意圖8所不為本發明所述MOM電容結構和雙層嵌入式金屬互連結構的不意圖9所示為現有MIM電容結構示意圖10 Ca)所示為現有MOM電容結構側視圖10 (b)所示為現有MOM電容結構俯視圖。
具體實施方式
為詳細說明本發明創造的技術內容、構造特征、所達成目的及功效，下面將結合實施例并配合附圖予以詳細說明。
請參閱圖1，圖I所示為本發明提高MOM電容密度的方法的流程圖。所述提高MOM 電容密度的方法，包括以下步驟
執行步驟SI :在具有下層金屬連線的襯底上依次沉積所述刻蝕阻擋層、低介電常數介質層、緩沖層、刻蝕調整層、金屬硬掩模層，以及上覆層，以形成晶片；
其中，所述刻蝕調整層與所述低介電常數介質層具有相同的材質。所述緩沖層用于防止所述金屬硬掩模層對所述低介電常數介質層造成污染。所述上覆層用于防止所述金屬硬掩模層受到來自外界條件的影響。
執行步驟S2 :在所述上覆層表面涂覆所述光阻并光刻、刻蝕，所述金屬互連區的刻蝕停止在所述刻蝕調整層上，以形成所述金屬互連區的第一溝槽圖形，隨后去除所述光阻并清洗；
執行步驟S3 :在所述上覆層表面涂覆所述光阻并光刻、刻蝕，所述MOM電容區的刻蝕停止在所述緩沖層上，以形成所述MOM電容區的第二溝槽圖形，隨后原位去除光阻并清洗；
執行步驟S4:互連通孔的圖形定義，所述互連通孔的圖形經過光刻、刻蝕，并經過部分刻蝕將所述互連通孔的圖形停留在所述低介電常數介質層的預定深度，以減少所述互連通孔結構在去除光阻時受到損傷；
執行步驟S5 :去除所述光阻，以晶片表面的所述金屬硬掩模層為掩模層，對所述晶片進行溝槽和互連通孔的一體化刻蝕，以形成位于所述金屬互連區的第一溝槽、位于所述MOM電容區的第二溝槽，以及用于與所述下層金屬連線連接的互連通孔，所述第一溝槽的刻蝕深度小于所述第二溝槽的刻蝕深度，所述互連通孔刻蝕至所述低介電常數介質層底部，并與所述襯底的下層金屬連線相連；
在本發明中，所述刻蝕調整層與所述低介電常數介質層具有相同的材質，并具有相同的刻蝕速率，因而所述刻蝕調整層的厚度便為所述MOM電容區之低介電常數介質層減薄的厚度。
執行步驟S6 :在所述第一溝槽、第二溝槽，以及互連通孔中沉積擴散阻擋層、銅籽晶層，以及銅填充層；
執行步驟S7 :通過化學機械研磨去除所述冗余的銅填充層、擴散阻擋層、金屬硬掩模層、刻蝕調整層，以及緩沖層，以同時獲得所述MOM電容結構和所述雙層嵌入式金屬互連結構。
作為本發明技術方案的具體實施方式
，本發明利用定義出MOM電容區的光罩，將所述MOM電容區的刻蝕調整層去除，而金屬互連區的刻蝕調整層保留，從而在后續刻蝕工序中，使MOM電容區的低介電常數介質層的厚度較金屬互連區的第一溝槽下方的剩余低介電常數介質層的厚度更薄，并通過降低所述MOM電容區的低介電常數介質層的厚度，從而達到提聞電容的目的。
明顯地，在本發明中以雙層嵌入式金屬互連結構為對象，所述襯底具有下層金屬連線的結構，僅為表現互連層之間的連接關系，不應視為對本發明技術方案的限制。
在本發明中，所述低介電常數介質層的介電常數系數為2 4. 2。優選地，所述低介電常數介質層為介電常數系數大于2且小于3的黑鉆石。所述下層金屬連線為金屬銅互連結構。所述刻蝕阻擋層為摻氮的碳化硅。所述緩沖層為氧化硅。所述刻蝕調整層為氮化硅。所述金屬硬掩模層為氮化鈦。所述上覆層為氧化硅。
請參閱圖2、圖3、圖4、圖5、圖6、圖7、圖8，并結合參閱圖1，圖2所示為本發明所述晶片的結構示意圖。圖3所示為本發明所述金屬互連區的第一溝槽圖形結構示意圖。圖 4所示為本發明所述MOM電容區的第二溝槽圖形結構示意圖。圖5所示為本發明所述互連通孔的結構示意圖。圖6所示為本發明所述溝槽和互連通孔的一體化刻蝕結構示意圖。圖 7所示為本發明所述擴散阻擋層、銅籽晶層、銅填充層的結構示意圖。圖8所示為本發明所述MOM電容結構和雙層嵌入式金屬互連結構的示意圖。在本發明中，為了提高所述MOM電容密度，并同時獲得MOM電容結構和雙嵌入式金屬互連結構，本發明所述提高MOM電容密度的方法，包括以下步驟
執行步驟SI :在具有下層金屬連線10的襯底I上依次沉積所述刻蝕阻擋層11、低介電常數介質層12、緩沖層13、刻蝕調整層14、金屬硬掩模層15，以及上覆層16，以形成晶片;
其中，所述刻蝕阻擋層11與所述低介電常數介質層12為具有相同材質的絕緣材料，并具有相同的刻蝕速率。所述下層金屬連線10為金屬銅互連結構。所述刻蝕阻擋層11 為摻氮的碳化硅。所述低介電常數介質層12的介電常數系數為2 4. 2。在本發明中，優選地，所述低介電常數介質層為介電常數系數大于2且小于3的黑鉆石。所述緩沖層13為氧化硅。所述刻蝕調整層14的沉積方式包括但不限于化學氣相沉積，爐管熱生長及原子層沉積。所述刻蝕調整層14的厚度由電容密度的提升量所決定。在本發明中，優選地，所述刻蝕調整層14為氮化硅，所述刻蝕調整層14的厚度范圍為5 200納米。所述金屬硬掩模層15為氮化鈦。所述上覆層16為氧化硅。
執行步驟S2 :在所述上覆層16表面涂覆所述光阻17并光刻、刻蝕，所述金屬互連區20的刻蝕停止在所述刻蝕調整層14上，以形成所述金屬互連區20的第一溝槽圖形21 ；
具體地，將所述第一溝槽圖形21轉移到所述金屬硬掩模層15上，并將位于所述金屬互連區20的第一溝槽圖形21處的金屬硬掩模層15去除，刻蝕停止在所述刻蝕調整層14 上。
執行步驟S3 :在所述上覆層16表面涂覆所述光阻17并光刻、刻蝕，所述MOM電容區30的刻蝕停止在所述緩沖層13上，以形成MOM電容區30的第二溝槽圖形31 ；
具體地，利用已定義MOM電容區30的光罩(未圖示)，去除所述MOM電容區30的刻蝕調整層14，保留所述金屬互連區20處的刻蝕調整層14，將所述刻蝕停止在所述緩沖層13 上。所述刻蝕方法為等離子體干法刻蝕。
執行步驟S4 :互連通孔22的圖形定義，所述互連通孔22的圖形經過光刻、刻蝕， 并經過部分刻蝕將所述互連通孔22的圖形停留在所述低介電常數介質層12的預定深度， 以減少所述互連通孔22結構在去除光阻17時受到損傷；
執行步驟S5 :去除所述光阻17，以晶片表面的所述金屬硬掩模層15為掩模層，對所述晶片進行溝槽和互連通孔的一體化刻蝕，以形成位于所述金屬互連區20的第一溝槽 23、位于所述MOM電容區30的第二溝槽32，以及用于與下層金屬連線10連接的互連通孔 22，所述第一溝槽23的刻蝕深度小于所述第二溝槽32的刻蝕深度，所述互連通孔22刻蝕至所述低介電常數介質層12底部，并與所述襯底I的下層金屬連線10相連；
執行步驟S6 :在所述第一溝槽23、第二溝槽32，以及互連通孔22中沉積擴散阻擋層(未圖示)、銅籽晶層(未圖示)，以及銅填充層18 ；
執行步驟S7 :通過化學機械研磨去除所述冗余的銅填充層18、擴散阻擋層(未圖示)、金屬硬掩模層15、刻蝕調整層14，以及緩沖層13，以同時獲得所述MOM電容結構33和所述雙層嵌入式金屬互連結構24。
在本發明中，由于所述金屬互連區20的第一溝槽圖形21的光刻、刻蝕停止在所述刻蝕調整層14，所述MOM電容區30的第二溝槽圖形31的光刻、刻蝕停止在所述緩沖層13， 且所述刻蝕調整層14與所述低介電常數介質層12為相同的材質并具有相同的刻蝕速率，因此在所述第一溝槽23、第二溝槽32，以及互連通孔22的一體化刻蝕中，所述位于金屬互連區20的第一溝槽23的刻蝕深度小于所述位于MOM電容區30的第二溝槽32的刻蝕深度。 故，通過本發明所述提高MOM電容密度的方法在保證不影響所述雙層嵌入式金屬互連結構 24溝槽深度和所述互連通孔22高度的情況下，可以使所述MOM電容區30的低介電常數介質層12的厚度降低，從而達到提升電容密度，改善MOM電容性能的目的。
顯然地，本發明所述提高MOM電容密度的方法可以在不影響雙嵌入式金屬互連結構24的前提下，通過引入刻蝕調整層14，使所述MOM電容區30的剩余低介電常數介質層 12的厚度減小，從而達到提高電容密度的目的。具體地，所述電容密度的提高程度取決于所述MOM電容區30的低介電常數介質層12的厚度減少量。所述低介電常數介質層12的厚度減少量由所述刻蝕調整層14的厚度決定。因此，可以通過調節所述刻蝕調整層14的厚度來達到合適的、所需的電容密度。
綜上所述，通過本發明所述提高MOM電容的方法，在保證不影響所述雙嵌入式金屬互連結構溝槽深度和所述互連通孔高度的情況下，可以使所述MOM電容區的低介電常數介質層的厚度降低，從而達到提升電容密度，改善MOM電容性能的目的。所述電容密度的提高程度取決于所述MOM電容區的低介電常數介質層的厚度減少量。所述低介電常數介質層的厚度減少量由所述刻蝕調整層的厚度決定。因此，可以通過調節所述刻蝕調整層的厚度來達到合適的、所需的電容密度。
本領域技術人員均應了解，在不脫離本發明的精神或范圍的情況下，可以對本發明進行各種修改和變型。因而，如果任何修改或變型落入所附權利要求書及等同物的保護范圍內時，認為本發明涵蓋這些修改和變型。
權利要求
1.一種提高MOM電容密度的方法，其特征在于，所述提高MOM電容密度的方法包括 執行步驟SI :在具有下層金屬連線的襯底上依次沉積所述刻蝕阻擋層、低介電常數介質層、緩沖層、與所述低介電常數介質層具有相同材質的刻蝕調整層、金屬硬掩模層，以及上覆層，形成晶片； 執行步驟S2 :在所述上覆層表面涂覆所述光阻并光刻、刻蝕，所述金屬互連區的刻蝕停止在所述刻蝕調整層上，以形成所述金屬互連區的第一溝槽圖形； 執行步驟S3 :在所述上覆層表面涂覆所述光阻并光刻、刻蝕，所述MOM電容區的刻蝕停止在所述緩沖層上，以形成MOM電容區的第二溝槽圖形； 執行步驟S4:互連通孔的圖形定義，所述互連通孔的圖形經過光刻、刻蝕，并經過部分刻蝕將所述互連通孔的圖形停留在所述低介電常數介質層的預定深度，以減少所述互連通孔結構在去除光阻時受到損傷； 執行步驟S5 :去除所述光阻，以晶片表面的所述金屬硬掩模層為掩模層，對所述晶片進行溝槽和互連通孔的一體化刻蝕，以形成位于所述金屬互連區的第一溝槽、位于所述MOM電容區的第二溝槽，以及用于與所述下層金屬連線連接的互連通孔，所述第一溝槽的刻蝕深度小于所述第二溝槽的刻蝕深度，所述互連通孔刻蝕至所述低介電常數介質層底部，并與所述襯底的金屬互連結構相連； 執行步驟S6 :在所述第一溝槽、第二溝槽，以及互連通孔中沉積擴散阻擋層、銅籽晶層，以及銅填充層； 執行步驟S7 :通過化學機械研磨去除所述冗余的銅填充層、擴散阻擋層、金屬硬掩模層、刻蝕調整層，以及緩沖層，以同時獲得所述MOM電容結構和所述雙層嵌入式金屬互連結構。
2.如權利要求I所述的提高MOM電容密度的方法，其特征在于，所述低介電常數介質層的介電常數系數為2 4. 2。
3.如權利要求2所述的提高MOM電容密度的方法，其特征在于，所述低介電常數介質層為介電常數系數大于2且小于3的黑鉆石。
4.如權利要求I 3任一權利要求所述的提高MOM電容密度的方法，其特征在于，所述刻蝕調整層與所述低介電常數介質層具有相同的刻蝕速率。
5.如權利要求I所述的提高MOM電容密度的方法，其特征在于，所述下層金屬連線為金屬銅互連結構。
6.如權利要求I所述的提高MOM電容密度的方法，其特征在于，所述刻蝕阻擋層為摻氮的碳化硅。
7.如權利要求I所述的提高MOM電容密度的方法，其特征在于，所述緩沖層為氧化硅。
8.如權利要求I所述的提高MOM電容密度的方法，其特征在于，所述刻蝕調整層的沉積方式為化學氣相沉積，爐管熱生長及原子層沉積中的其中之一。
9.如權利要求I所述的提高MOM電容密度的方法，其特征在于，所述刻蝕調整層的厚度由電容密度的提升量所決定。
10.如權利要求9所述的提高MOM電容密度的方法，其特征在于，所述刻蝕調整層為氮化硅，所述刻蝕調整層的厚度范圍為5 200納米。
11.如權利要求I所述的提高MOM電容密度的方法，其特征在于，所述金屬硬掩模層為氮化鈦。
12.如權利要求I所述的提高MOM電容密度的方法，其特征在于，所述上覆層為氧化硅。
全文摘要
一種提高MOM電容密度的方法，包括步驟S1在襯底上沉積刻蝕阻擋層、低介電常數介質層、緩沖層、與所述低介電常數介質層具有相同材質的刻蝕調整層、金屬硬掩模層、上覆層；步驟S2金屬互連區的刻蝕停止在所述刻蝕調整層上形成第一溝槽圖形；步驟S3MOM電容區的刻蝕停止在所述緩沖層上形成第二溝槽圖形；步驟S4互連通孔的圖形定義；步驟S5溝槽和互連通孔的一體化刻蝕；步驟S6沉積擴散阻擋層、銅籽晶層，以及銅填充層；步驟S7獲得MOM電容結構和金屬互連結構。通過本發明所述提高MOM電容目的的方法，在保證不影響所述金屬互連結構溝槽深度和所述互連通孔高度的情況下，可以使所述MOM電容區的低介電常數介質層的厚度降低，從而達到提升電容密度，改善MOM電容性能的目的。
文檔編號H01L21/768GK102931051SQ201210380920
公開日2013年2月13日 申請日期2012年10月9日 優先權日2012年10月9日
發明者張亮, 趙龍 申請人:上海華力微電子有限公司