專利名稱：半導體芯片的構造及制作方法
半導體芯片的構造及制作方法技術領域
本發明是涉及一種半導體芯片的構造及制作方法，特別是涉及一種長條形環狀的半導體芯片構造及其制作方法。
背景技術：
在芯片無源表面上設置一金屬層(作為接地層)，并利用硅穿導孔(TSV， Through-Silicon Via)電性連接前述金屬層與芯片有源表面之電路層，已成為主要的手段。硅穿導孔技術經常被運用在同一芯片或硅間隔件(interposer)的上下表面電路之間的電性連接，以應用在堆棧式的芯片封裝中，因此硅穿導孔有利于3D堆棧式封裝技術的發展，并能夠有效提高芯片的整合度與效能。
然而前述金屬層會妨礙刀具將晶圓分割為多個芯片，因此必須通過額外的制程將位于切割道區域上的金屬層移除，因此使得整個芯片的制作過程耗時且增加成本。
故，有必要提供一種半導體芯片的構造及制作方法，以解決現有技術所存在的問題。發明內容
本發明的主要目的在于提供一種半導體芯片的構造及制作方法。所述凹槽是一長條形半環狀凹槽，分別位于定義芯片尺寸的四個側邊上，且所述凹槽的長度小于所述芯片的各側邊的邊長并與相鄰側邊上的凹槽不相連接。本發明的半導體芯片的制作方法可在單一步驟中同時制作出硅穿導孔及所述凹槽，不需如現有技術般再通過一道額外的黃光制作過程以提供圖案化光刻膠層來形成凹槽，因此可節省制作半導體芯片的制作時間及材料成本。
為達成本發明的前述目的，本發明提供一種半導體芯片構造，其包含一電路層； 一有源表面、一無源表面及多個硅穿導孔。所述有源表面設有復數個芯片焊墊用以電性連接至所述電路層；所述無源表面設有一金屬層及多個凹槽，所述金屬層不覆蓋所述凹槽； 及所述多個硅穿導孔接觸所述金屬層且電性連接所述金屬層至所述電路層；其中每一所述凹槽呈分別位于所述芯片的四個側邊上，且每一所述凹槽的長度小于所述芯片的側邊的邊長。
再者，本發明提供另一種，本發明提供另一種半導體封裝構造，其包含一基板、一芯片及一封裝體。所述芯片包含一電路層；一有源表面、一無源表面及多個硅穿導孔。所述有源表面設有復數個芯片焊墊用以電性連接至所述電路層；所述無源表面設有一金屬層及多個凹槽，所述金屬層不覆蓋所述凹槽；及所述多個硅穿導孔接觸所述金屬層且電性連接所述金屬層至所述電路層；其中每一所述凹槽呈分別位于所述芯片的四個側邊上，且每一所述凹槽的長度小于所述芯片的側邊的邊長。其中，所述芯片的無源表面的金屬層朝下通過一焊錫層固定于所述基板上，所述芯片焊墊通過多條導線電性連接至所述基板；及所述封裝體封裝所述芯片于所述基板上；
另外，本發明提供一種半導體芯片的制作方法，其包含以下步驟提供一晶圓包含復數個陣列排列的芯片以及復數個切割道區域位于所述芯片之間，每一所述芯片包含一有源表面及一無源表面，所述有源表面上設有一電路層；于每一所述芯片之無源表面上形成至少一盲孔以及于所述切割道區域形成多個溝槽；于所述無源表面上形成一第一金屬層， 所述第一金屬層覆蓋所述盲孔但不覆蓋所述溝槽；利用所述第一金屬層為電流路徑，電鍍一第二金屬層；及沿所述多個切割道區域切割所述晶圓成為多個芯片。
圖I是本發明一實施例的半導體芯片的下視圖。
圖2A-2J是本發明一實施例的半導體芯片的制作方法示意圖。
圖3是本發明一實施例的半導體封裝構造側剖視圖。
圖4是本發明另一實施例的半導體芯片的下視圖。
圖5A-5B是本發明另一實施例的半導體芯片的制作方法部份示意圖。
圖6是本發明另一實施例的半導體封裝構造側剖視圖。
具體實施方式
為讓本發明上述目的、特征及優點更明顯易懂，下文特舉本發明較佳實施例，并配合附圖，作詳細說明如下
在此特別說明，圖中所繪的各物件并非按照各物件的標準比例(如基板、芯片與電路層的比例)，僅作為示意之用。
請參照圖I所示，圖I為本發明一實施例的半導體芯片IOa的下視圖。如圖I所示，所述芯片IOa的無源表面上設有一金屬層16a (例如做為接地層)，其上設有多個硅穿導孔14及多個凹槽15a。其中，每一所述凹槽15a分別位于所述芯片IOa的四個側邊上且呈一長條形半環狀，并圍繞有一殘留部15b。每一所述凹槽15a的長度小于所述芯片IOa的各側邊的邊長，并與相鄰側邊上的凹槽15a間隔設置(即不相連接)，因此所述芯片IOa的四個角落分別具有一強化轉角17，所述強化轉角17因具有較厚的硅基材厚度，可提高所述芯片IOa角落的結構強度及抗應力強度。
請參照圖2A-2J所示，圖2A-2J是本發明一實施例的半導體芯片的制作方法示意圖。
首先，如圖2A所示，本發明的半導體芯片的制作方法是先提供一晶圓10包含復數個陣列排列的芯片IOa以及復數個切割道(cutting street)區域IOb位于所述芯片IOa 之間，每一所述芯片IOa包含一有源表面11，一無源表面12及一內部電路層13，所述有源表面11上設有復數個芯片焊墊IOc用以電性連接至其內部電路層13。所述內部電路層13 包含復數個主動元件以及晶圓后段導線(Back End of the Line ;BE0L)。
如圖2B所示，倒置所述晶圓10，使所述有源表面11貼設于一承載板20上。(此步驟為可選用的)
如圖2C所示，對所述晶圓10進行(化學)機械研磨，以薄化所述晶圓10的無源表面12。(此步驟為可選用的)
如圖2D所不,于所述無源表面上12設置一光刻膠層30,所述光刻膠層30曝露多個硅穿導孔及多個溝槽的位置，所述溝槽是一長條形環狀溝槽(所述溝槽的具體形狀于后文中詳述)。
如圖2E所示，利用等離子體(plasma)于每一所述芯片之無源表面12上所述多個硅穿導孔的位置形成至少一盲孔14 (blind via)以及于所述切割道區域IOb形成多個溝槽 15，并移除所述光刻膠層30。
如圖2F所示，于所述無源表面12上形成一金屬層16覆蓋所述盲孔14但不覆蓋所述溝槽15,例如使用派鍍法。在此步驟中，由于所述溝槽15的深寬比(Aspect Ratio, AR) 系大于濺鍍機臺的制程能力(一般要求凹槽深寬比小于8 I才能于凹槽內形成鍍膜)，因此所述金屬層16覆蓋所述盲孔14但不覆蓋所述溝槽15。在一實施例中，所述溝槽15的深寬比至少為10 : I。例如當所述溝槽15與盲孔14之深度為50微米時，所述溝槽15槽寬不大于5微米，所述盲孔14的直徑(寬度)則約為100微米溝槽15。所述金屬層16例如為薄銅(Cu)層。
如圖2G所不,利用所述第一金屬層16為電流路徑，電鍍一第二金屬層16a。所述第二金屬層16a可以是一復合金屬層例如包含一銅(Cu)層、一鎳(Ni)層及一鈀(Pd)層。 此步驟中，由于所述金屬層16做為一種子層并會接通電極，因此所述金屬層16除了所述溝槽15內的區域(含受所述溝槽15包圍的一島狀區)之外，都會被鍍上增厚的金屬(接地) 層16a。在電鍍后，再蝕刻去除受所述溝槽15包圍的島狀 區上的金屬層16(薄銅層)。
如圖2H所示，圖2H是本發明一實施例的半導體芯片構造的下視圖。如圖2H所示，一晶圓10的無源表面上設有一金屬層16a，其上設有多個硅穿導孔14及多個溝槽15， 每一所述溝槽15呈一長條形環狀，分別設于定義一芯片區域的四個側邊上，且每一所述溝槽15的長度小于所述芯片的各側邊的邊長，并與相鄰的溝槽15間隔設置(即不相連接)， 使得一芯片區域與相鄰的其他芯片區域可以由四個角落形成連接。這也使得在進行電鍍步驟時，能順利形成一整片的金屬層16a。值得注意的是，由于前述厚金屬(接地)層16a不會鍍在所述溝槽15內的區域(含受所述溝槽15包圍的一島狀區)，因此大幅減少形成在切割道區域IOb上的厚金屬層16a的覆蓋面積。
如圖21所示，移除所述承載板20，同時準備至少一切割刀片40對準所述溝槽15 的一中心連線，在本實施例中，所述切割刀片40的寬度極小，并且小于所述環狀溝槽15兩個側溝之間的環狀跨設寬度(約為60微米至100微米)。
最后，如圖2J所示，利用所述切割刀片40沿所述多個切割道區域IOb切割所述晶圓10成為多個芯片10a，所述芯片IOa的側邊還具有所述溝槽15切割后所殘留的凹槽15a 及殘留部15b。
一般而言，溝槽15所述凹槽的長度為所述芯片邊長的85%至95%，但本發明并不限于此，使用者可依實際需要設計上述數據。
綜上所述，所述半導體芯片的制作方法主要包含以下步驟
(a)提供一晶圓10包含復數個陣列排列的芯片IOa以及復數個切割道區域IOb位于所述芯片IOa之間，每一所述芯片IOa包含一有源表面11及一無源表面12，所述有源表面上設有一電路層13 ；
(b)于每一所述芯片12a之無源表面12上形成至少一盲孔14以及于所述切割道區域IOb形成多個溝槽15 ；
(c)于所述無源表面12上形成一第一金屬層16,所述第一金屬層16覆蓋所述盲孔14但不覆蓋所述溝槽15 ；
(d)利用所述第一金屬層16為電流路徑，電鍍一第二金屬層16a ；
及
(e)沿所述多個切割道區域IOb切割所述晶圓10成為多個芯片10a。
本實施例的半導體芯片的制作方法，可大幅減少形成在切割道區域IOb上的金屬層覆蓋面積溝槽15，因此不需要通過額外的制程將位于切割道區域IOb上的金屬層移除， 因此可節省制作半導體芯片的制作時間及材料成本。
經過上述制作方法，可制成本發明的一種半導體芯片10a，其包含一電路層13、 一有源表面11、一無源表面12及多個硅穿導孔14。所述有源表面11設有復數個芯片焊墊 Ilc用以電性連接至所述電路層13 ;所述無源表面12設有一金屬層16a及多個凹槽15a， 所述金屬層16a不覆蓋所述凹槽15a ;所述多個硅穿導孔14接觸所述金屬層16a且電性連接所述金屬層16a至所述電路層13。其中每一所述凹槽15a呈分別位于所述芯片IOa的四個側邊上，且每一所述凹槽15a的長度小于所述芯片IOa的側邊的邊長。
請參照圖3所示，圖3是本發明一實施例的半導體封裝構造側剖視圖。如圖3所示，一具有圖I芯片IOa的半導體封裝構造100包含一導線架的芯片承座110、一導線架的引腳120、一芯片IOa及一封裝體140。所述芯片IOa包含一有源表面11及一無源表面 12，所述有源表面11上設有一電路層(未標示)，所述無源表面12上設有一金屬(接地) 層16a。并且，所述芯片IOa的無源表面12的金屬(接地)層16a朝下通過一焊錫層18固定于所述承座110上，所述芯片焊墊IOc通過多條導線130電性連接至所述引腳120。所述封裝體140封裝所述芯片承座110、所述引腳120、所述芯片IOa及所述導線130以形成一半導體封裝構造100。所述半導體封裝構造100內的芯片IOa的側邊具有圖I芯片IOa的特征，即長度小于所述芯片IOa側邊邊長的凹槽15a (呈長條形半環狀)，以及所述溝槽15 切割后殘留部15b，及所述芯片IOa的四個角落分別具有一強化轉角(未繪示)。
如圖3所示，雖然在本實施例中揭露的所述半導體封裝構造100中，所述芯片IOa 是設于一打線架上，但本發明并不限于此，所述芯片IOa也可以是設于一基板(未繪示) 上，并且與所述封裝體140 —起封裝所述芯片10a。
請參照圖4所示，圖4是本發明另一實施例的半導體芯片IOa的下視圖。如圖4所示，一芯片IOa的無源表面上設有一金屬層16a做為接地層，其上設有多個硅穿導孔14及多個凹槽15a。其中，每一所述凹槽15a呈分別殘留于所述芯片IOa的四個側邊上且呈一長條形階狀部，但不具有島狀區域。每一所述凹槽15a的長度小于所述芯片IOa的邊長，并與相鄰側邊上的凹槽15a不相連接，所述芯片IOa的四個角落分別具有一強化轉角17，所述強化轉角17因具有較厚的硅基材厚度，可提高所述芯片IOa角落的結構強度及抗應力強度。
圖5A-5B是本發明另一實施例的半導體芯片的制作方法部份示意圖。在本實施例中，半導體芯片的制作方法與圖2A-2J實施例相似，其不同之處在于如圖5A所示，所述切割刀片40的寬度較大，其寬度小于所述環狀溝槽15的環狀跨設寬度，但大于受所述溝槽15 包圍的一島狀區的寬度。因此，如圖5B所示，當所述晶圓10切割成為多個芯片IOa之后， 所述芯片IOa的側邊還具有所述溝槽15切割后相同于所述溝槽15槽深所殘留的階狀部特征。
請參照圖6所示，圖6是本發明另一實施例的半導體封裝構造側剖視圖。如圖6 所示，一具有圖4芯片IOa的半導體封裝構造包含一導線架的芯片承座110、一導線架的引腳120、一芯片IOa及一封裝體140。所述芯片IOa包含一有源表面11及一無源表面12, 所述有源表面11上設有一電路層(未標示)，所述無源表面12上設有一金屬(接地)層 16a。并且，所述芯片IOa的無源表面12的金屬(接地)層16a朝下通過一焊錫層18固定于所述承座110上，并通過多條導線130電性連接至所述引腳120。所述封裝體140封裝所述芯片承座110、所述引腳120、所述芯片IOa及所述導線130以形成一半導體封裝構造 100。所述半導體封裝構造100內的芯片IOa的側邊具有圖5B芯片IOa的特征，即長度小于所述芯片IOa側邊的邊長的凹槽15a，所述凹槽15a呈長條形階狀部，及所述芯片IOa的四個角落分別具有一強化轉角(未繪示)。
如圖6所示，雖然在本實施例中揭露的所述半導體封裝構造100中，所述芯片IOa 是設于一打線架上，但本發明并不限于此，所述芯片IOa也可以是設于一基板(未繪示) 上，并且與所述封裝體140 —起封裝所述芯片10a。
本發明已由上述相關實施例加以描述，然而上述實施例僅為實施本發明的范例。 必需指出的是，已公開的實施例并未限制本發明的范圍。相反的，包含于權利要求書的精神及范圍的修改及均等設置均包括于本發明的范圍內。
權利要求
1.一種半導體芯片，其特征在于所述半導體芯片構造包含 一電路層； 一有源表面，設有復數個芯片焊墊用以電性連接至所述電路層； 一無源表面，設有一金屬層及多個凹槽，所述金屬層不覆蓋所述凹槽 '及 多個硅穿導孔，接觸所述金屬層且電性連接所述金屬層至所述電路層； 其中每一所述凹槽呈分別位于所述芯片的四個側邊上，且每一所述凹槽的長度小于所述芯片的側邊的邊長。
2.如權利要求I所述的半導體芯片，其特征在于所述凹槽為呈長條形的一階狀部，并且所述凹槽與相鄰側邊上的凹槽間隔設置。
3.如權利要求I所述的半導體芯片，其特征在于所述芯片的四個角落分別具有一強化轉角。
4.如權利要求I所述的半導體芯片，其特征在于每一所述凹槽呈一長條形半環狀并有一受所述凹槽包圍的一殘留部，分別設于定義芯片尺寸的四個側邊上，且每一所述凹槽的長度小于所述芯片的側邊的邊長，并與相鄰側邊上的凹槽間隔設置。
5.一種半導體封裝構造，其特征在于所述半導體封裝構造包含 一基板； 一芯片，包含 一電路層； 一有源表面，設有復數個芯片焊墊用以電性連接至所述電路層； 一無源表面，設有一金屬層及多個凹槽，所述金屬層不覆蓋所述凹槽； 及 多個硅穿導孔，接觸所述金屬層且電性連接所述金屬層至所述電路層； 其中每一所述凹槽呈分別位于所述芯片的四個側邊上，且每一所述凹槽的長度小于所述芯片的側邊的邊長；及 一封裝體，封裝所述芯片於所述基板上； 其中，所述芯片的無源表面的金屬層朝下通過一焊錫層固定于所述基板上，所述芯片焊墊通過多條導線電性連接至所述基板。
6.如權利要求5所述的半導體封裝構造，其特征在于所述基板是一有機基板。
7.如權利要求5所述的半導體封裝構造，其特征在于所述基板是一導線架，所述導線架包含一芯片承座及多個引腳，所述芯片的無源表面的金屬層朝下通過所述焊錫層固定于所述承座上，所述芯片焊墊通過所述多條導線電性連接至所述引腳。
8.如權利要求5所述的半導體封裝構造，其特征在于所述凹槽為呈長條形的一階狀部，并且所述凹槽與相鄰側邊上的凹槽間隔設置。
9.如權利要求5所述的半導體封裝構造，其特征在于所述芯片的四個角落分別具有一強化轉角。
10.如權利要求5所述的半導體封裝構造，其特征在于每一所述凹槽呈一長條形半環狀并有一受所述凹槽包圍的一殘留部，分別設于定義芯片尺寸的四個側邊上，且每一所述凹槽的長度小于所述芯片的側邊的邊長，并與相鄰側邊上的凹槽間隔設置。
11.一種半導體芯片的制作方法，其特征在于所述半導體芯片的制作方法包含以下步驟(a)提供一晶圓包含復數個陣列排列的芯片以及復數個切割道區域位于所述芯片之間，每一所述芯片包含一有源表面及一無源表面，所述有源表面上設有一電路層；(b)于每一所述芯片之無源表面上形成至少一盲孔以及于所述切割道區域形成多個溝槽；(C)于所述無源表面上形成一第一金屬層，所述第一金屬層覆蓋所述盲孔但不覆蓋所述溝槽；(d)利用所述第一金屬層為電流路徑，電鍍一第二金屬層；及(e)沿所述多個切割道區域切割所述晶圓成為多個芯片。
12.如權利要求11所述的半導體芯片的制作方法，其特征在于所述溝槽的深寬比至少為10 : I。
13.如權利要求11所述的半導體芯片的制作方法，其特征在于所述芯片具有四個側邊，所述溝槽的長度為所述芯片的側邊的邊長的85%至95%。
全文摘要
本發明公開一種半導體芯片的構造及制作方法。所述半導體芯片具有數個凹槽，分別是一長條形半環狀凹槽，分別位于定義芯片尺寸的四個側邊上，且所述凹槽的長度小于所述芯片的側邊的邊長并與相鄰的凹槽不相連接。
文檔編號H01L23/485GK102931156SQ20121037795
公開日2013年2月13日 申請日期2012年10月8日 優先權日2012年10月8日
發明者鄭斌宏 申請人:日月光半導體制造股份有限公司