專利名稱：一種簡化存儲器中字線介電質膜刻蝕成型工藝的方法
技術領域：
本發明涉及半導體器件的制備工藝，確切的說，是涉及到一種簡化存儲器中字線介電質膜刻蝕成型的工藝方法。
背景技術：
如圖I所示，在存儲器中，字線的功能非常重要，一個存儲單元的大致結構如圖所示，字線I將晶體管3的柵極連接起來，通過對存儲單元進行選擇性的開啟和關閉，來控制電容2的充電及放電。再如圖2所示，為存儲器的基本原理圖，通過字線I的高、低電平來控制晶體管2的開關，從而實現了對晶體管開關的控制。
現有的字線介電質膜刻蝕成型工藝如圖3A-3F所示，如圖3A所示，先在介電質膜4和通孔刻蝕停止層(Contact etch stop layer,簡稱CESL,亦稱作接觸孔刻蝕阻擋層)中刻蝕出通孔5，并在通孔5的底部暴露出柵極上表面的一部分金屬硅化物，然后在包括通孔50的介電質膜4上旋涂一層填充材料層(其具有與抗反射膜類似的成分，有良好的孔洞填充能力，可以視為一種抗反射膜)19，并使其固化。其中，用于形成填充材料層19的填充材料還填充在通孔5內部，之后通過回蝕的方法去除介電質膜4上方的填充材料層19，同時也會一并將通孔5上部的一部分填充材料回蝕掉而保留下部的填充材料，因此位于通孔5內其下部的余下的填充材料的上表面低于介電質膜4的上表面，換言之，通孔5內剩余填充材料與介電質膜4的上表面之間形成高度落差。其后，再在介電質膜4上方旋涂一層底部抗反射膜20，此間用于形成底部抗反射膜20的一部分材料填充在通孔5的上部，然后再在抗反射膜20上旋涂光刻膠層21，并通過在曝光顯影工藝來定義光刻膠層21中的字線圖形。最后刻蝕介電質膜4，而后對介電質膜4表面剩余的光刻膠，剩余的底部抗反射層以及通孔5內剩余的填充材料19等進行灰化工藝加以去除，以形成溝槽9，溝槽9和接觸孔5相連通。顯而易見的是，現有的技術方案工序較為復雜，體現在需要先旋涂填充材料而后又要回蝕，然后在形成光刻膠層之前，還需要旋涂了兩次抗反射材料，較多的工序導致成本顯著升高，而且產品的良率在復雜的工藝環境下更容易下降。因此如果能對整個流程進行適當的優化，則可以節省生產成本，提高效率。
發明內容
本發明提供一種簡化存儲器中字線介電質膜刻蝕成型工藝的方法，包括以下步驟步驟一，在一半導體襯底上形成半導體元件，以及在所述半導體元件的上方形成一通孔刻蝕停止層，并進一步在所述通孔刻蝕停止層上方形成一層介電質膜；步驟二，依次在所述介電質膜和通孔刻蝕停止層中實施刻蝕以形成對準半導體元件的柵極的通孔；步驟三，涂覆一層底部抗反射涂層覆蓋在所述介電質膜的上方，所述底部抗反射涂層同時覆蓋在通孔上并且用于形成底部抗反射涂層的抗反射材料還進入到每個通孔的較上部以形成一個上部填充物而沒有填充在通孔的下部；步驟四，在底部抗反射涂層之上再涂覆一層光刻膠層，并通過光刻工藝至少形成光刻膠層中的字線開口圖形；步驟五，利用所述光刻膠層作為掩膜，刻蝕掉所述底部抗反射涂層暴露在字線開口圖形中的部分和所述的上部填充物，并對在包括形成了所述通孔的區域的區域中的所述介電質膜實施刻蝕，以形成位于所述介電質膜頂部的并連接到通孔的字線溝槽。上述的方法，在步驟四的光刻步驟中，用于形成所述光刻膠層中的字線開口圖形的顯影液只與光刻膠層發生反應而不與底部抗反射涂層發生反應。上述的方法，在形成底部抗反射涂層的步驟中，在旋涂抗反射涂層時，控制半導體襯底的旋轉速度和抗反射材料所處環境的溫度值，使得用于形成底部抗反射涂層的抗反射材料僅進入到通孔的較上部以形成所述的上部填充物而不進入到通孔的下部，從而在通孔的下部形成一個空腔。上述的方法，步驟五之后，在所述通孔中填充金屬形成栓塞，及在所述字線溝槽中填充金屬形成金屬字線互連結構，以使所述字線互連結構通過所述栓塞電性連接到所述的柵極上。 上述的方法，在步驟五之后，以及在通孔、字線溝槽中填充金屬的步驟之前，還包括移除余下的底部抗反射涂層、光刻膠層的步驟。上述的方法，步驟二的刻蝕過程中所形成的聚合物附著在通孔的頂部的內壁上，可以使得通孔頂部稍微縮口，因此在步驟三的旋涂底部抗反射涂層時，抗反射材料僅填充了通孔的上部，而在通孔下部形成空腔。上述的方法，在步驟五之后，還包括將刻蝕反應過程中形成的聚合物與余下的底部抗反射涂層、光刻膠層一起移除掉的步驟。在一個實施方式中，利用干法刻蝕形成通孔的步驟包括先行利用輕聚合物特性的混合刻蝕氣體在介電質膜中刻蝕出通孔的上部，然后利用重聚合物特性的混合刻蝕氣體在介電質膜中刻蝕出通孔的下部，并形成附著在通孔的頂部的側壁上的聚合物，所述聚合物用于減緩對通孔的上部周圍的介電質膜的刻蝕，從而使得通孔的頂部略微縮口。與舊工藝流程對比，本發明的工藝流程省去一次抗反射層材料填充工藝與抗反射層材料回刻工藝。這兩道工藝流程的節省可以很好的降低成本。不僅對于工藝機臺的產能分配，機臺耗件部分的節省，半導體生產原材料的節省，半導體生產效率來說都有很大的改
盡
口 ο
通過閱讀參照如下附圖對非限制性實施例所作的詳細描述，發明的其它特征，目的和優點將會變得更明顯。圖I為單個存儲單元的示意 圖2為儲存器基本原理不意 圖3A-3F為當前的字線介電質膜刻蝕成型工藝流程示意 圖4A-4E為本發明一種簡化存儲器中字線介電質膜刻蝕成型工藝的方法的流程示意圖。
具體實施方式
為了使發明實現的技術手段、創造特征、達成目的和功效易于明白了解，下結合具體圖示，進一步闡述本發明。如圖4A所示，在本發明的具體實施例中，為了簡介起見，圖中只示意出了部分半導體襯底10，在半導體襯底10的頂部形成有P型或N型的阱區11，以及在阱區11中形成有與阱區11的摻雜類型相反的并位于襯底10的頂面附近的源區12a和漏區12b，以及在源區12a頂面形成的與源區12a形成良好電性接觸的可用于降低電阻的金屬硅化物12a_l，和在漏區12b頂面形成的與漏區12b形成良好電性接觸的金屬硅化物12b-l。在源區12a和漏區12b之間的形成導電通道的阱區11的上表面之上形成有柵氧化物層16，在柵氧化物層16上方形成有多晶硅柵極13，柵極13的兩側形成有覆蓋在柵極13側壁上的側墻14，其中柵極13的頂面也形成有與柵極13形成良好電性接觸的金屬硅化物13a，并且相鄰的不同摻雜類型的阱區之間通過填充有氧化物的淺溝槽隔離結構20來隔離彼此，從而在襯底10上形成N溝道NMOS或P溝道PMOS的半導體元件。并在襯底10的頂面上方還形成一層通孔刻蝕停止層(CESL，亦稱作接觸孔刻蝕阻擋層)15，其同時還覆蓋在每個柵極13及其側墻 14上。從而使得其中的通孔刻蝕停止層15至少覆蓋在NMOS或PMOS的上方，而介電質膜4 (ILD，亦可稱作為層間介質層)則覆蓋在通孔刻蝕停止層15之上。由于上述內容所揭示的器件結構已經為本領域的技術人員所熟知，因此，本申請在此僅僅稍作解釋而不再贅述。如圖4A所示，先沉積一介電質膜4覆蓋在通孔刻蝕停止層15的上方，通常，起始階段的介電質膜4的上表面會凸凹不平，所以在其上表面緊接著還伴隨著化學機械研磨CMP的工序，以將介電質膜4的上表面研磨至一個平整面(即平坦化的步驟)。然后，利用圖中未示意出的帶有通孔開口圖形的掩膜(例如光刻膠)依次在介電質膜4、刻蝕停止層15中刻蝕形成貫穿整個介電質膜4和通孔刻蝕停止層15各自厚度的并對準柵極13的通孔(亦可稱作接觸孔)5，通孔5向下延伸至貫穿通孔刻蝕停止層15，并接觸到到柵極13上表面的金屬硅化物，即在通孔5的底部暴露出柵極13上表面的一部分金屬硅化物。通孔刻蝕停止層15由例如CVD淀積的氮化硅膜等制成，介電質膜4由例如CVD淀積的氧化硅膜制成，而且介電質膜4可以由Si02等低介電絕緣膜制成。然后如圖4B所示，在所述介電質膜4上涂覆一層用于減弱光反射強度的材料，稱為底部抗反射涂層(Bottom Anti Reflective Coating,簡稱BARC) 6,需注意的是,此步驟中，一部分用于形成底部抗反射涂層6的材料還會填充在通孔5的較上部，形成由抗反射材料構成的上部填充物6a，其中上部填充物6a與底部抗反射涂層6構成一個整體。在為了形成通孔5而采用的干法刻蝕過程中，可采取一些特定的方法，使通孔5的頂部會稍有收口而較之其下部會顯得比較窄，換言之，其頂部的內徑會略小于通孔5下部的內徑。一種可選實施方式是，在通孔刻蝕過程中的一部分采用可以產生較多聚合物的反應氣體以達到目的。所述的刻蝕過程中的一部分是需要針對不同的情況進行具體的定義，通常是針對刻蝕時間的定義。形成機理是在干法刻蝕過程中采用可以產生較多聚合物的氣體，從而來形成較多的聚合物，因為通孔是一種具有高深寬比結構(High aspect ratio microstructures)。在通孔5的刻蝕過程中，在通孔5內所產生的聚合物在向孔外揮發的過程中，一部分聚合物會在通孔5的頂部的側壁上進行聚集，相當于形成了一層較薄的刻蝕阻擋層/鈍化層(未標注)附著在通孔5頂部的側壁上，這在一定程度上相對弱化了對環繞在通孔5頂部周圍的介電質膜4的刻蝕，結果就是導致通孔5頂部會略微縮口(或稱收口)，其內徑會略小，而通孔5的較下部的內徑則稍大。值得關注的是，這種結構非常有益于底部抗反射涂層6的涂布工藝在通孔5的下部形成空腔，因為縮口的通孔5的頂部(即較小的內徑)使得形成底部抗反射涂層6的抗反射材料在通孔5內不會填充得很深，也即阻塞了抗反射材料繼續向通孔5的下部填充的進程，從而抗反射材料只會填充在通孔5的較上部而形成一個上部填充物6a，通孔5內位于上部填充物6a下方的區域將會構成一個被封閉的空腔。鑒于通孔5的側壁形貌和其內徑的差異并非任何時候都滿足我們的期望，因此，我們亦可以通過設定通孔5的刻蝕條件來順勢優化或額外調節通孔5頂部和其下部的形貌，包括頂部內徑和其下部的內徑差異性，來強化該差異性對抗反射材料在通孔內的填充特性所造成的影響。例如用于刻蝕的混合反應氣體的構成成分和每種氣體的流量比例以及RF頻率、刻蝕功率和刻蝕腔內的氣體壓強等參數均是可以考慮進行調整的范疇，比如先行利用輕聚合物特性的氣體CF4、C4F8和Ar2 (氬氣)等的混合氣體在適當的頻率和壓強下對介電質膜4實施刻蝕，形成通孔5的上部，該步驟中形成的較少的含碳的聚合物能迅速揮發離開接觸孔而不會附著在通孔5頂部的側壁上。其后利用重聚合物特性的氣體CF4、C5F8和 Ar2(氬氣)等的混合氣體在適當的頻率和壓強下來進一步對介電質膜4實施刻蝕，以獲得通孔5的下部，直至獲得的通孔5的刻蝕深度達到期望的目標值，該步驟中形成的較多的含碳的聚合物在從接觸孔內揮發的同時，部分會附著在接通孔5頂部的側壁上，相當于形成了一層較薄的刻蝕阻擋層/鈍化層(未標注)，使得氟自由基無法大幅度的穿過聚合物所以減弱了對通孔5頂部周圍的介電質膜4的刻蝕效應。盡管如此，需要特別強調的是，該刻蝕過程還是務必對聚合物的產生以及由此導致的通孔頂部縮口的程度加以控制，過與不及都是不期望發生的，所以并不能認為通孔5頂部有越多的聚合物存在就越好，因為過多的聚合物在通孔頂部聚集會導致通孔5的頂部縮口趨于嚴重，這樣通孔頂部和底部⑶(CriticalDimension)都會偏離規范值,在極端情況下，通孔還會被完全封口，會使刻蝕完全停止，無法和柵極相連，最終導致電性上的斷路。聚合物在形成通孔5成形之后，需通過光刻膠灰化處理等工藝予以移除。另外，底部抗反射涂層6的涂布工藝中，要求在涂布抗反射涂層6時，精確控制承載晶圓或半導體襯底的基座的旋轉速度，相當于控制襯底的旋轉速度，以及控制好底部抗反射涂層6所處的環境的溫度值等參數，避免抗反射材料無法進入通孔5內或進入了過量的抗反射材料而無法形成通孔5下部的空腔。如圖4C所示，在底部抗反射涂層6上再涂覆一層光刻膠層(或稱光致抗蝕劑膜)7，底部抗反射涂層6可以極其有效的減弱底部的反射光線進入在光刻膠層7，從而避免其分辨率劣化，并對光刻膠層7進行光刻流程，對其實施曝光顯影后，至少在光刻膠層7中形成定義了位置的字線開口圖形8。此步驟中，因為對光刻膠層7顯影的過程中無法完全避免顯影液會接觸到底部抗反射涂層6，所以必須要求底部抗反射涂層6與光刻膠層7的針對顯影液的化學性質有所差異，這可以通過底部抗反射涂層6、光刻膠層7各自的材質選取來實現，以保障針對光刻膠層7的顯影液僅僅與光刻膠層7發生反應(對其敏感)而不與底部抗反射涂層6發生反應(對其不敏感)。簡言之，即要求底部抗反射涂層6的這種材料不會因為形成字線開口圖形8而受到字線曝光顯影工藝的影響。如圖4D所示，利用光刻膠層7作為刻蝕掩膜，利用干法刻蝕將底部抗反射涂層6暴露在開口圖形8內的部分和上部填充物6a刻蝕掉，以及進一步對在包括形成了通孔5的區域的區域中的介電質膜4進行刻蝕，進而形成位于介電質膜4頂部的連接到通孔5的字線溝槽(也稱作互連溝槽)9，構成典型的雙大馬士革開口結構17 (參見圖4E)，以便后續可以在通孔5和字線溝槽9內填充金屬，最終形成通過通孔5內的金屬(栓塞)而電性連接到柵極13的并位于溝槽9內的金屬字線互連結構。其中，形成所述的雙大馬士革開口結構17之后，并在該結構中填充金屬材料之前，還需要將余下的底部抗反射涂層6、光刻膠層7予以灰化處理將其予以移除。因為底部抗反射涂層6、光刻膠層7這兩者有著類似的構成成分，則一次處理即可將它們同時去除掉。綜上所述，發明一種簡化存儲器中字線介電質膜刻蝕成型工藝的方法，與舊工藝流程對比(例如可參考背景技術部分)，有效地使本發明的工藝流程省去光刻膠填充工藝與光刻膠回刻工藝。這兩道工藝流程的節省，對生產周期，生產復雜性，生產成本都有改善作用，可以使得每一片晶片生產減少一次光刻膠填充環節和一次干法刻蝕工藝環節，這樣可以很好的降低成本，這樣的好處是不僅對于工藝機臺的產能分配，機臺耗件部分的節省，半導體生產原材料的節省，半導體生產效率來說都有很大的改善。以上對發明的具體實施例了描述。需要理解的是，發明并不局限于上述特定實施方式，其中未盡詳細描述的設備和結構應該理解為用本領域中的普通方式予以實施；本領域技術人員可以在權利要求的范圍內做出各種變形或修改，這并不影響發明的實質內容。
權利要求
1.一種簡化存儲器中字線介電質膜刻蝕成型工藝的方法，其特征在于，包括以下步驟 步驟一，在一半導體襯底上形成半導體元件，以及在所述半導體元件的上方形成一通孔刻蝕停止層，并進一步在所述通孔刻蝕停止層上方形成一層介電質膜； 步驟二，依次在所述介電質膜和通孔刻蝕停止層中實施刻蝕以形成對準半導體元件的柵極的通孔； 步驟三，涂覆一層底部抗反射涂層覆蓋在所述介電質膜的上方，所述底部抗反射涂層同時覆蓋在通孔上并且用于形成底部抗反射涂層的抗反射材料還進入到每個通孔的較上部以形成一個上部填充物而沒有填充在通孔的下部； 步驟四，在底部抗反射涂層之上再涂覆一層光刻膠層，并通過光刻工藝至少形成光刻膠層中的字線開口圖形； 步驟五，利用所述光刻膠層作為掩膜，刻蝕掉所述底部抗反射涂層暴露在字線開口圖形中的部分和所述的上部填充物，并對在包括形成了所述通孔的區域的區域中的所述介電質膜實施刻蝕，以形成位于所述介電質膜頂部的并連接到通孔的字線溝槽。
2.如權利要求I所述的方法，其特征在于，在步驟四的光刻步驟中，用于形成所述光刻膠層中的字線開口圖形的顯影液只與光刻膠層發生反應而不與底部抗反射涂層發生反應。
3.如權利要求I所述的方法，其特征在于，在形成底部抗反射涂層的步驟中，在旋涂抗反射涂層時，控制半導體襯底的旋轉速度和抗反射材料所處環境的溫度值，使得用于形成底部抗反射涂層的抗反射材料僅進入到通孔的較上部以形成所述的上部填充物而不進入到通孔的下部，從而在通孔的下部形成一個空腔。
4.如權利要求I所述的方法，其特征在于，步驟五之后，在所述通孔中填充金屬形成栓塞，及在所述字線溝槽中填充金屬形成金屬字線互連結構，以使所述字線互連結構通過所述栓塞電性連接到所述的柵極上。
5.如權利要求I所述的方法，其特征在于，步驟二的刻蝕過程中所形成的聚合物附著在通孔的頂部的內壁上，可以使得通孔頂部稍微縮口，因此在步驟三的旋涂底部抗反射涂層時，抗反射材料僅填充了通孔的上部，而在通孔下部形成空腔。
6.如權利要求5所述的方法，其特征在于，在步驟五之后，還包括將刻蝕反應過程中形成的所述聚合物與余下的底部抗反射涂層、光刻膠層一起移除掉的步驟。
全文摘要
本發明提供了一種簡化存儲器中字線介電質膜刻蝕成型工藝的方法。通過使用本發明一種簡化存儲器中字線介電質膜刻蝕成型工藝的方法，有效地使得每一片晶片生產減少一次光刻膠填充環節和一次干法刻蝕工藝環節，這樣可以很好的降低成本，使生產半導體的效率得到很大的改善。
文檔編號H01L21/768GK102915959SQ20121037572
公開日2013年2月6日 申請日期2012年10月8日 優先權日2012年10月8日
發明者黃海, 張瑜, 黃君 申請人:上海華力微電子有限公司