采用質子輻照制備終端結構的方法
【專利摘要】本發明公開了一種采用質子輻照制備終端結構的方法包括：在襯底上制備芯片的主結和P型場限環；在所述形成主結和P型場限環的芯片上制備元包結構；在所述形成元包結構的芯片上淀積金屬電極后，通過刻蝕形成陰極；在所述形成陰極的芯片上通過質子注入后退火形成N型阱，完成芯片的正面工藝；在所述完成正面工藝的芯片的背面進行P型離子注入形成P集電極后，淀積金屬電極形成陽極，獲得成品。本發明提供的采用質子輻照制備終端結構的方法，在保證耐壓的同時降低芯片終端面積，且采用質子輻照形成施主雜質的方法，形成N型阱，注入損傷相對普通高能粒子注入要小，還能提高器件的可靠性。
【專利說明】采用質子輻照制備終端結構的方法
【技術領域】
[0001]本發明涉及功率器件制備領域，特別涉及一種采用質子輻照制備終端結構的方法。
【背景技術】
[0002]優良的終端保護結構是功率器件(諸如功率二極管、功率MOS管、IGBT等)實現預定耐壓的重要保障。在保證耐壓的基礎上，降低器件終端區域的面積是減低器件成本的有效措施。較早出現的終端結構是場限環，后有將場限環和場板結合的結構，以及結終端延伸技術的終端結構。
[0003]傳統的場限環結構，場限環注入劑量的范圍有兩個:3ell-5ellCm2和7el4-lel6cm2，均為一次注入。
[0004]傳統的場限環和場板結合的終端結構,其峰值摻雜濃度2el9cm 3左右。
[0005]隨后出現的降低終端面積的發明有很多，這些發明中所提出的終端結構中N阱的形成均是高能磷或者砷注入形成的。
[0006]現有技術的結構雖然新穎，并且能達到降低芯片終端面積的目的，但是制作難度高，可能需要復雜的工藝步驟，有的時候甚至無法達到所需要的目的。原因如下:
[0007]上述技術中所提出的終端結構中的N型阱，其摻雜濃度比N漂移區高，但不可能高出很多，因為高摻雜的N型阱會嚴重降低器件終端的耐壓。有材料證明N阱的摻雜濃度比N漂移區高一個數量級較佳。這種極低劑量的摻雜對離子注入劑量的精度提出了極高的要求，甚至無法完成的精度要求。這種極低劑量的摻雜對注入后離子激活率的要求也是特別高的，需要嚴格控制退火溫度和時間，增加了制作工藝的難度。
[0008]上述發明所提出的終端結構中的N型阱，其深度應比P型場限環高，而為保證耐壓要求，P型場限環的阱深一般較大(7 μ m以上，并根據有源區P阱的結深發生改變)，因此需要較大注入能量或高溫長時間退火才能達到所需要的N型阱。高溫長時間退火會對形成N阱之前的工藝過程產生較大影響并使得N型阱的橫向擴散變得很嚴重。深N型阱所需要的大注入能量有可能會超過現有的工藝限制，并且大的注入劑量會產生更多的注入損傷。
【發明內容】
[0009]本發明所要解決的技術問題是提供一種在降低芯片終端面積的同時降低工藝難度，減少注入損傷，且能提高器件可靠性能的采用質子輻照制備終端結構的方法。
[0010]為解決上述技術問題，本發明提供了一種采用質子輻照制備終端結構的方法包括:在襯底上制備芯片的主結和P型場限環；
[0011]在所述形成主結和P型場限環的芯片上制備元包結構；
[0012]在所述形成元包結構的芯片上淀積金屬電極后，通過刻蝕形成陰極；
[0013]在所述形成陰極的芯片上通過質子注入后退火形成N型阱，完成芯片的正面工藝；[0014]在所述完成正面工藝的芯片的背面進行P型離子注入形成P集電極后，淀積金屬電極形成陽極，獲得成品。
[0015]進一步地，所述在襯底上制備芯片的主結和P型場限環包括:
[0016]將襯底上的氧化層通過刻蝕獲得氧化層窗口后，通過所述氧化層窗口對襯底進行一次性高摻雜P型雜質注入，形成主結位置的高摻雜P型阱和終端區的高摻雜P型阱；
[0017]將形成主結位置的高摻雜P型阱和終端區的高摻雜P型阱的芯片去除光刻膠，進行熱退火處理后形成高摻雜P型主結和高摻雜P型場限環。
[0018]進一步地，所述在襯底上制備芯片的主結和P型場限環包括:
[0019]將襯底上的氧化層通過刻蝕獲得氧化層窗口后，通過所述氧化層窗口對襯底先進行低摻雜P型雜質注入，形成主結位置的低摻雜P型阱和終端區的低摻雜P型阱，然后再進行高摻雜P型雜質注入，形成主結位置的高摻雜P型阱和終端區的高摻雜P型阱；
[0020]將形成主結位置的高摻雜P型阱和終端區的高摻雜P型阱的芯片去除光刻膠，進行熱處理后形成低摻雜P型主結和高摻雜P型主結，及低摻雜P型場限環和高摻雜P型場限環。
[0021]進一步地，所述在形成主結和P型場限環的芯片上制備元包結構包括:
[0022]在所述形成主結和場限環的芯片表面淀積柵氧化層，然后淀積多晶硅后，通過掩膜版進行刻蝕形成有源區窗口和終端區窗口；
[0023]在所述有源區窗口和終端區窗口淀積場氧后，刻蝕有源區場氧進行元包結構的制備。
[0024]進一步地，所述將形成陰極的芯片通過質子注入時，所述輻射質子的能量為
0.5_3Mev,福照質子的劑量Iel3-lel6cm_2，質子福照所形成的平均射程7_30 μ m。
[0025]進一步地，所述將通過質子注入后的芯片進行退火是在氫等離子體氛圍下進行退火，退火溫度為350-500°C，退火時間0.5?5小時。
[0026]進一步地，所述將形成陰極的芯片通過質子注入時是通過掩模板進行質子注入，形成相互獨立的N型阱。
[0027]進一步地，所述將形成陰極的芯片通過質子注入時是通過掩膜版進行質子注入，形成存在部分交疊部分獨立的N型阱。
[0028]進一步地，所述將形成陰極的芯片通過質子注入時是直接對芯片進行質子注入，形成一個包圍所有場限環的N型阱。
[0029]本發明提供的采用質子輻照制備終端結構的方法，在保證耐壓的同時降低芯片終端面積。且采用質子輻照形成施主雜質的方法，形成N型阱，注入損傷相對普通高能粒子注入要小。通過質子輻照后的半導體材料，在氫等離子體氛圍中退火時，氫原子與Si/Si02W面態中的懸鍵結合起到鈍化作用，從而降低了界面態電荷，降低了其中終端位置的漏電流，提高了器件的可靠性。
【專利附圖】
【附圖說明】
[0030]圖1為本發明實施例提供的制備掩蔽層氧化層窗口的結構示意圖；
[0031]圖2為本發明實施例提供的通過離子制備主結位置的高摻雜P型阱和終端區的高摻雜P型阱的結構示意圖；[0032]圖3為本發明實施例提供的離子注入形成主結位置的高摻雜P型阱和終端區的高摻雜P型阱退火后的結構示意圖；
[0033]圖4為本發明實施例提供的淀積柵氧化層和多晶硅的結構示意圖；
[0034]圖5為本發明實施例提供的制備有源區窗口和終端區窗口的結構示意圖；
[0035]圖6為本發明實施例提供的淀積場氧的結構示意圖；
[0036]圖7為本發明實施例提供的制備元包結構后的結構示意圖；
[0037]圖8為本發明實施例提供的制備陰極后的結構示意圖；
[0038]圖9為本發明實施例提供的通過質子注入制備相互獨立的N型阱后的結構示意圖；
[0039]圖10為本發明實施例提供的通過質子注入制備一個包圍所有場限環的N型阱后的結構不意圖；
[0040]圖11為在圖9所示結構上制備P集電極和陰極的結構示意圖；
[0041]圖12為在圖10所示結構上制備P集電極和陰極的結構示意圖。
【具體實施方式】
[0042]實施例一:
[0043]本發明實施例提供的一種采用質子輻照制備終端結構的方法，包括以下幾個步驟:
[0044]步驟SAl:在襯底上制備芯片的主結和P型場限環；
[0045]步驟SA2:在所述形成主結和P型場限環的芯片上制備元包結構；
[0046]步驟SA3:結合圖8所示，在所述形成元包結構的芯片上淀積金屬電極后，通過刻蝕形成陰極18 ；
[0047]步驟SA4:在形成陰極的芯片上通過質子注入后退火形成N型阱，完成芯片的正面工藝。
[0048]步驟SA5:結合圖11所示，在完成正面工藝的芯片的背面進行P型離子注入形成P集電極21后，淀積金屬電極形成陽極22，獲得成品。
[0049]其中，步驟SAl在襯底上制備芯片的主結和P型場限環包括:
[0050]SAll:結合圖1、圖2所示，將襯底I上的氧化層2通過刻蝕光刻膠4獲得氧化層窗口 3后，通過所述氧化層窗口 3對襯底I進行一次性高摻雜P型雜質注入，形成主結位置的高摻雜P型阱5和終端區的高摻雜P型阱6 ;
[0051]SA12:如圖3所示，將形成主結位置的高摻雜P型阱5和終端區的高摻雜P型阱6的芯片去除光刻膠4，進行熱退火處理后形成高摻雜P型主結11和高摻雜P型場限環12。
[0052]步驟SA2在所述形成主結和P型場限環的芯片上制備元包結構包括:
[0053]步驟SA21:結合圖4、圖5所示，在所述形成主結和場限環的芯片表面淀積柵氧化層9，然后淀積多晶硅10后，通過掩膜版進行刻蝕形成有源區窗口 13和終端區窗口 14 ；
[0054]步驟SA22:如圖6、圖7所示，在所述有源區窗口和終端區窗口淀積場氧15后，然后刻蝕有源區場氧15進行元包結構的制備。元包結構包括P基區16及N發射極17。
[0055]結合圖9所示，步驟SA4將形成陰極18的芯片通過質子注入后退火形成N型阱19是通過掩模板進行質子注入，形成相互獨立的N型阱19。輻射質子的能量為0.5-3Mev，本實施例采用0.6Mev。福照質子的劑量Iel3-lel6cm_2，本實施例采用lel3cm_2。質子福照所形成的平均射程7-30 μ m，本實施例采用7 μ m。將通過質子注入后的芯片進行退火是在氫等離子體氛圍下進行退火，退火溫度為350-500°C，本實施例采用355°C。退火時間0.5^5小時，本實施咧采用0.55小時。
[0056]實施例二:
[0057]步驟SBl:在襯底上制備芯片的主結和P型場限環；
[0058]步驟SB2:在所述形成主結和P型場限環的芯片上制備元包結構；
[0059]步驟SB3:結合圖8所示，在所述形成元包結構的芯片上淀積金屬電極后，通過刻蝕形成陰極18 ；
[0060]步驟SB4:將形成陰極的芯片上通過質子注入后退火形成N型阱，完成芯片的正面工藝；
[0061]步驟SB5:結合圖12所示，在完成正面工藝的芯片的背面進行P型離子注入形成P集電極21后，淀積金屬電極形成陰極22，獲得成品。
[0062]其中，步驟SAl在襯底上制備芯片的主結和P型場限環包括:
[0063]SBll:結合圖1、圖2所示，將襯底I上的氧化層2通過刻蝕光刻膠4獲得氧化層窗口 3后，通過所述氧化層窗口 3對襯底I進行一次性高摻雜P型雜質注入，形成主結位置的高摻雜P型阱5和終端區的高摻雜P型阱6 ;
[0064]SB12:如圖3所示`，將形成主結位置的高摻雜P型阱5和終端區的高摻雜P型阱6的芯片去除光刻膠4，進行熱處理后形成高摻雜P型主結11和高摻雜P型場限環12。
[0065]步驟SB2在所述形成主結和P型場限環的芯片上制備元包結構包括:
[0066]步驟SB21:結合圖4、圖5所示，在所述形成主結和場限環的芯片表面淀積柵氧化層9，然后淀積多晶硅10后，通過掩膜版進行刻蝕形成有源區窗口 13和終端區窗口 14。
[0067]步驟SB22:如圖6、圖7所示，在所述有源區窗口和終端區窗口淀積場氧15后，然后刻蝕有源區場氧15形成元包結構。元包結構包括P基區16及N發射極17。
[0068]結合圖10所示，步驟SB4將形成陰極18的芯片通過N型質子注入后退火形成N型阱19是直接對芯片進行N型質子注入，形成一個包圍所有場限環的N型阱20。輻射質子的能量為0.5-3Mev，本實施例采用3Mev。輻照質子的劑量lel3-le16cm_2，本實施例采用lell6cm_2。質子福照所形成的平均射程7_30 μ m,本實施例采用30 μ m。將通過質子注入后的芯片進行退火是在氫等離子體氛圍下進行退火，退火溫度為350-500°C，本實施例采用490°C。退火時間0.5~5小時，本實施咧采用4.5小時。
[0069]實施例三:
[0070]本實施例與實施例一的不同之處在于，步驟SC2在襯底上制備芯片的主結和P型場限環包括:
[0071]步驟SC21:將襯底上的氧化層通過刻蝕獲得氧化層窗口后，通過所述氧化層窗口對襯底先進行低摻雜P型雜質注入，形成主結位置的低摻雜P型阱和終端區的低摻雜P型阱，然后再進行高摻雜P型雜質注入，形成主結位置的高摻雜P型阱和終端區的高摻雜P型講；
[0072]步驟SC22:將形成主結位置的高摻雜P型阱和終端區的高摻雜P型阱的芯片去除光刻膠，進行熱處理后形成低摻雜P型主結和高摻雜P型主結，及低摻雜P型場限環和高摻雜P型場限環。
[0073]其他地方與實施例一完全一致。
[0074]實施例四:
[0075]本實施例與實施例二的不同之處在于，步驟SD2在襯底上制備芯片的主結和P型場限環包括:
[0076]步驟SD21:將襯底上的氧化層通過刻蝕獲得氧化層窗口后，通過所述氧化層窗口對襯底先進行低摻雜P型雜質注入，形成主結位置的低摻雜P型阱和終端區的低摻雜P型阱，然后再進行高摻雜P型雜質注入，形成主結位置的高摻雜P型阱和終端區的高摻雜P型講；
[0077]步驟SD22:將形成主結位置的高摻雜P型阱和終端區的高摻雜P型阱的芯片去除光刻膠，進行熱處理后形成低摻雜P型主結和高摻雜P型主結，及低摻雜P型場限環和高摻雜P型場限環。
[0078]其他地方與實施例二完全一致。
[0079]實施例五:本實施例與實施例一的不同之處在于，步驟SE4將形成陰極的芯片通過質子注入后退火形成N型阱是通過掩膜版進行質子注入，形成存在部分交疊部分獨立的N型阱。其他地方與實施例二完全一致。
[0080]已知終端的寬度W與N-drift區的摻雜濃度平方根的倒數成正比，即
W oc (從B)-1，也即N-漂移區的摻雜濃度越大終端的面積越小，但N-漂移區的摻雜濃度又
和器件有源區的耐壓息息相關因此要保證N-漂移的摻雜濃度不能過大。所以本發明提出了在場限環終端結構中采用較高濃度的N型阱包裹P型阱的方法，用來保證耐壓的同時降低芯片面積。
[0081]在上述結構的基礎上，本發明也提出了從降低P型場限環的摻雜濃度方向著手，進一步降低了芯片終端區域的面積；為了防止低摻雜P型組成場限環終端發生穿通，在低摻雜P型阱內部通過離子注入等方式形成高摻雜的P型阱。
[0082]本發明提出了針對上述兩類終端結構的工藝實現方案一采用質子輻照形成施主雜質的方法，形成上述的N型阱。
[0083]本發明提供的一種采用質子輻照制備終端結構的方法，首先，采用質子有較強的穿透能力，可以達到所需要的N型阱結深，完成所設計的終端結構；其次，降低能力的質子即可達到所需要的入射距離，因此質子輻照形成的注入損傷相對普通高能粒子注入要小；質子輻照后的半導體材料，需要在氫等離子體的氛圍中進行退火，在這個過程中氫原子與Si/Si02界面態中的懸鍵結合起到鈍化作用，從而降低了界面態電荷，降低了其中終端位置的漏電流，提高了器件的可靠性。
[0084]最后所應說明的是，以上【具體實施方式】僅用以說明本發明的技術方案而非限制，盡管參照實例對本發明進行了詳細說明，本領域的普通技術人員應當理解，可以對本發明的技術方案進行修改或者等同替換，而不脫離本發明技術方案的精神和范圍，其均應涵蓋在本發明的權利要求范圍當中。
【權利要求】
1.采用質子輻照制備終端結構的方法，其特征在于，包括: 在襯底上制備芯片的主結和P型場限環； 在所述形成主結和P型場限環的芯片上制備元包結構； 在所述形成元包結構的芯片上淀積金屬電極后，通過刻蝕形成陰極； 在所述形成陰極的芯片上通過質子注入后退火形成N型阱，完成芯片的正面工藝；在所述完成正面工藝的芯片的背面進行P型離子注入形成P集電極后，淀積金屬電極形成陽極，獲得成品。
2.如權利要求1所述的采用質子輻照制備終端結構的方法，其特征在于，所述在襯底上制備芯片的主結和P型場限環包括: 將襯底上的氧化層通過刻蝕獲得氧化層窗口后，通過所述氧化層窗口對襯底進行一次性高摻雜P型雜質注入，形成主結位置的高摻雜P型阱和終端區的高摻雜P型阱； 將形成主結位置的高摻雜P型阱和終端區的高摻雜P型阱的芯片去除光刻膠，進行熱退火處理后形成高摻雜P型主結和高摻雜P型場限環。
3.如權利要求1所述的采用質子輻照制備終端結構的方法，其特征在于，所述在襯底上制備芯片的主結和P型場限環包括: 將襯底上的氧化層通過刻蝕獲得氧化層窗口后，通過所述氧化層窗口對襯底先進行低摻雜P型雜質注入，形成主結位置的低摻雜P型阱和終端區的低摻雜P型阱，然后再進行高摻雜P型雜質注入，形 成主結位置的高摻雜P型阱和終端區的高摻雜P型阱； 將形成主結位置的高摻雜P型阱和終端區的高摻雜P型阱的芯片去除光刻膠，進行熱處理后形成低摻雜P型主結和高摻雜P型主結，及低摻雜P型場限環和高摻雜P型場限環。
4.如權利要求2或3所述的采用質子輻照制備終端結構的方法，其特征在于，所述在形成主結和P型場限環的芯片上制備元包結構包括: 在所述形成主結和P型場限環的芯片表面淀積柵氧化層，然后淀積多晶硅后，通過掩膜版進行刻蝕形成有源區窗口和終端區窗口； 在所述有源區窗口和終端區窗口淀積場氧后，刻蝕有源區場氧進行元包結構的制備。
5.如權利要求4所述的采用質子輻照制備終端結構的方法，其特征在于: 所述將形成陰極的芯片通過質子注入時，所述輻射質子的能量為0.5-3Mev，輻照質子的劑量lel3-lel6Cm_2，質子輻照所形成的平均射程7_30 μ m。
6.如權利要求5所述的采用質子輻照制備終端結構的方法，其特征在于: 所述將通過質子注入后的芯片進行退火是在氫等離子體氛圍下進行退火，退火溫度為350-500°C，退火時間0.5~5小時。
7.如權利要求6所述的采用質子輻照制備終端結構的方法，其特征在于: 所述將形成陰極的芯片通過質子注入時是通過掩模板進行質子注入，形成相互獨立的N型阱。
8.如權利要求6所述的采用質子輻照制備終端結構的方法，其特征在于: 所述將形成陰極的芯片通過質子注入時是通過掩膜版進行質子注入，形成存在部分交疊部分獨立的N型阱。
9.如權利要求6所述的采用質子輻照制備終端結構的方法，其特征在于: 所述將形成陰極的芯片通過質子注入時是直接對芯片進行質子注入，形成一個包圍所有場限環的N型 阱。
【文檔編號】H01L21/268GK103715074SQ201210370852
【公開日】2014年4月9日 申請日期:2012年9月28日 優先權日:2012年9月28日
【發明者】褚為利, 朱陽軍, 吳振興, 趙佳 申請人:中國科學院微電子研究所, 江蘇中科君芯科技有限公司, 江蘇物聯網研究發展中心