專利名稱：使用選擇性外延生長制造的半導體器件的制作方法
技術領域：
本申請一般涉及制造半導體器件的方法。
背景技術：
諸如MOSFET和JFET等半導體器件一般使用離子注入技術制得。然而，MOSFET存在一些與柵氧化層有關的可靠性和性能問題。與MOSFET不同，離子注入的JFET器件可使用自對準工藝制造，并且可設計為使其不會發(fā)生氧化物界面問題。不過，離子注入遺留了可能影響器件性能的殘留損傷。另外，在SiC中，P型注入層比外延生長的P型層的電阻更高。注入也可能導致非突變的Pn結(jié)，可能造成難以精確測定臨界器件參數(shù)。因此，仍然需要不涉及離子注入的制造JFET等半導體器件的改進方法。
發(fā)明內(nèi)容
本發(fā)明提供了一種方法，所述方法包括穿過第一掩模中的一個或多個開口選擇性蝕刻第一層半導體材料以形成半導體材料的第一和第二不連續(xù)的凸起區(qū)域，所述第一和第二不連續(xù)的凸起區(qū)域的上表面由所述第一掩模覆蓋，其中，所述第一層半導體材料位于第二層半導體材料上，所述第二層半導體材料位于第三層半導體材料上，所述第三層半導體材料位于半導體襯底上，其中，所述第一層和第二層半導體材料為第一導電型，所述第三層半導體材料為與所述第一導電型不同的第二導電型，其中，蝕刻使得第二層半導體材料在與所述第一和第二不連續(xù)的凸起區(qū)域相鄰的和這些區(qū)域之間的區(qū)域露出，并且，所述第一掩模包括在所述第一半導體層上的再生長掩模材料層和所述再生長掩模材料層上的蝕刻掩模材料層，在所述第二層半導體材料上在所述第一和第二不連續(xù)的凸起區(qū)域之間的區(qū)域中沉積第二掩模；蝕刻穿過所述第二層半導體材料和所述第三層半導體材料，以使所述襯底在與所述第一和第二掩模相鄰的區(qū)域露出；移除所述第二掩模以使所述不連續(xù)的凸起區(qū)域之間的區(qū)域露出；移除所述蝕刻掩模材料層以使所述不連續(xù)的凸起區(qū)域的上表面由所述再生長掩模材料覆蓋；在所述第一和第二不連續(xù)的凸起區(qū)域之間的區(qū)域上和與所述第一和第二不連續(xù)的凸起區(qū)域相鄰的襯底上外延生長所述第二導電型的一層或多層半導體材料；移除所述再生長掩模材料；在所述第一和第二不連續(xù)的凸起區(qū)域之上、在所述第一和第二不連續(xù)的凸起區(qū)域之間的區(qū)域之上以及在與所述第一和第二不連續(xù)的凸起區(qū)域相鄰的所述第二導電型的所述一層或多層半導體材料的柵極區(qū)上沉積第三掩模；蝕刻穿過在與所述第三掩模相鄰的區(qū)域中的所述第二導電型的所述一層或多層半導體材料；和移除所述第三掩模。
還提供了由上述方法制造的半導體器件。本發(fā)明中還提供了一種方法，所述方法包括穿過第一掩模中的一個或多個開口選擇性蝕刻再生長掩模材料層，以形成半導體材料的不連續(xù)的凸起區(qū)域，所述不連續(xù)的凸起區(qū)域具有上表面和側(cè)壁，其中，所述再生長掩模材料層位于第一層半導體材料上，所述第一層半導體材料位于第二層半導體材料上，所述第二層半導體材料位于第三層半導體材料上，所述第三層半導體材料位于襯底上，其中，所述第二層半導體材料為第一導電型，所述第一層和第三層半導體材料為與所述第一導電型不同的第二導電型，并且，蝕刻包括蝕刻穿過所述再生長掩模材料層和所述第一層半導體材料以使下面的第二層半導體材料在與所述第一掩模相鄰的區(qū)域露出；移除所述第一掩模以使所述不連續(xù)的凸起區(qū)域的上表面由所述再生長掩模材料覆蓋；在所述不連續(xù)的凸起區(qū)域的側(cè)壁上和與所述不連續(xù)的凸起區(qū)域相鄰的所述第二層半導體材料上外延生長所述第一導電型的一層或多層半導體材料；和從所述不連續(xù)的凸起區(qū)域的上表面移除所述再生長掩模材料。還提供了由上述方法制造的半導體器件。本文中闡述了本教導的這些和其他特點。
本領域的技術人員將理解，以下描述的附圖僅是用于說明的目的。這些附圖并不意圖以任何方式限制本教導的范圍。圖I是具有選擇性生長的P型柵極區(qū)的橫向JFET器件的截面示意圖。圖2A和2B是η型襯底中形成的槽中外延再生長的P型材料的截面SEM圖像，分別為垂直于主平面(圖2Α) [ S卩，沿(1100)方向]和平行于主平面(圖2Β) [ S卩，沿(11卻)方向]。圖3Α是LJFET器件的布局的示意圖，包括器件的截面的SEM圖像。圖3Β是具有再生長P型柵極的器件的SEM截面圖像，顯示出η+源和漏接觸區(qū)之間的再生長P型柵極，其中柵極的長度(Le)為0.9μπι。圖4是橫向JFET器件在8個不同的柵極-源電壓值(Vgs)下的漏電流(Id)隨漏-源電壓(Vd)變化的曲線，所述器件通過使用全外延制造工藝制造，柵極長度(Le)為O. 8 μ m，柵極寬度(Wg)為 200 μ m。圖5是經(jīng)源/漏區(qū)的選擇性再生長制得的JFET器件的截面示意圖。圖6A 6Q描述了具有選擇性再生長的柵極區(qū)的器件的制造方法，顯示了在制造工藝中的各步驟中的器件的示意性的俯視圖和截面圖。圖7A 7F描述了具有選擇性再生長的源/漏區(qū)的器件的制造方法，顯示了在制造工藝中的各步驟中的器件的截面示意圖。
具體實施例方式為了解釋本說明書，此處使用的“或”是指“和/或”，除非另有說明或者“和/或”的使用明顯不合適。此處使用的“a”表示“一個或多個”，除非另有說明或者“一個或多個”的使用明顯不合適?！癱omprise'“comprises'“comprising”、“include”、“includes”和“including”的使用可以互換而非意圖限制。此外，當一個或多個實施方式的描述采用術語“comprising”時,本領域的技術人員應當理解,在一些特定的情況中，作為替代,可使用“基本由……構(gòu)成”和/或“由……構(gòu)成”的語言描述這些實施方式。還應當理解，在一些實施方式中，步驟的順序或執(zhí)行某些操作的順序并不重要，只要本教導仍然能夠保持運作即可。此外，在一些實施方式中，兩個以上的步驟或操作可同時進行。現(xiàn)在描述諸如橫向結(jié)型場效應晶體管(JFET)等半導體器件的制造方法。所述方法包括穿過再生長掩模材料中的開口進行選擇性外延以形成所述器件的柵極區(qū)或源/漏區(qū)。所述器件可由SiC等寬帶隙半導體材料制成。所述再生長掩模材料可以為TaC。此處描述的方法可消除對于離子注入的需要，離子注入可能導致影響器件性能的殘留損傷。另外，使用離子注入制造的器件具有緩變Pn結(jié)或非突變pn結(jié)。與使用離子注入制造的器件不同，具有全外延層的集成電路具有突變pn結(jié)。在此處描述的方法中，使用同一掩模來界定器件的柵極區(qū)和源/漏區(qū)。該自對準工藝因而能夠精確控制器件的尺寸，而不需要重要的重對準步驟。以下描述為用于制造集成電路的由SiC等寬帶隙半導體材料制造橫向結(jié)型場效應晶體管(JFET)的方法。此處描述的方法采用半導體材料的選擇性外延再生長，即，使用再生長掩模(例如，TaC掩模)以隔離出特定區(qū)域進行外延生長。選擇性外延再生長可用于形成器件的柵極層或源/漏層。此處描述的方法能夠消除對于離子注入的需要。根據(jù)一些實施方式，選擇性再生長技術可用于形成晶體管的P+柵極區(qū)。在該器件中，n+源/漏層在溝道層上生長，被選擇性蝕刻回退至溝道層以形成源/漏區(qū)，然后生長P型柵極層。該全外延法采用自對準的選擇性再生長技術，即使用掩模(例如TaC)來防止P型材料在源/漏區(qū)上的再生長。圖I中顯示了具有選擇性生長的柵極的橫向JFET的示意性截面。如圖I所示，器件包括襯底18、形成于襯底18上的p.層16、形成于p.層16上的rT層14和形成于rT層14上的凸起的n+區(qū)域12。如圖I所示，器件還包括在凸起的n+區(qū)域之間的P型柵極區(qū)，該區(qū)域包括P—層28和P+層30。盡管圖I中顯示了兩個P型層，但該器件也可通過使用一個P型層制造。又如圖I所示，在η+區(qū)域上形成歐姆接觸34，并在歐姆接觸34上形成最終的金屬層38，從而形成源接觸和漏接觸。使用TaC掩模的選擇性再生長已經(jīng)由Li et al，"Selective Growth of 4H_SiCon4H_SiC Substrates Using a High Temperature Mask, "Materials Science ForumVols. 457-460 (2004) pp. 185-188論證。對已公布的技術進行了變化，S卩，使用通過在碳層上沉積鉭層，然后在真空中退火以使這兩層反應而形成的TaC掩模。使用該技術，在不具有緩沖層或溝道層的n+襯底上成功地實現(xiàn)了選擇性再生長。圖2A和2B中顯示了 n+襯底上的選擇性生長的P型SiC的SEM截面，分別為柵極寬度垂直于主平面(圖2A)[即，沿(1100)方向]和平行于主平面(圖2B) [B卩，沿(11卻)方向])。前述技術用來制造具有再生長的P型柵極的器件。圖3A中描繪了該器件的示意圖，該圖是LJFET器件的布局的示意圖，包括該器件的截面的SEM圖像。圖3B是具有再生長的P型柵極的器件的SEM截面圖像，顯示出n+源和漏接觸區(qū)之間的再生長的P型柵極，其中柵極的長度(Le)為O. 9 μ m。圖4是橫向JFET器件在8個不同的柵極-源電壓值(Vgs)下的漏電流(Id)隨漏-源電壓(Vd)變化的曲線，所述器件通過使用全外延制造工藝制造，柵極長度(Le)為 O. 8 μ m，柵極寬度(Wg)為 200 μ m。根據(jù)一些實施方式，選擇性再生長技術可用來形成器件的源/漏區(qū)。圖5是具有選擇性生長的源/漏區(qū)的器件的外延層的截面示意圖。使用選擇性生長源/漏區(qū)可減少或消除器件中的界面陷阱的影響。具有再生長的源/漏區(qū)的器件可如下制成在溝道層上生長P型柵極層、沉積再生長掩模材料層(例如，TaC)、圖案化再生長掩模材料層上的干式蝕刻掩模材料、干式蝕刻穿過再生長掩模層及其下面的P型SiC柵極層直至溝道層、移除蝕刻掩模、然后在露出的溝道層上以及P+柵極外延層的側(cè)壁上再生長n+源/漏層。為了增強器件的性能，在露出的溝道層上以及P+柵極外延層的側(cè)壁上可再生長n_層和n+層。n_層可提供n+和p+材料之間的漂移區(qū)，從而獲得充足的閉鎖電壓。這樣，可將溝道與界面陷阱屏蔽開而不致?lián)p失閉鎖電壓。圖6A 6Q描述了具有選擇性再生長的柵極區(qū)的器件的制造方法，顯示了在制造工藝中的各步驟中的器件的俯視圖和截面圖。如圖6A所示，在襯底18上生長有p_緩沖層16、n_緩沖層14和η.保護層12。襯底18可以是半絕緣(SI)襯底(例如，半絕緣SiC)。器件的源區(qū)和柵極區(qū)隨后用再生長掩模材料20和蝕刻掩模材料22進行圖案化，如圖6Β中的俯視圖及圖6C中的截面圖所示。示例性的再生長掩模材料包括但不限于TaC和C。隨后蝕刻器件的未掩蔽部分直至溝道層，如圖6D中的俯視圖和圖6Ε中的截面圖所示。一些器件的溝道可以蝕刻得更深以使閾值電壓更偏正。耗盡型器件可通過在其他蝕刻之前在其頂部圖案化形成光致抗蝕劑(PR)掩模而將其與其他蝕刻屏蔽開。光致抗蝕劑(PR)蝕刻掩模24隨后在器件的活性溝道區(qū)域上圖案化，如圖6F中的俯視圖和圖6G中的截面圖所不。隨后干式蝕刻器件的未掩蔽部分直至SI襯底和PR掩模，并剝?nèi)ノg刻掩模，如圖6Η中的俯視圖和圖61中的截面圖所示。不過，外延再生長掩模20仍然留在原處。隨后再生長p.外延層28和P+外延層30，如圖6J中的俯視圖和圖6Κ中的截面圖所示。如上所述，器件也可通過僅生長P+層(而非Ρ_層和P+層)而制造。可增添Ρ_層來增強最大源/漏(s / D)-柵極(G)擊穿。理想的是，在該步驟中在再生長掩模上不生長外延材料。不過，對于SiC器件，在再生長掩模上可形成多晶SiC。多晶SiC可通過氧化(例如在管式爐中)然后進行濕式蝕刻而除去。隨后剝離再生長掩模20，圖案化形成光致抗蝕劑掩模32以覆蓋器件的柵極、柵極焊盤、源區(qū)和漏區(qū)，隨后干式蝕刻再生長的P+層30和再生長的p_層(如果存在)直至分隔器件，如圖6L中的俯視圖和圖6M中的截面圖所示。隨后剝離光致抗蝕劑掩模32，在器件的柵極區(qū)、源區(qū)和漏區(qū)上圖案化形成歐姆金屬34并退火，如圖6N中的俯視圖和圖60中的截面圖所示。然后沉積場氧化層36，穿過沉積的場氧化層36和互連金屬38蝕刻出焊盤窗口，如圖6P中的俯視圖和圖6Q中的截面圖所示。圖7A 7E描述了具有選擇性再生長的源/漏區(qū)的器件的制造方法。
如圖7A所示，在襯底18上形成P+層41，在P+層41上形成n_層14，在n_層14上形成P+層40。如圖7B所示，在P+層40上形成再生長掩模層42，在再生長掩模層42上圖案化形成干式蝕刻掩模44。隨后蝕刻再生長掩模層42和下面的P+層直至露出下面的n_層14，如圖7C中所示。η—層14形成器件的溝道。蝕刻穿過P+層40形成的不連續(xù)的凸起的P+區(qū)域界定器件的柵極。隨后除去干式蝕刻掩模44，如圖7D所示。然后在與P+區(qū)域40相鄰的露出的rT層上以及P+區(qū)域40的側(cè)壁上再生長rT層46和η+層48，如圖7Ε所示。隨后除去再生長掩模42，如圖7F所示。以上描述的器件的各層的示例性厚度和摻雜濃度列于下表中。下面提供的厚度和摻雜濃度僅是示例性的，而非意圖進行限制。
附圖標記層的描述示例性的厚度(pm)
^12>問03例如丨.5x10’ 雜丨=丸4)
14rf溝道__Ιχ1016-3χ1017(例如 2xl017) 0.1 1.0 (例如 0.2 或 0.3)
16P 緩沖層__Ixl016-3xi017(例如 2xi017) 0.1 1.0 (例如 0.25)
18襯底__半絕緣__50 450 (例如250)
28再生長 P 柵極 1401340^^1^0 21017) CU 1.0(例如 0.2>
30再生長P+柵極 >5xlOi8(例如1.5x丨019} 0.1 1.0(例如0.2>
40P+外延層__> SxlOi8 (例如 1.5M019} 0.1 1.5 (例如 0.25}_
41丨I+緩沖層__> 5xl018 (例如 1.5X1019) 0.1 1.0 (例如 0.25>
46再生長 η-溝道 Ixl016-3XiO17(例如 24017) O.卜 1.0 (例如 0.25)
48丨再生長H+溝道>5xl018(例如1.5x丨O19)丨0.1 1.0丨例如0.25^盡管以上描述的是SiC半導體器件，不過其他的半導體材料也可用來制造所述器件。例如，器件的半導體材料可以是任一種寬帶隙半導體材料，包括但不限于Sic、GaN或GaAs0碳化硅以眾多(即，多于200種)不同的變化方式(多型)結(jié)晶。最重要的是3C_SiC(立方晶胞，閃鋅礦);2H-SiC ；4H-SiC ;6H-SiC (六方晶胞，纖維鋅礦);15R-SiC (菱面體晶胞)。對于功率器件而言4H多型更具吸引力，因為其具有較高的電子遷移率。盡管優(yōu)選4H-SiC，不過應當理解，舉例來說，本發(fā)明適用于由如砷化鎵和氮化鎵等其他的寬帶隙半導體材料制造的此處描述的器件和集成電路，并適用于碳化硅的其他多型。盡管在上面以及附圖中描述的是具有P型柵極的器件，但使用上述方法也可以制造具有η型柵極的器件。利用已知技術通過用施主材料或受主材料摻雜各層可形成器件的層。用于SiC的示例性的施主材料包括氮和磷。氮是用于SiC的優(yōu)選的施主材料。用于摻雜SiC的示例性的受主材料包括硼和鋁。鋁是用于SiC的優(yōu)選的受主材料。不過以上的材料僅是示例性的，可以使用任何可以摻雜到半導體材料中的受主材料和施主材料。用于再生長掩模的材料可以是TaC或C。也可以使用其他材料。例如，如果采用低溫外延工藝，SiO2可用作再生長掩模材料。再生長掩模材料的以上實例僅是示例性的，并非意圖進行限制。適宜的再生長掩模材料可基于再生長的材料的類型和再生長過程中所用的條件(例如溫度)進行選擇?？梢愿淖兇颂幟枋龅钠骷母鲗拥膿诫s水平和厚度以制造具有用于特定用途的所希望的特性的器件。類似地，也可以改變器件的各特征的尺寸以制造具有用于特定用途 的所希望的特性的器件。器件的各層可通過在合適的襯底上進行外延生長而形成。在外延生長的過程中可以對各層進行摻雜。雖然上述說明教導了本發(fā)明的原理且出于說明目的而提供了實例，但是本領域技術人員通過閱讀此公開內(nèi)容將會了解，可以進行形式和細節(jié)上的各種變化，而不脫離本發(fā)明的真正范圍。
權(quán)利要求
1.ー種具有選擇性再生長的柵極區(qū)的半導體器件，所述半導體器件包含 襯底； 形成在所述襯底上的P型緩沖層； 形成在所述緩沖層上的η型溝道層； 形成在所述溝道層上的凸起的η型區(qū)域；和 在凸起的η型區(qū)域之間的P型柵極區(qū)。
2.如權(quán)利要求I所述的半導體器件，其中，所述P型柵極區(qū)包括在凸起的η型區(qū)域之間的P—層和P+層。
3.如權(quán)利要求I所述的半導體器件，其中，所述P型柵極區(qū)為ー個P型層。
4.如權(quán)利要求I 3中任一項所述的半導體器件，所述半導體器件包含在所述η型區(qū)域上形成的歐姆接觸和在該歐姆接觸上形成的最終的金屬層，從而形成源接觸和漏接觸。
5.如權(quán)利要求I所述的半導體器件，其中，所述P型柵極區(qū)通過包括以下步驟的方法形成 將該器件的源區(qū)和柵極區(qū)用再生長掩模材料和蝕刻掩模材料進行圖案化形成再生長掩模和蝕刻掩模； 蝕刻該器件的未掩蔽部分直至所述溝道層； 在該器件的活性溝道區(qū)域上圖案化形成光致抗蝕劑蝕刻掩摸； 干式蝕刻該器件的未掩蔽部分直至所述襯底，并剝?nèi)ニ龉庵驴刮g劑蝕刻掩模和所述蝕刻掩模； 再生長所述P型柵極區(qū)；和 剝離所述再生長掩摸。
6.ー種具有選擇性再生長的源/漏區(qū)的半導體器件，所述半導體器件包含 襯底； 形成在所述襯底上的P型緩沖層； 形成在所述緩沖層上的η型溝道層； 生長在所述溝道層上的P型柵極層；和 在露出的所述溝道層上以及所述P型柵極層的側(cè)壁上再生長的η型源/漏區(qū)。
7.如權(quán)利要求6所述的半導體器件，其中，所述η型源/漏區(qū)包括在露出的所述溝道層上以及所述P型柵極層的側(cè)壁上再生長的η_層和η.層。
8.如權(quán)利要求6所述的半導體器件，其中，所述η型源/漏區(qū)通過包括以下步驟的方法形成 在所述P型柵極層上形成再生長掩模層，在所述再生長掩模層上圖案化形成干式蝕刻掩模； 蝕刻所述再生長掩模層和下面的所述P型柵極層直至露出下面的所述η型溝道層； 除去所述干式蝕刻掩模； 在與所述P型柵極層相鄰的露出的所述溝道層上以及所述P型柵極層的側(cè)壁上再生長所述η型源/漏區(qū)；和除去所述再生長掩摸。
全文摘要
本發(fā)明描述了使用下述方法制造的半導體器件，所述方法為自對準方法，并包括使用再生長掩模材料進行選擇性外延生長以形成器件的柵極區(qū)或源/漏區(qū)。所述方法可消除對離子注入的需要。所述器件可由諸如SiC等寬帶隙半導體材料制成。所述再生長掩模材料可以為TaC。這些器件可用于苛刻的環(huán)境，包括涉及接觸輻射和/或高溫的應用。
文檔編號H01L29/78GK102856387SQ20121035990
公開日2013年1月2日 申請日期2009年4月1日 優(yōu)先權(quán)日2008年4月14日
發(fā)明者約瑟夫·尼爾·梅雷特, 伊戈爾·桑金 申請人:Ss Sc Ip 有限公司