半導體封裝件及其制法與中介板結構的制作方法
【專利摘要】一種半導體封裝件及其制法與中介板結構，該半導體封裝件制法，包括切割一基材以形成多個中介板，再分別置放各該中介板于一承載件的多個開口上，且任二該開口之間具有間距，待形成第一封裝膠體以包覆該些中介板后，再移除該承載件，之后再結合至少一半導體組件于該中介板上。借由先切割該基材，以選擇良好的中介板重新排設，可避免于封裝后半導體組件與不良的中介板一并報廢。
【專利說明】半導體封裝件及其制法與中介板結構
【技術領域】
[0001]本發明涉及一種半導體封裝件，尤指一種具硅穿孔的半導體封裝件及其制法與中介板結構。
【背景技術】
[0002]在現行的覆晶技術因具有縮小芯片封裝面積及縮短信號傳輸路徑等優點，目前已經廣泛應用于芯片封裝領域，例如，芯片尺寸構裝(Chip Scale Package, CSP)、芯片直接貼附封裝(Direct Chip Attached, DCA)以及多芯片模塊封裝(Multi — Chip Module, MCM)等型態的封裝模塊，均可利用覆晶技術而達到封裝的目的。
[0003]于覆晶封裝工藝中，因芯片與封裝基板的熱膨脹系數的差異甚大，所以芯片外圍的凸塊無法與封裝基板上對應的接點形成良好的接合，使得凸塊易自封裝基板上剝離。另一方面，隨著集成電路的積集度的增加，因芯片與封裝基板之間的熱膨脹系數不匹配(mismatch),其所產生的熱應力(thermal stress)與翅曲(warpage)的現象也日漸嚴重，其結果將導致芯片與封裝基板之間的可靠度(reliability)下降，并造成信賴性測試失敗。
[0004]為了解決上述問題，遂發展出以半導體基材作為中介結構的工藝，通過于一封裝基板與一半導體芯片之間增設一娃中介板(Silicon interposer)。因該娃中介板與該半導體芯片的材質接近，所以可有效避免熱膨脹系數不匹配所產生的問題。
[0005]圖1A至圖1C為現有半導體封裝件I的制法。
[0006]如圖1A所示，于一整片娃中介板10中形成多個導電娃穿孔(Through-siliconvia, TSV) 100，再于該硅中介板10的上側形成線路重布結構(圖略)，以將半導體芯片11接置于該硅中介板10的上側，且借由導電凸塊110電性連接該導電硅穿孔100。
[0007]如圖1B所示，形成封裝膠體12于該硅中介板10上以包覆該半導體芯片11，以形成多個封裝體la。
[0008]如圖1C所示,于該娃中介板10的下側依需求形成線路重布結構(Redistributionlayer，RDL)13，再進行切單工藝，以將單一封裝體Ia借由多個導電凸塊14接置且電性連接于該封裝基板15。
[0009]然而，現有半導體封裝件I的制法中，該硅中介板10形成該導電硅穿孔100的制作成本極高，且該硅中介板10的每一硅中介板單元10’因工藝良率之故，往往存在有良好者與不良者。所以當半導體晶圓切割成半導體芯片11 (該半導體芯片11的制造成本也高)后，再經電性量測后，可選擇好的半導體芯片11接置于該硅中介板10上所對應的硅中介板單元10’上。因此，好的半導體芯片11可能會接置于不良的硅中介板單元10’上，導致于后續測試封裝體Ia后，需將好的半導體芯片11與供其接置的不良硅中介板單元10’ 一并報廢，而令制造該娃中介板10模塊的成本無法降低。
[0010]此外，若于形成該封裝膠體12之前即已發現不良的硅中介板單元10’，而不放置好的半導體芯片11于不良的硅中介板單元10’上，則該硅中介板10上將出現空位，致將無法控制該封裝膠體12的膠量，且因空位的位置并非可預期，將無法借由程控該封裝膠體12的流動路徑，也就是該封裝膠體12的流動路徑不一致，遂令無法均勻覆蓋該半導體芯片11。
[0011]另外，將半導體芯片11置放于未經切割的一整片硅中介板10上，該半導體芯片11的尺寸面積會受到限制，也就是該半導體芯片11的尺寸面積需小于該硅中介板單元10’的尺寸面積，所以該半導體芯片11的電極(即結合導電凸塊110處)的數量無法增加，導致該硅中介板單元10’的模塊功能及效率等受到限制。
[0012]因此，如何克服上述現有技術的種種問題，實已成目前亟欲解決的課題。
【發明內容】
[0013]鑒于上述現有技術的種種缺陷，本發明的主要目的在于提供一種半導體封裝件及其制法與中介板結構，可避免于封裝后半導體組件與不良的中介板一并報廢。
[0014]本發明的半導體封裝件包括:第一封裝膠體；中介板，其嵌埋于該第一封裝膠體中，且該中介板具有相對的第一表面與第二表面及連接該第一與第二表面的側面，并具有連通該第一與第二表面的多個導電穿孔，該導電穿孔具有相對的第一端面與第二端面，令該導電穿孔的第一端面對應該第一表面，且令該中介板的側面上覆蓋有該第一封裝膠體；以及至少一半導體組件，其設于該中介板的第一表面的上并電性連接該中介板。
[0015]本發明還提供一種半導體封裝件的制法，其包括:提供一具有相對的第一表面與第二表面的基材，該基材中具有連通該第一表面的多個導電穿孔，該導電穿孔具有相對的第一端面與第二端面，令該導電穿孔的第一端面對應該第一表面；切割該基材以形成多個中介板，各該中介板具有連接該第一與第二表面的側面；將各該中介板以其第一表面置于一承載件上，且該承載件具有多個開口，以令各該中介板分別對應置于各該開口中，又任二該開口之間具有間距；形成第一封裝膠體于該承載件上，以令該第一封裝膠體形成于該中介板的側面上并包覆該些中介板；移除該承載件；以及結合至少一半導體組件于該中介板的第一表面之上，且電性連接該中介板。
[0016]前述的制法中，該中介板的第一表面上具有多個導電組件，以令該導電組件位于該開口中，且該些導電組件電性連接該導電穿孔的第一端面。于移除該承載件后，該半導體組件結合于該些導電組件上，且電性連接該些導電組件。
[0017]前述的制法中，還包括形成粘著材料于該承載件的開口中，以將該中介板結合至該承載件。
[0018]前述的制法中，還包括于接置該半導體組件于該中介板的工藝后，進行切割工藝，以形成多個半導體封裝件。
[0019]前述的半導體封裝件及其制法中，該中介板的第一表面上具有線路重布結構，以電性連接該導電穿孔的第一端面，且該半導體組件結合至該線路重布結構并電性連接該線路重布結構。
[0020]前述的半導體封裝件及其制法中，還包括當移除該承載件之前或之后，形成線路重布結構于該中介板的第二表面上，且該線路重布結構電性連接該導電穿孔的第二端面。
[0021]前述的半導體封裝件及其制法中，該半導體組件與該中介板的導電穿孔的第一端面借由多個導電組件作電性連接。[0022]前述的半導體封裝件及其制法中，于移除該承載件后，該些導電組件凸出該第一封裝膠體的表面。
[0023]前述的半導體封裝件及其制法中，還包括形成第二封裝膠體于該第一封裝膠體上，以包覆該半導體組件。
[0024]前述的半導體封裝件及其制法中，還包括移除該第二封裝膠體的部分材質，以外露該半導體組件未接置該中介板的一側。
[0025]另外，前述的半導體封裝件及其制法中，還包括移除該中介板的第二表面的部分材質，以外露該導電穿孔的第二端面。
[0026]本發明還提供一種中介板結構，其包括:封裝膠體；以及中介板，其嵌埋于該封裝膠體中，且該中介板具有相對的第一表面與第二表面及連接該第一與第二表面的側面，并具有連通該第一與第二表面的多個導電穿孔，該導電穿孔具有相對的第一端面與第二端面，令該導電穿孔的第一端面對應該第一表面，且令該中介板的側面上覆蓋有該封裝膠體。
[0027]前述的中介板結構中，該中介板的第一表面與該封裝膠體的表面齊平。
[0028]前述的中介板結構中，該封裝膠體覆蓋該中介板的第二表面與該導電穿孔的第二端面。
[0029]前述的中介板結構中，該中介板的第二表面與該導電穿孔的第二端面外露于該封裝膠體。
[0030]前述的中介板結構中，該中介板的第二表面、該導電穿孔的第二端面與該封裝膠體的表面齊平。
[0031]前述的中介板結構中，還包括線路重布結構，其形成于該中介板的第一表面上，且電性連接該導電穿孔的第一端面。也包括導電組件，其形成于該線路重布結構上并凸出該封裝膠體的表面。此外，該線路重布結構的位置與該封裝膠體的表面位置齊高。
[0032]前述的中介板結構中，還包括導電組件，其形成于該中介板的第一表面上并凸出該封裝膠體的表面。
[0033]另外，前述的中介板結構中，還包括線路重布結構，其形成于該中介板的第二表面上，且電性連接該導電穿孔的第二端面。
[0034]由上可知，本發明的半導體封裝件及其制法與中介板結構，借由先切割該基材，以選擇良好的中介板重新排設于該承載件的開口上，再將好的半導體組件接置于良好的中介板，以避免現有技術的一并報廢的問題，所以可降低該中介板的生產成本。
[0035]此外，于該承載件的各該開口上重新排設該些中介板，可令該些中介板之間的間距大于該基材上的中介板的間距，所以可接置尺寸面積大于中介板的半導體組件于重新排設的該些中介板上，也就是半導體組件的尺寸面積不致受限。因此，該半導體組件的電極的數量能依需求增加，以提升該中介板的模塊功能及效率。
【專利附圖】
【附圖說明】
[0036]圖1A至圖1C為現有半導體封裝件的制法的剖視示意圖；
[0037]圖2A至圖2H為本發明的半導體封裝件的制法的第一實施例的剖視示意圖；其中，圖2A’為圖2A的上視圖；
[0038]圖3A至圖3C為本發明的半導體封裝件的制法的第二實施例的剖視示意圖；其中，圖3A’至圖3B’為圖3A至圖3B的另一方式；以及
[0039]圖4A至圖4C為本發明的中介板結構的不同實施例的剖視示意圖。
[0040]主要組件符號說明
[0041]1，2，2’半導體封裝件
[0042]la, 2a封裝體
[0043]10硅中介板
[0044]10’硅中介板單元
[0045]100導電硅穿孔
[0046]11半導體芯片
[0047]110,14導電凸塊`
[0048]12,42,42’封裝膠體
[0049]13，201，24，401，44線路重布結構
[0050]15封裝基板
[0051]20基材
[0052]2O’，40中介板
[0053]20a, 40a第一表面
[0054]20b, 20b’，40b第二表面
[0055]20c, 40c側面
[0056]200,400導電穿孔
[0057]200a, 400a第一端面
[0058]200b, 400b第二端面
[0059]202, 25, 402導電組件
[0060]21半導體組件
[0061]21a主動面
[0062]21b非主動面
[0063]22第一封裝膠體
[0064]23第二封裝膠體
[0065]3承載件
[0066]30開口
[0067]31粘著材料
[0068]4，4’，4”中介板結構
[0069]D間距
[0070]S，L切割路徑
[0071]t寬度。
【具體實施方式】
[0072]以下借由特定的具體實施例說明本發明的實施方式，本領域技術人員可由本說明書所揭示的內容輕易地了解本發明的其它優點及功效。
[0073]須知，本說明書所附圖式所繪示的結構、比例、大小等，均僅用以配合說明書所揭示的內容，以供本領域技術人員的了解與閱讀，并非用以限定本發明可實施的限定條件，所以不具技術上的實質意義，任何結構的修飾、比例關系的改變或大小的調整，在不影響本發明所能產生的功效及所能達成的目的下，均應仍落在本發明所揭示的技術內容得能涵蓋的范圍內。同時，本說明書中所引用的如“上”、“下”、“第一”、“第二”及“一”等用語，也僅為便于敘述的明了，而非用以限定本發明可實施的范圍，其相對關系的改變或調整，在無實質變更技術內容下，當也視為本發明可實施的范疇。
[0074]圖2A至圖2H為本發明的半導體封裝件2的制法的第一實施例的剖面示意圖。
[0075]如圖2A及圖2A’所不,提供一具有相對的第一表面20a與第二表面20b的基材20,該基材20中具有連通該第一表面20a的多個導電穿孔200，該導電穿孔200具有相對的第一端面200a與第二端面200b,令該導電穿孔200的第一端面200a外露于該基材20的第一表面20a。
[0076]于本實施例中，該基材20為晶圓或其它含娃的板材，且于該基材20的第一表面20a上可依需求形成線路重布結構(RDU201，以電性連接該導電穿孔200的第一端面200a。
[0077]此外，該線路重布結構201上具有多個導電組件202，且該些導電組件202可直接或借由該線路重布結構201電性連接該導電穿孔200的第一端面200a。
[0078]另外，該導電組件202為表面具有焊錫材料的金屬凸塊，如銅凸塊。
[0079]如圖2B所示，沿切割路徑S (如圖2A及圖2A’所示)切割該基材20，以形成多個中介板20’，使各該中介板20’具有連接該第一與第二表面20a，20b的側面20c。
[0080]接著,將各該中介板20’以其該第一表面20a置放于一承載件3的開口 30上,該承載件3具有多個開口 30，且任二該開口 30之間具有間距D。
[0081]于本實施例中，該間距D大于該切割路徑S的寬度t。
[0082]此外，該些導電組件202位于該開口 30中，且借由形成粘著材料31于該承載件3的開口 30中，以結合該中介板20’，并使該些導電組件202嵌入該粘著材料31中，以固定該中介板20’。
[0083]再者，有關中介板與承載件的結合方式繁多，并不限于上述。
[0084]另外，該導電組件202為凸塊或柱體，但并無特別限制。
[0085]如圖2C所示，形成第一封裝膠體22于該承載件3上，以形成封裝體2a，該第一封裝膠體22覆蓋該中介板20’的側面20c并包覆該些中介板20’。
[0086]如圖2D所示，移除該承載件3，以令該些導電組件202凸出該第一封裝膠體22的表面。
[0087]如圖2E所示，結合一個或多個半導體組件21于各該中介板20’的第一表面20a上方。
[0088]于本實施例中，該半導體組件21為芯片，且具有相對的主動面21a與非主動面21b，而該半導體組件21以其主動面21a接置于該些導電組件202上，使該半導體組件21借由該些導電組件202電性連接該中介板20’的線路重布結構201 (或導電穿孔200的第一端面 200a)。
[0089]于另一實施例中，所述的導電組件202也可設于該半導體組件21上，而不先設于該線路重布結構201上，當移除該承載件3之后，再將該半導體組件21借由導電組件202設于該中介板20’的第一表面20a上方。[0090]另外，該半導體組件21亦可以其主動面21a直接接置于該中介板20’的第一表面20a上或該線路重布結構201上，而不需形成該導電組件202。
[0091]如圖2F所示，形成第二封裝膠體23于該第一封裝膠體22上，以包覆該半導體組件21與該些導電組件202上。
[0092]于本實施例中，借由研磨方式，移除該第二封裝膠體23上側的部分材質，使該半導體組件21的非主動面21b與該第二封裝膠體23上側表面齊平，以外露該半導體組件21的非主動面21b。
[0093]此外，移除該第二封裝膠體23上側的部分材質可視需求而進行，并無特別限制。
[0094]另外，該半導體組件21的非主動面21b外露于該第二封裝膠體23上側，可供散熱之用。
[0095]如圖2G所示，移除該中介板20’的第二表面20b與該第一封裝膠體22下側的部分材質，使該中介板20’的第二表面20b’、該第一封裝膠體22下側表面與該導電穿孔200的第二端面200b齊平，以外露該導電穿孔200的第二端面200b。
[0096]此外，移除該中介板20’的第二表面20b與該第一封裝膠體22下側的部分材質，均可視需求而進行，并無特別限制。
[0097]如圖2H所示，形成線路重布結構(RDL) 24于該第一封裝膠體22下側與該中介板20’的第二表面20b’上，且該線路重布結構24電性連接該導電穿孔200的第二端面200b。
[0098]接著，可形成如焊球的導電組件25于該線路重布結構24上，以于切割工藝后，接置如封裝基板(圖略)或電路板(圖略)的電子裝置(圖略)。
[0099]之后，沿切割路徑L (如圖2H所示)，即對應該間距D處，進行切割工藝，以形成多個半導體封裝件2。
[0100]于本實施例中，該線路重布結構24的態樣繁多，可依需求制作，所以不詳述。
[0101]此外，切割路徑也可依需求而定，并不限于上述。
[0102]圖3A及圖3C為本發明的半導體封裝件2’的制法的第二實施例中。本實施例與第一實施例的差異在于未形成該第二封裝膠體23，其它工藝大致相同，所以不再贅述。
[0103]如圖3A所示，其為接續圖2D所示的工藝，可依需求以保護膜(圖略)覆蓋該些導電組件202，且借由研磨方式移除該中介板20’的第二表面20b與該第一封裝膠體22的部分材質，以外露該導電穿孔200的第二端面200b,使該中介板20’的第二表面20b’、該第一封裝膠體22下側表面與該導電穿孔200的第二端面200b齊平。
[0104]如圖3B所示，形成該線路重布結構(RDL)24，再移除該保護膜，以結合該半導體組件21。
[0105]如圖3C所示，形成該導電組件25，且進行切割工藝。
[0106]于另一方式中，其為接續圖2C所示的工藝。如圖3A’所示，先移除該中介板20’的第二表面20b與該第一封裝膠體22的部分材質，再形成該線路重布結構(RDL)24與該些導電組件25。接著，如圖3B’所示，移除該該承載件3，再結合該半導體組件21。之后，進行切割工藝，以形成如圖3C所示的結構。
[0107]本發明的制法乃借由先切割該基材20，選擇良好的中介板20’重新排設，再將好的半導體組件21接置于良好的中介板20’，以避免現有技術的一并報廢的問題，并能降低半導體封裝件2的制造成本。[0108]此外，借由該承載件3的開口 30重新排設該些中介板20’，不僅利于對位，且因該些中介板20’之間的間距D大于該基材20上的中介板20’的間距(即該切割路徑S的寬度t，且該寬度t極小)，而使該半導體組件21的尺寸面積較不受限，也就是該半導體組件21的尺寸面積可大于該中介板20’的尺寸面積。因此，該半導體組件21的電極(即結合導電組件202處)的數量能依需求增加，以提升該中介板20’的模塊功能及效率。
[0109]本發明還提供一種半導體封裝件2，2’，其包括:第一封裝膠體22、嵌埋于該第一封裝膠體22中的一中介板20’、以及設于該第一封裝膠體22上的一半導體組件21。
[0110]所述的中介板20’具有相對的第一表面20a與第二表面20b’及連接該第一與第二表面20a，20b’的側面20c，該中介板20’中并具有連通該第一與第二表面20a，20b’的多個導電穿孔200，該導電穿孔200具有相對的第一端面200a與第二端面200b，令該導電穿孔200的第一端面200a外露于該第一表面20a,且令該中介板20’的側面20c上覆蓋有該第一封裝膠體22。
[0111]所述的半導體組件21具有相對的主動面21a與非主動面21b，并以其主動面21a設置并電性連接于該中介板20’的第一表面20a。
[0112]所述的半導體封裝件2還包括第二封裝膠體23，形成于該第一封裝膠體22上，以包覆該半導體組件21，且該半導體組件21的非主動面21b外露于該第二封裝膠體23。
[0113]所述的半導體封裝件2，2’還包括線路重布結構24，形成于該第一封裝膠體22與中介板20’的第二表面20b’上，且該線路重布結構24電性連接該導電穿孔200的第二端面 200b。
[0114]所述的半導體封裝件2，2’還包括線路重布結構201，形成于該半導體組件21與中介板20’的第一表面20a之間，且該線路重布結構201電性連接該導電穿孔200的第一端面 200a。
[0115]于一實施例中，該中介板20’的第一表面20a借由多個導電組件202電性連接該導電穿孔200的第一端面200a與該半導體組件21的主動面21a，且該些導電組件202凸出該第一封裝膠體22的表面。
[0116]于一實施例中，該中介板20’的第二表面20b’與該導電穿孔200的第二端面200b
外露于該第一封裝膠體22。
[0117]圖4A至圖4C為本發明的中介板結構4，4 ’，4 ”，其包括封裝膠體42，42 ’、以及嵌埋于該封裝膠體42，42’中的一中介板40。
[0118]所述的中介板40具有相對的第一表面40a與第二表面40b及連接該第一與第二表面40a，40b的側面40c，該中介板40中并具有連通該第一與第二表面40a，40b的多個導電穿孔400，該導電穿孔400具有相對的第一端面400a與第二端面400b，令該導電穿孔400的第一端面400a外露于該第一表面40a。
[0119]所述的封裝膠體42，42’覆蓋該中介板40的側面40c。
[0120]所述的中介板結構4，4’，4”還包括一線路重布結構401，形成于該中介板40的第一表面40a上,且電性連接該導電穿孔400的第一端面400a。
[0121]所述的中介板結構4，4’，4”還包括導電組件402，形成于該中介板40的第一表面40a上并凸出該封裝膠體42，42’的表面。于本實施例中，該些導電組件402形成于該線路重布結構401上。[0122]于本實施例中，該線路重布結構401的位置與該封裝膠體42的表面位置齊高，如圖4A所不。于另一實施例中，若該中介板40的第一表面40a上未形成有該線路重布結構401，則該中介板40的第一表面40a與該封裝膠體42的表面齊平。另外，如圖4B及圖4C所示，該封裝膠體42’也可覆蓋該線路重布結構401 (或該中介板40的第一表面40a與該導電穿孔400的第一端面400a)。
[0123]于一實施例中，如圖4A所示，該封裝膠體42覆蓋該中介板40的第二表面40b與該導電穿孔400的第二端面400b。
[0124]于一實施例中，如圖4B所示，該中介板40的第二表面40b與該導電穿孔400的第二端面400b外露于該封裝膠體42’，例如，該中介板40的第二表面40b、該導電穿孔400的第二端面400b與該封裝膠體42’的下表面齊平。因此，如圖4C所示，該中介板結構4”還包括另一線路重布結構44，其形成于該中介板40的第二表面40b與該封裝膠體42’上，且電性連接該導電穿孔400的第二端面400b。
[0125]另外，有關該中介板結構4，4’，4”的材質或構成可參考上述圖2A至圖2H的說明，于此不再贅述。
[0126]綜上所述，本發明的半導體封裝件及其制法與中介板結構，主要借由先切割該基材，以選擇良好的中介板重新排設于該承載件的開口上，再將好的半導體組件接置于良好的中介板，以避免好的半導體組件接置于不良的中介板上，所以能避免于封裝后好的半導體組件需報廢的問題。
[0127]此外，于該承載件的開口上重新排設該些中介板，使該些中介板之間的間距大于未切割前該基材上的中介板的間距，所以能使用尺寸面積大于該中介板的半導體組件。因此，該半導體組件的電極的數量能依需求增加，以提升該中介板的模塊功能及效率。
[0128]上述實施例僅用以例示性說明本發明的原理及其功效，而非用于限制本發明。任何本領域技術人員均可在不違背本發明的精神及范疇下，對上述實施例進行修改。因此本發明的權利保護范圍，應如權利要求書所列。
【權利要求】
1.一種半導體封裝件，其包括: 第一封裝膠體； 中介板，其嵌埋于該第一封裝膠體中，且該中介板具有相對的第一表面與第二表面及連接該第一與第二表面的側面，并具有連通該第一與第二表面的多個導電穿孔，該導電穿孔具有相對的第一端面與第二端面，令該導電穿孔的第一端面對應該第一表面，且令該中介板的側面上覆蓋有該第一封裝膠體；以及 至少一半導體組件，其設于該中介板的第一表面之上并電性連接該中介板。
2.根據權利要求1所述的半導體封裝件，其特征在于，該中介板的第一表面與該半導體組件之間由多個導電組件作電性連接。
3.根據權利要求2所述的半導體封裝件，其特征在于，該些導電組件凸出該第一封裝膠體的表面。
4.根據權利要求1所述的半導體封裝件，其特征在于，該半導體封裝件還包括第二封裝膠體，其形成于該第一封裝膠體上，以包覆該半導體組件。
5.根據權利要求4所述的半導體封裝件，其特征在于，該半導體組件未接置該中介板的一側外露于該第二封裝膠體。
6.根據權利要求1或4所述的半導體封裝件，其特征在于，該中介板的第二表面與導電穿孔的第二端面外露于該第一封裝膠體。
7.根據權利要求1或4所述的半導體封裝件，其特征在于，該半導體封裝件還包括線路重布結構，其形成于該中介板的第二表面上，且該線路重布結構電性連接該導電穿孔的第二端面。
8.根據權利要求1所述的半導`體封裝件，其特征在于，該半導體封裝件還包括線路重布結構，其形成于該半導體組件與中介板的第一表面之間，且該線路重布結構電性連接該半導體組件與該導電穿孔的第一端面。
9.一種半導體封裝件的制法，其包括: 提供一具有相對的第一表面與第二表面的基材，該基材中具有連通該第一表面的多個導電穿孔，該導電穿孔具有相對的第一端面與第二端面，令該導電穿孔的第一端面對應該第一表面； 切割該基材以形成多個中介板，各該中介板具有連接該第一與第二表面的側面； 將各該中介板以其第一表面置于一承載件上，且該承載件具有多個開口，以令各該中介板分別對應置于各該開口中，又任二該開口之間具有間距； 形成第一封裝膠體于該承載件上，以令該第一封裝膠體形成于該中介板的側面上并包覆該些中介板； 移除該承載件；以及 結合至少一半導體組件于該中介板的第一表面之上，且電性連接該中介板。
10.根據權利要求9所述的半導體封裝件的制法，其特征在于，該制法還包括形成粘著材料于該承載件的開口中，以將該中介板結合至該承載件。
11.根據權利要求9所述的半導體封裝件的制法，其特征在于，該中介板的第一表面上具有線路重布結構，以電性連接該導電穿孔的第一端面，且該半導體組件結合至該線路重布結構并電性連接該線路重布結構。
12.根據權利要求9所述的半導體封裝件的制法，其特征在于，該中介板的第一表面上具有多個導電組件，以令該導電組件位于該開口中，且該些導電組件電性連接該導電穿孔的第一端面。
13.根據權利要求12所述的半導體封裝件的制法，其特征在于，于移除該承載件后，該些導電組件凸出該第一封裝膠體的表面。
14.根據權利要求12所述的半導體封裝件的制法，其特征在于，于移除該承載件后，該半導體組件結合于該些導電組件上，且電性連接該些導電組件。
15.根據權利要求9所述的半導體封裝件的制法，其特征在于，該半導體組件與該中介板的導電穿孔的第一端面借由多個導電組件作電性連接。
16.根據權利要求9所述的半導體封裝件的制法，其特征在于，該制法還包括形成第二封裝膠體于該第一封裝膠體上，以包覆該半導體組件。
17.根據權利要求16所述的半導體封裝件的制法，其特征在于，該制法還包括移除該第二封裝膠體的部分材質，以外露該半導體組件未接置該中介板的一側。
18.根據權利要求9或16所述的半導體封裝件的制法，其特征在于，該制法還包括移除該中介板的第二表面的部分材質，以外露該導電穿孔的第二端面。
19.根據權利要求9或16所述的半導體封裝件的制法，其特征在于，該制法還包括于移除該承載件之前或之后，形成線路重布結構于該中介板的第二表面上，且該線路重布結構電性連接該導電穿孔的第二端面。
20.根據權利要求9所述的半導體封裝件的制法，其特征在于，該制法還包括于接置該半導體組件于該中介板的工藝后，進行切割工藝，以形成多個半導體封裝件。
21.—種中介板 結構，其包括: 封裝膠體；以及 中介板，其嵌埋于該封裝膠體中，且該中介板具有相對的第一表面與第二表面及連接該第一與第二表面的側面，并具有連通該第一與第二表面的多個導電穿孔，該導電穿孔具有相對的第一端面與第二端面，令該導電穿孔的第一端面對應該第一表面，且令該中介板的側面上覆蓋有該封裝膠體。
22.根據權利要求21所述的中介板結構,其特征在于,該中介板的第一表面與該封裝膠體的表面齊平。
23.根據權利要求21所述的中介板結構，其特征在于，該封裝膠體覆蓋該中介板的第二表面與該導電穿孔的第二端面。
24.根據權利要求21所述的中介板結構,其特征在于,該中介板的第二表面與該導電穿孔的第二端面外露于該封裝膠體。
25.根據權利要求21所述的中介板結構，其特征在于，該中介板的第二表面、該導電穿孔的第二端面與該封裝膠體的表面齊平。
26.根據權利要求21所述的中介板結構，其特征在于，該中介板結構還包括線路重布結構，其形成于該中介板的第一表面上，且電性連接該導電穿孔的第一端面。
27.根據權利要求26所述的中介板結構，其特征在于，該中介板結構還包括導電組件，其形成于該線路重布結構上并凸出該封裝膠體的表面。
28.根據權利要求26所述的中介板結構，其特征在于，該線路重布結構的位置與該封裝膠體的表面位置齊高。
29.根據權利要求21所述的中介板結構，其特征在于，該中介板結構還包括導電組件，其形成于該中介板的第一表面上并凸出該封裝膠體的表面。
30.根據權利要求21所述的中介板結構，其特征在于，該中介板結構還包括線路重布結構，其形成 于該中介板的第二表面上，且電性連接該導電穿孔的第二端面。
【文檔編號】H01L23/24GK103681528SQ201210356327
【公開日】2014年3月26日 申請日期:2012年9月21日 優先權日:2012年9月10日
【發明者】莊冠緯, 林畯棠, 廖怡茜, 賴顗喆 申請人:矽品精密工業股份有限公司