具有半導體通孔的半導體器件的制作方法

專利名稱：具有半導體通孔的半導體器件的制作方法
具有半導體通孔的半導體器件技術領域
本發明的實施例涉及一種半導體器件，具體涉及一種溝槽晶體管器件以及一種用于產生溝槽晶體管器件的方法。
背景技術：
溝槽晶體管器件，諸如溝槽MOSFET(金屬氧化物半導體場效應晶體管)或溝槽IGBT (絕緣柵雙極晶體管)，是包括具有第一和第二表面的半導體基底(body)的垂直晶體管器件，其中集成了至少一個源極區、至少一個基底區、漂移區和漏極區。在IGBT中，源極和漏極區也被稱作發射極區，而基底區和漂移區也被稱作基極區。
通常，源極區和基底區集成在第一表面的區中，而漏極區集成在第二表面的區中并通過漂移區而與基底區分離。用于接通和關斷組件的至少一個柵電極布置在第一表面的區中的半導體基底的溝槽中。源極區通過源電極而電氣接觸，該源電極通常布置在第一表面之上并與柵極端子(柵極焊盤)電氣絕緣，其中該柵極端子(柵極焊盤)接觸柵電極。漏極區通過漏電極而電氣接觸，該漏電極通常布置在第二表面之上。
這種垂直晶體管組件可以安裝在載體上，其中垂直晶體管組件的第二表面面向該載體。在這種布置中，載體可以用作晶體管組件的漏極端子并可以進一步用作用于耗散半導體基底中生成的熱量的冷卻元件。當垂直晶體管元件作為開關而操作時， 主要在其有源區(例如，基底區和漂移區)中生成熱量。由于這些有源區被布置為與第一表面接近，而冷卻元件布置在第二表面上，因此從在pn結與第二表面之間布置的半導體基底的這些區產生相對高的熱阻。可以通過將冷卻元件布置在第一表面上來減小熱阻。然而，這種冷卻元件將使均布置在第一表面處的柵極和源電極短路。
因此，需要一種在耗散來自半導體組件的熱量方面具有更好屬性的半導體器件。 發明內容
第一實施例涉及一種半導體器件。所述半導體器件包括半導體基底，具有第一表面和第二表面；至少一個電極，布置在從所述第一表面延伸至所述半導體基底中的至少一個溝槽中；以及至少一個半導體通孔。所述至少一個半導體通孔沿所述半導體基底的垂直方向在所述半導體基底內延伸至所述第二表面，并通過通孔絕緣層與所述半導體基底電氣絕緣。所述至少一個電極沿所述半導體基底的第一橫向方向延伸通過所述通孔絕緣層，并電氣連接至所述至少一個半導體通孔。
第二實施例涉及一種用于產生半導體器件的方法。所述方法包括提供具有第一表面、第二表面和半導體通孔的半導體基底，所述半導體通孔沿所述半導體基底的垂直方向在所述半導體基底內延伸至所述第二表面并通過通孔絕緣層與所述半導體基底絕緣。所述方法還包括蝕刻從所述第一表面延伸至所述半導體基底中的至少一個第一溝槽，其中溝槽沿所述半導體基底的第一橫向方向延伸通過所述通孔絕緣層至所述半導體通孔中；在至少一個溝槽中形成至少一個電極，使得所述至少一個電極與所述半導體基底的半導體區介電絕緣并電氣連接至所述半導體通孔。此外，在所述第二表面上的所述半導體通孔上形成接觸電極。
本領域技術人員將在閱讀以下具體實施方式
并查看附圖后認識到附加的特征和優勢。


現在將參照附圖來說明示例 。附圖用于示出基本原理，從而僅示出對理解基本原理所必需的方面。附圖未按比例繪制。在附圖中，相同參考標記表示相似特征。
圖1，包括圖1A和1B，示出了包括半導體通孔的溝槽晶體管器件的第一實施例。
圖2示出了根據一個實施例的圖1A和IB的晶體管器件的垂直橫截面視圖。
圖3示出了根據第一實施例的圖1A和IB的晶體管器件的水平橫截面視圖。
圖4示出了根據第二實施例的圖1A和IB的晶體管器件的水平橫截面視圖。
圖5示出了根據第三實施例的圖1A和IB的晶體管器件的水平橫截面視圖。
圖6示出了根據第四實施例的圖1A和IB的晶體管器件的水平橫截面視圖。
圖7，包括圖7A至7C，示出了具有半導體通孔的晶體管器件的另一實施例。
圖8，包括圖8A至SC，示出了根據第一實施例的用于產生垂直晶體管器件的方法。
圖9，包括圖9A至9C，示出了用于產生半導體通孔和包圍該半導體通孔的通孔絕緣層的方法的實施例。
圖10，包括圖1OA至10B，示出了根據第一和第二實施例的半導體通孔的水平橫截面視圖。
圖11示出了根據另一實施例的半導體通孔的水平橫截面視圖。
圖12，包括圖12A至121，示出了用于產生垂直晶體管器件的方法的第二實施例。
圖13，包括圖13A和13B，示出了根據圖12A至121的方法的其他方法步驟。
圖14，包括圖14A至14J，示出了用于產生垂直晶體管器件的方法。
圖15示出了根據另一實施例的晶體管的垂直橫截面視圖。
圖16示出了包括溝槽電極和半導體通孔的半導體器件的垂直橫截面視圖。
具體實施方式
圖1A和IB示意性地示出了垂直晶體管器件(具體地，溝槽晶體管器件)的第一實施例。晶體管器件包括具有第一表面101和第二表面102的半導體基底100。圖1A和IB 中的每一個示出了半導體基底100的垂直橫截面視圖，其中圖1A在第一垂直截面A-A中示出了半導體基底100而圖1B在第二垂直截面B-B中示出了垂直橫截面視圖。這些垂直截面A-A、B-B與半導體基底100的第一和第二表面101、102垂直地延伸。圖1A和IB中的每一個僅示出了半導體基底100的部分。
參照圖1A，半導體器件包括半導體通孔4，半導體通孔4在半導體基底100內沿半導體基底100的垂直方向延伸至第二表面102。半導體基底100的“垂直方向”是與第一和第二表面101、102垂直的方向。半導體通孔4通過通孔絕緣層5與周圍的半導體基底100 電氣絕緣。通孔絕緣層5包括例如傳統電氣或介電絕緣材料,諸如氧化物、氮化物等。通孔絕緣層5還可以被實現為包括多個不同電氣絕緣層的復合層。
半導體通孔4電氣連接至半導體基底100的第二表面102的區中的柵連接電極 33。柵連接電極33形成柵極端子G，或電氣連接至晶體管器件的柵極端子G。半導體通孔 4將柵極端子G電氣連接至晶體管器件的柵電極21。
柵電極21至少部分地布置在溝槽中，該溝槽沿半導體基底100的垂直方向從第一表面101延伸。該溝槽以及因此柵電極21具有縱向方向，其中圖1A示出了沿縱向方向的垂直橫截面視圖而圖1B在與縱向方向垂直的截面中示出了垂直橫截面視圖。參照圖1A，具有柵電極21的溝槽沿半導體基底100的第一橫向方向延伸通過通孔絕緣層5至半導體通孔4中。柵電極21鄰接半導體通孔4以便電氣連接至半導體通孔4。柵電極21可以包括傳統柵電極材料，諸如金屬或多晶半導體材料，諸如多晶硅。
柵電極21通過柵極電介質22與半導體基底100介電絕緣。柵極電介質22可以包括傳統柵極電介質材料，諸如熱生長或沉積的氧化物。
在圖1A所示的實施例中，柵電極21在實現其所在的溝槽的底部和側壁處鄰接半導體通孔4。然而，這僅是示例。根據另一實施例(未示出)，柵電極21僅在溝槽的側壁處或在溝槽的底部處鄰接半導體通孔4。
參照圖1B，晶體管器件還包括漂移區11、漏極區12、源極區13和基底區14。源極區13布置在第一表面101的區中并電氣連接至布置在第一表面101上的源電極32。漏極區12布置在第二表面102的區中并電氣連接至布置在第二表面102上的漏電極31。基底區14鄰接源極區13和漂移區11并布置在源極區13與漂移區11之間。漂移區11可以鄰接漏極區12 (如圖所示)。根據另一實施例，與漂移區11相同摻雜類型的場終止區布置在漂移區11與漏極區12之間。例如，各個半導體區的摻雜濃度如下漂移區11 :1014cnT3至 IO17CnT3 ;源極區 13 和漏極區 12 :1O19CnT3 至 IO21CnT3 ;基底區 14 :1O16CnT3 至 1018cnT3。
參照圖1B，柵電極21從源極區13延伸通過基底區14至漂移區11或者至漂移區 11中，并通過柵極電介質22與這些半導體區介電絕緣。被布置在柵電極21之上的絕緣層 23將柵電極21與源電極32分離。源電極32還電氣連接至基底區14。對此，基底區14可以包括延伸至第一表面101的基底區部分。這是在圖1B的左部分中示出的。根據其他實施例，源電極32包括延伸通過源極區13至基底區14中的電極部分32’。這是在圖1B的右部分中不出的。
參照圖1A，半導體基底100包括晶體管單元區103和柵極連接區104。在晶體管單元區103中，布置了至少一個晶體管單元。一個晶體管單元包括縱向柵電極21和在縱向柵電極21的兩側布置的源極區和基底區13、14。圖1B示出了經過一個晶體管單元的垂直橫截面(關于這一點，如圖1B所示的布置還可以被視為包括兩個晶體管單元)。
柵極連接區104包括半導體通孔4、通孔絕緣層5、以及柵電極21的從晶體管單元區103延伸至半導體通孔4或者至半導體通孔4中的部分。盡管在圖1A所示的實施例中柵電極21延伸至半導體通孔4中，但是柵電極21僅延伸通過通孔絕緣層5至半導體通孔 4也將是足夠的。
參照圖2——圖2在布置在連接區104中且與柵電極21的縱向方向垂直地延伸的垂直截面C-C中示出了半導體基底100的垂直橫截面視圖，可以在半導體通孔4與晶體管單元區103之間的連接區104中省略源極區和基底區。
晶體管單元區103和半導體通孔4的多個不同實施方式是可能的。出于說明目的，參照圖3至6來說明四個不同實施方式。這些圖中的每一個在圖1A和IB所示的水平截面D-D中示出了半導體基底100的水平橫截面視圖。參照圖3，在晶體管單元區103中僅布置了一個晶體管單元，該一個晶體管單元的柵電極21布置在一個溝槽中。參照圖4，在晶體管單元區103中布置了多個晶體管單元，其中這些晶體管單元中的每一個包括布置在縱向溝槽中的柵電極21的一個部分。柵電極21的這些部分中的每一個沿第一橫向方向延伸通過通孔絕緣層5至半導體通孔4中，電氣連接至半導體通孔4，并通過半導體通孔4電氣連接至柵極端子G。由于半導體通孔4將柵電極21的每個部分電氣連接至柵極端子G，因此不需要將柵電極21的各個部分彼此電氣連接的連接。實現具有縱向柵電極或縱向柵電極部分的各個晶體管單元僅是示例。根據圖5所示的另一實施例，柵電極21是格柵形的，并具有延伸通過通孔絕緣層5至半導體通孔4中的部分。在圖5所示的實施例中，柵電極21的格柵是矩形格柵。然而，這僅是示例。柵電 極21還可以利用任何其他類型的格柵(諸如，六邊形格柵)而實現。在根據圖3至5的晶體管器件中，示出了柵電極21的部分或柵電極21的僅一個橫向端。在相對橫向端上，可以布置與柵電極21的部分或柵電極21的橫向端相連接的另一半導體通孔5，使得在這種情況下晶體管器件包括兩個半導體通孔4。這兩個半導體通孔4電氣連接至公共柵極端子G。然而，還可以僅在柵電極21的一個橫向端處提供半導體通孔。參照圖6所示的另一實施例，半導體通孔4包圍晶體管單元區103，并在柵電極21的這些縱向部分的兩個橫向端處均電氣連接至柵電極21的部分。圖6以與圖3至5所示的水平橫截面視圖相比更小的比例示意性地示出了晶體管器件的水平橫截面視圖。在圖6中將柵極電介質22和通孔絕緣層5示作粗線。圖7A至7C示出了根據另一實施例的溝槽晶體管器件的垂直橫截面視圖。圖7A在第一垂直截面A-A中示出了晶體管器件，圖7B在第二垂直截面B-B中示出了晶體管器件，而圖7C在第三垂直截面C-C中示出了晶體管器件。這些截面A-A、B-B, C-C與參照圖1A、IB和2說明的截面相對應。參照圖7A和1B，晶體管器件包括布置在與柵電極21相同的至少一個溝槽中且在柵電極21之下的場電極61。基本上，場電極61的幾何結構與柵電極21的幾何結構相對應，使得根據柵電極21的形式，場電極61可以包括多個縱向場電極部分或者可以具有格柵形幾何結構。場電極61通過場電極電介質62與半導體基底100介電絕緣,并通過另一介電層63與柵電極21介電絕緣。以下,該另一介電層63將被稱作電極間電介質63。根據一個實施例，場電極61電氣連接至源電極32。對此，場電極61可以包括沿半導體基底100的垂直方向延伸至源電極32且與柵電極21介電絕緣的部分。然而，在圖7A至7C中并未明確地不出這些部分。根據另一實施例，省略了電極間電介質63。在這種情況下,場電極61電氣連接至柵電極21。參照圖7B，場電極電介質62比柵極電介質22更厚。在圖7A所示的實施例中，場電極61僅布置在晶體管單元區103中，因此未沿第一橫向方向延伸至半導體通孔4。這也在圖7C中示出，圖7C示出了柵極連接區104中的晶體管器件的垂直橫截面視圖。
晶體管器件的操作原理與傳統晶體管器件(特別地，傳統MOSFET或傳統IGBT)的操作原理相對應。由于漏電極31和柵連接電極33布置在半導體基底100的相同表面(SP，第二表面102)上，而僅源電極32布置在第一表面101上，因此源電極32可以安裝至允許在操作期間高效冷卻半導體器件的冷卻元件(未示出)。在半導體器件的操作中，在基底區14與接近第一表面101的漂移區11之間的pn結處耗散在晶體管器件中耗散的大多數能量。通過將源電極32安裝至冷卻元件(未示出)，可以從半導體基底100高效地移除在pn結處生成的熱量。晶體管器件可以被實現為任何傳統類型的MOSFET或IGBT，其中晶體管器件的類型取決于各個半導體區的摻雜類型。在η型MOSFET中，源極區13、漂移區11和漏極區12是η摻雜的并且基底區11是P摻雜的，而在P型MOSFET中，源極區13、漂移區11和漏極區12是P摻雜的，而基底區14是η摻雜的。在IGBT中，漏極區12的摻雜類型與漂移區11互補。晶體管可以被實現為增強M0SFET。在這種情況下，與源極區13和漂移區11互補地摻雜的基底區14鄰接柵極電介質22。晶體管還可以被實現為耗盡晶體管。在這種情況下，與 源極區13和漂移區11相同摻雜類型的溝道區在源極區13與漂移區11之間沿柵極電介質22延伸。在圖1B和7Β中以虛線示出該溝道區15。圖1A和IB以及圖7Α和7C示意性地示出了晶體管器件的不同實施例。這些圖基本上示出了晶體管器件的不同實施例，其中當然，這些圖中示出的電極、介電層和半導體區的具體幾何結構或尺寸可以變化。特別地，柵電極21和場電極61的具體幾何結構可以根據用于產生晶體管器件的具體方法而變化。圖8Α至SC示出了用于產生以上說明的晶體管器件的方法的實施例。用于產生在第二表面102上具有漏電極31和柵連接電極33并且具有第一表面101的源電極32的垂直溝槽半導體器件的該方法包括三個主要工藝序列(方法步驟序列)。在圖8Α至SC中示出了這三個主要工藝序列的結果，圖8Α至8C中的每一個在與圖1A和7Α所示的截面A-A相對應的垂直截面中示出了半導體基底100的水平橫截面視圖。參照圖8Α，第一工藝序列包括在半導體基底100中形成通孔絕緣層5所包圍的半導體通孔4。以下參照圖9Α至9C、10A、10B、11和12來說明用于在半導體基底100中產生半導體通孔4的方法的實施例。參照圖8A，可以產生完全延伸通過半導體基底100的半導體通孔4，這意味著在半導體基底100內從第一表面101至第二表面102并且被通孔絕緣層5包圍。參照在圖8A中以點劃線示出的內容，可以產生半導體通孔4，使得其首先僅從第一表面101延伸至半導體基底100中但不完全延伸通過半導體基底100。在制造工藝的該階段，半導體基底10的第二表面102’尚不是晶體管器件的最終第二表面102。稍后在制造工藝中，在第二表面102’處移除半導體基底100的部分以便在第二表面102處揭開半導體通孔4。該移除工藝可以包括蝕刻工藝和/或拋光工藝，諸如化學拋光工藝、機械拋光工藝或化學機械拋光工藝(CMP )。例如，通過形成從第一表面101延伸至半導體基底100中的通孔絕緣層5來產生半導體通孔4。通孔絕緣層5將半導體基底100分為半導體通孔4和半導體基底100的其余區，其中在半導體基底100的其余區中，實現晶體管器件的至少一個晶體管單元。參照圖8A，半導體基底100可以包括兩個不同摻雜的半導體層，即第一半導體層110和第二半導體層120。第一半導體層110是例如半導體襯底，而第二半導體層120是例如外延層。根據一個實施例，第一半導體層Iio形成晶體管器件的漏極區12，而在第二半導體層120中實現漂移區11、源極和漏極區13、14和具有柵極電介質22的柵電極21。第二半導體層120的基本摻雜濃度低于第一半導體層110的基本摻雜濃度,而第二半導體層120的在后續工藝步驟中保持基本摻雜濃度的那些區形成晶體管器件的漂移區11。當半導體基底100包括兩個不同摻雜的半導體層110、120時，半導體通孔4包括兩個不同摻雜的通孔部分，即第一通孔部分41;與第一表面101相鄰并具有與第二層120的摻雜濃度相對應的摻雜濃度；以及第二通孔部分42，最終與第二表面102相鄰并連接至柵連接電極33。第二通孔部分42的摻雜濃度與第一層110的摻雜濃度相對應。參照圖SB，第二工藝序列包括形成柵電極21和柵極電介質22以及具有場電極電介質62和電極間電介質63的可選場電極61。該工藝序列還包括在柵電極21的頂部上形成使柵電極21與源電極32絕緣的絕緣層23。參照圖SC，第三工藝序列包括形成源極區和基底區(在圖SC中看不到)，在第一表面101上形成源電極32，并在第二表面102上形成漏電極31和柵連接電極33。當已經產生不完全延伸通過半導體基底100的半導體通孔4 (如圖8A中以點劃線示出)時，在產生漏電極31和柵連接電極33之前執行移除工藝。在該移除工藝中，移除半導體基底100的部分以便在第二表面102處揭開半導體通孔4。特別地，形成電極(諸如源電極32、柵電極33和漏電極31)可以包括將中間介電層沉積在半導體基底100的第一和/或第二表面101,102上；在中間介電層中形成延伸通過中間介電層至要通過相應電極而接觸的那些區(諸如源極區13、漏極區12和半導體通孔4)的接觸孔；以及將填充接觸孔的電極材料沉積在中間電介質上以便形成電極。電極材料是例如金屬，諸如銅、鋁、鎢等。然而，在圖中，僅示意性地示出了電極31、32、33,從而未示出這些中間電介質。以下參照圖9A至9C來說明用于產生半導體通孔4的方法的一個實施例。參照圖9A，形成從第一表面101延伸至半導體基底100中的環形溝槽130。該溝槽130不完全延伸通過半導體基底100，使得半導體基底100的第二表面102’在制造工藝的該階段尚不與晶體管器件的半導體基底的最終第二表面102相對應。參照圖1OA和IOB—圖1OA和IOB中的每一個示出了圖9A的半導體基底100的水平橫截面視圖，形成一個環形溝槽130，該環形溝槽130可以具有傳統幾何結構，諸如矩形幾何結構(參見圖10A)和橢圓形或圓形幾何結構(參見圖10B)、六邊形幾何結構或任何其他多邊形幾何結構(未示出)。在這些情況下，半導體通孔4基本上具有樁形幾何結構。
參照圖11所示的其他實施例，形成兩個環形溝槽130，其中半導體通孔4是這兩個溝槽之間的半導體區并且也具有環形幾何結構。再次參照圖9A，可以經由至少一個環形溝槽130將摻雜劑原子注入和/或擴散至半導體基底100中，特別地至鄰接半導體通孔4的至少一個溝槽130的側壁中。這些摻雜劑原子具有與在擴散和/或注入工藝之前形成半導體通孔4的摻雜劑原子相同的傳導類型。在圖9A中，參考標記41表示沿通過可選的擴散和/或注入工藝而形成的至少一個溝槽130的側壁的摻雜區。沿至少一個溝槽130的側壁的這些較高摻雜區有助于減小半導體通孔4的電阻。參照圖9B，利用電氣絕緣材料50 (諸如，氧化物或氮化物)來填充至少一個溝槽130。可以通過采用熱氧化工藝和/或通過沉積工藝來形成氧化物。
參照圖9C，填充至少一個溝槽130的電氣絕緣層50可以包括多個子層，諸如溝槽130的側壁和底部處的第一子層SO1和布置在第一子層SO1上且完全填充溝槽130的第二子層502。第一子層SO1可以是熱生長的氧化物，而第二子層502可以是沉積的氧化物或氮化物。在至少一個溝槽130中電氣絕緣層50的至少部分形成最終晶體管器件的通孔絕緣層5。以下參照圖12A至121來說明用于產生柵電極21的方法的第一實施例。圖12A至12C和12E至121示出了半導體基底100的垂直橫截面視圖，而圖12D示出了水平橫截面視圖。在垂直橫截面視圖中僅示出了半導體基底100的處于第一表面101之下的那些部分，其中產生柵電極21。在這些圖中未示出半導體基底100的第二表面102。
圖12A示出了在產生半導體通孔4和包圍半導體通孔4的絕緣層50之后半導體基底100的垂直橫截面視圖。參照圖12C，在半導體基底100的晶體管單元區103和連接區104中形成至少一個縱向溝槽140。至少一個溝槽140沿第一橫向方向延伸通過絕緣層50至半導體通孔4中。該溝槽140的幾何結構限定了柵電極21的幾何結構。參考參照圖3至4而提供的說明，可以形成一個溝槽140、多個平行溝槽140或具有格柵形幾何結構的溝槽140。形成至少一個溝槽140可以包括采用蝕刻掩模210的蝕刻工藝，蝕刻掩模210限定了至少一個溝槽140的大小和幾何結構。例如，在圖12C中也示出的蝕刻掩模210是氧化物硬掩模。參照圖12B，在形成蝕刻掩模210之前形成至少一個溝槽140可以包括從至少一個環形溝槽(圖9A中的130)的上區移除絕緣層50，這意味著從鄰接第一表面101的那些區移除。絕緣層50被移除的區的深度d可以與至少一個溝槽140的期望深度相對應。移除絕緣層50可以包括相對于半導體基底100的材料選擇性地蝕刻絕緣層50的材料的蝕刻工藝。在從環形溝槽的上區移除絕緣層50之后，產生蝕刻掩模210，其中蝕刻掩模210覆蓋不應在產生至少一個溝槽140時蝕刻的那些區中的半導體基底100的表面101。參照圖12C，蝕刻掩模210至少覆蓋不應在產生至少一個溝槽140時蝕刻的環形溝槽的那些區的側壁。參照圖12C，形成至少一個溝槽140，使得其沿第一橫向方向延伸至半導體通孔4中，但不完全延伸通過半導體通孔4，使得半導體通孔4的部分4’保持在溝槽140與環形溝槽的在產生至少一個溝槽140的工藝后保持的那些部分之間。根據另一實施例(在圖12C中以虛線示出)，至少一個溝槽140沿橫向方向延伸通過在半導體通孔4 一側的絕緣層50，通過半導體通孔4，至在半導體通孔另一側的絕緣層50或蝕刻掩模210或者至其中。盡管在圖12C中以實線示出的實施例中，半導體通孔4在底部處和在縱向端處鄰接溝槽(部分4’鄰接溝槽140的縱向端)，但是在以虛線示出的實施例中，半導體通孔4僅鄰接溝槽140的底部。圖12D在圖12C所示的截面F-F中示出了半導體基底100的水平橫截面視圖。圖12A至121示出了用于產生在一個橫向端處電氣連接至半導體通孔4的柵電極21的方法。然而，該方法可以容易地適配于用于產生在兩個橫向端處均電氣連接至半導體通孔的柵電極21的方法。參照圖12E，在至少一個溝槽140的底部和側壁處產生介電層22’。介電層22’的部分形成晶體管器件的柵極電介質22。例如，介電層22’是熱生長的氧化物層。
參照圖12F，移除介電層22’的覆蓋半導體通孔4的至少部分。參照圖12E，至少一個溝槽140具有鄰接半導體通孔4的側壁部分141和底部部分142。在圖12E和12F所示的實施例中，從這些側壁部分141和底部部分142完全移除介電層22’。然而，這僅是示例。還可以僅從側壁部分141和底部部分142之一移除介電層22’。參照圖12F，可選地將摻雜劑原子注入和/或擴散至半導體通孔4的在至少部分地移除介電層22’的移除工藝后揭開的那些區中。摻雜劑原子形成較高摻雜的通孔區42，其中該較高摻雜的區有助于減小在接下來的方法步驟中產生的柵電極21與半導體通孔4之間的電阻。參照圖12G，在至少一個溝槽140中形成柵電極21。形成柵電極21可以包括利用柵電極材料來完全填充溝槽140 ;以及將柵電極材料回蝕至低于第一表面101。參照圖12H，然后在柵電極21的頂部上產生絕緣層23。形成絕緣層23可以包括熱氧化工藝和/或沉積工藝。柵電極21包括例如金屬和/或多晶半導體材料，諸如多晶硅。
蝕刻掩模210可以在形成至少一個溝槽140后的工藝步驟期間保持在半導體基底10的第一表面上。參照圖121，然后從第一表面101移除蝕刻掩模210。例如，移除蝕刻掩模210可以包括拋光工藝,諸如機械拋光工藝、化學拋光工藝或化學機械拋光工藝。蝕刻掩模210可以保持在環形溝槽的在產生至少一個溝槽140的工藝中未蝕刻的那些部分中，并可以形成通孔絕緣層5的部分53。當產生蝕刻掩模210以使得其僅覆蓋環形溝槽的側壁時，利用絕緣材料來完全填充其余溝槽。在圖121中，參考標記53i表示蝕刻掩模210的保持在環形溝槽中的部分，而參考標記532表示完全填充溝槽的填充材料。參照圖121，通孔絕緣層5包括絕緣層50的部分以及蝕刻掩模210的部分53i和填充材料532。根據另一實施例，蝕刻掩模210完全填充柵電極21不延伸通過溝槽的那些部分中的環形溝槽。在這種情況下，不需要附加填充工藝。在形成柵電極21之后并且在形成源電極32之前，產生源極區和基底區13、14。這在圖13A和13B中示出，圖13A和13B中的每一個在經過柵電極21的截面B-B中示出了垂直橫截面視圖。圖13A示出了在圖121所示的工藝步驟后的垂直橫截面視圖。圖13B示出了在產生源極區和基底區13、14以及源電極32后的垂直橫截面視圖。例如，產生源極區和基底區13、14可以包括注入和/或擴散工藝，其中將摻雜劑原子引入到半導體基底100中。在形成源極區和基底區13、14之后，在第一表面101上形成源電極32。例如，通過沉積電極材料(諸如，金屬或多晶半導體材料)來產生源電極32。圖14A至14J示出了用于產生包括柵電極21和布置在該柵電極21中的場電極61的溝槽晶體管器件的方法。如在圖12A至12C所示的方法中那樣，形成從第一表面101延伸至半導體基底100中的至少一個第一溝槽140。形成至少一個溝槽140包括采用覆蓋半導體基底100的不將被蝕刻的那些區的蝕刻掩模210。圖14A示出了在形成蝕刻掩模210之后并且在蝕刻溝槽之前半導體基底100的垂直橫截面視圖。圖14B示出了在形成至少一個溝槽140之后半導體基底100的垂直橫截面視圖，而圖14C在截面F-F中示出了在形成至少一個溝槽140后的水平橫截面視圖。參照圖14C，形成至少一個溝槽140，使得其在柵極連接區104中比在晶體管單元區103中更寬。這可以通過合適地限定蝕刻掩模210的幾何結構而獲得。形成在柵極連接區104中比在晶體管單元區103中更寬的至少一個溝槽140還可以涉及至少一個溝槽140在柵極連接區104中比在晶體管單元區103中更深。然而，不需要這一點以便獲得期望的晶體管器件。參照圖14D，在至少一個溝槽140的底部和側壁上形成第一介電層62’。第一介電層62’的部分形成使場電極(圖7B中的61)與半導體基底100的周圍半導體區介電絕緣的場電極電介質62。參照圖14E，將第一電極層61’沉積在至少一個溝槽140中的第一介電層62’上。選擇第一電極層61’的層厚度，使得第一電極層61’完全填充晶體管單元區103中的至少一個溝槽，其中該溝槽較窄，并且第一電極層61’僅覆蓋柵極連接區104中的至少一個溝槽的底部和側壁，其中該溝槽較寬，以便將殘余溝槽140’留在柵極連接區104中。這在圖14F和14G中示出，圖14F和14G在截面G-G和H-H中示出了水平橫截面視圖，截面G-G和H-H延伸通過在晶體管單元區103和柵極連接區104中具有第一介電層62’和第一電極層61’的溝槽。假定wl是在形成第一介電層62’之后晶體管單元區103中的溝槽140的寬度。在這種情況下，所沉積的第一電極層61’的厚度大于溝槽寬度wl的50%，但小于柵極連接區 104中的較寬溝槽部分的溝槽寬度w2的50%。參照圖14H，然后使用例如各向同性蝕刻工藝，回蝕第一電極層61’。然而，也可以使用各向異性蝕刻工藝。在該蝕刻工藝中，在柵極連接區104中完全移除第一電極層61’，而在晶體管單元區103中，將第一電極層61’僅回蝕下至低于第一表面101，以便形成場電極61。在以下氧化物蝕刻工藝中，在回蝕第一電極層61’后揭開的那些部分中移除第一介電層62’。例如，從這些揭開的區移除第一介電層62’可以包括各向同性或各向異性蝕刻工藝。參照圖141，在場電極61上形成電極間電介質63。例如，形成電極間電介質63可以包括沉積工藝，諸如高密度等離子體(HDP)工藝。在該沉積工藝中，基本上僅將電極間電介質63沉積在水平表面上(諸如在溝槽的底部上以及在場電極61上)，但不沉積在垂直表面(諸如溝槽140的側壁)上。根據另一實施例，可以使用熱氧化工藝，熱氧化工藝形成電極間電介質63以及側壁上的氧化物層。在圖141所示的實施例中，不僅將電極間電介質63沉積在場電極61上，而且將其沉積在至少一個溝槽的底部的在移除第一介電層62’后揭開的那些部分上。此外，在至少一個溝槽140的在產生場電極61后保持的側壁上形成柵極電介質22。與參照圖12E和12F說明的工藝步驟類似，從鄰接半導體通孔4的側壁141移除柵極電介質62。電極間電介質63可以保持在鄰接半導體通孔4的底部區(如以虛線所示)上，但是還可以通過采用合適的蝕刻工藝而移除。可選地，可以將摻雜劑原子注入到半導體通孔4中以便產生圖14J所示的較高摻雜區42。參照圖14J，形成了柵電極21和處于柵電極21頂部上的絕緣層23。形成柵電極21和絕緣層23的工藝步驟可以與參照圖12G和12H說明的工藝步驟相對應。參照圖15——圖15示出了晶體管組件的垂直橫截面視圖，半導體基底100可以包括較高摻雜層110和較低摻雜層120，并且可以產生用于實現場電極61和柵電極21的溝槽，使得其在柵極連接區104中延伸至較高摻雜層110中，而其不在晶體管單元區103中延伸至形成漏極區12的較高摻雜層120。在這種情況下，柵電極21通過較高摻雜的通孔區42電氣連接至柵連接電極(圖15中未示出)。
取代給半導體基底100提供較高摻雜層和較低摻雜層，還可以給半導體基底100提供與漂移區11的期望摻雜濃度相對應的基本摻雜濃度并通過經由第二表面102將摻雜劑原子注入和或擴散至半導體基底100中來形成漏極區12。盡管參照具有與半導體通孔相連接的溝槽柵電極的晶體管器件公開了本發明的實施例，但是本發明不限于結合晶體管器件使用。取而代之，也可以在多個其他半導體器件中采用溝槽電極，該溝槽電極布置在半導體基底的第一表面的區中并連接至延伸通過半導體基底的半導體通孔。圖16示出了半導體器件的垂直橫截面視圖，該半導體器件包括具有第一表面101和第二表面102的半導體基底100并具有半導體通孔304，半導體通孔304在半導體基底100中沿垂直方向延伸至第二表面102，在第二表面102處接觸電極333電氣連接至半導體 通孔304。半導體通孔304通過絕緣層305與半導體基底100電氣絕緣。相應地，以上關于半導體通孔4、絕緣層5和柵電極33說明的內容分別適用于半導體通孔304、絕緣層305和接觸電極333。布置在半導體基底100的第一表面101的區中的溝槽中的溝槽電極321延伸至半導體通孔304中，并電氣連接至半導體通孔304。溝槽電極通過絕緣層322與半導體基底100絕緣。另一絕緣層323可以布置在溝槽電極323的頂部上。參照圖16，溝槽電極321電氣連接至傳感器370或者半導體基底100中集成的其他類型的集成電路。該傳感器或電路370僅在圖16中示意性地示出。傳感器是例如溫度傳感器、加速度傳感器、電流傳感器等。溝槽電極321電氣連接至傳感器370的一個端子以便將該端子電氣連接至接觸電極333。可以在一個半導體基底中實現彼此電氣絕緣的多個溝槽電極321、多個半導體通孔304和多個接觸電極333，以便使多個傳感器電氣接觸或者經由第二表面使一個傳感器的兩個或更多個端子接觸。此外，可以在一個半導體基底中實現以上參照圖1至15說明的溝槽晶體管以及傳感器或其他電路，其中晶體管的柵電極可以連接至第一半導體通孔，而傳感器可以連接至至少一個第二傳感器。盡管公開了本發明的各個示例性實施例，但是對于本領域技術人員來說將顯而易見，在不脫離本發明的精神和范圍的前提下可以進行各種改變和修改，這將實現本發明的一些優勢。對于本領域合理技術人員來說將顯而易見，可以用執行相同功能的其他組件合適地替代。應當提到，可以將參照具體附圖而說明的特征與其他附圖的特征進行組合，即使在未明確提及這一點的那些情況下亦如此。此外，可以在使用適當處理器指令的所有軟件實現中或者在利用硬件邏輯和軟件邏輯的組合以實現相同結果的混合實現中，實現本發明的方法。對本發明概念的這些修改意在被所附權利要求覆蓋。為了容易描述，使用諸如“下方”、“之下”、“下”、“上方”、“上”等空間相對術語來說明一個元件相對于第二元件的定位。除了與附圖中所示的那些定向不同的定向之外，這些術語意在涵蓋器件的不同定向。此外，還使用諸如“第一”、“第二”等術語來描述各種元件、區、部分等，且這些術語也不意在限制。在整個描述中，相似的術語指代相似的元件。如這里使用的術語“具有”、“含有”、“包含”、“包括”等是開放型術語，其指示所聲明的元素或特征的存在，但不排除附加元素或特征。冠詞“一”、“一個”或“該”意在包括復數以及單數，除非上下文另有清楚指示。要理解，可以將這里描述的各個實施例的特征彼此組合，除非另有具體指出。盡管這里示出并描述了具體實施例，但是本領域普通技術人員將意識到，在不脫.離本發明的范圍的前提下可以用多種替換和/或等同實施方式替代所示出和描述的具體實施例。本申請意在覆蓋這里討論的具體實施例的任何適配或變型。因此，旨在本發明僅由權利要求及其等同方式限制。
權利要求
1.一種半導體器件，包括 半導體基底，具有第一表面和第二表面； 至少一個電極，布置在從所述第一表面延伸至所述半導體基底中的至少一個溝槽中；半導體通孔，沿所述半導體基底的垂直方向在所述半導體基底內延伸至所述第二表面，所述半導體通孔通過通孔絕緣層與所述半導體基底電氣絕緣；以及 其中所述至少一個電極沿所述半導體基底的第一橫向方向延伸通過所述通孔絕緣層并電氣連接至所述半導體通孔。
2.根據權利要求1所述的半導體器件，其中所述半導體器件是所述至少一個電極形成柵電極的晶體管器件。
3.根據權利要求2所述的半導體器件，還包括 源極區、基底區、漂移區和漏極區，所述基底區布置在所述源極區與所述漂移區之間，且所述漂移區布置在所述基底區與所述漏極區之間； 源電極，布置在所述第一表面上并電氣連接至所述源極區； 漏電極，布置在所述第二表面上并電氣連接至所述漏極區；以及 柵極電介質，使所述柵電極與所述源極區和所述基底區介電絕緣。
4.根據權利要求3所述的半導體器件，其中所述漂移區和所述漏極區具有相同摻雜類型。
5.根據權利要求3所述的半導體器件，其中所述漂移區和所述漏極區具有互補摻雜類型。
6.根據權利要求1所述的半導體器件，還包括 場電極，布置在所述至少一個溝槽中關于所述第一表面低于所述柵電極并與所述柵電極介電絕緣；以及 場電極電介質，使所述場電極與所述半導體基底介電絕緣。
7.根據權利要求6所述的半導體器件，其中所述場電極沿所述第一橫向方向布置為遠離所述通孔絕緣層。
8.根據權利要求6所述的半導體器件，其中所述場電極沿所述第一橫向方向延伸通過所述通孔絕緣層并與所述半導體通孔電氣絕緣。
9.根據權利要求1所述的半導體器件，其中所述半導體通孔還包括通過所述柵電極而電氣接觸的接觸區，所述接觸區比所述半導體通孔的鄰接所述接觸區的區具有更高的摻雜濃度。
10.根據權利要求3所述的半導體器件，還包括多個晶體管單元，每個單元包括源極區、基底區和柵電極。
11.根據權利要求10所述的半導體器件，其中所述半導體通孔在所述半導體基底的水平平面中具有環形形式并包圍所述多個晶體管單元。
12.根據權利要求1所述的半導體器件，其中所述至少一個電極在所述第一表面的區中電氣連接至所述半導體基底中集成的傳感器。
13.根據權利要求12所述的半導體器件，其中所述傳感器是溫度傳感器或電流傳感器之一 O
14.根據權利要求1所述的半導體器件，還包括至少兩個電極和至少兩個半導體通孔，每個電極連接至所述半導體通孔之一。
15.一種用于產生半導體器件的方法，包括 提供具有第一表面、第二表面和半導體通孔的半導體基底，所述半導體通孔沿所述半導體基底的垂直方向在所述半導體基底內延伸至所述第二表面并通過通孔絕緣層與所述半導體基底絕緣； 蝕刻從所述第一表面延伸至所述半導體基底中的至少一個溝槽，其中所述至少一個溝槽沿所述半導體基底的第一橫向方向延伸通過所述通孔絕緣層至所述半導體通孔中； 在所述至少一個溝槽中形成至少一個電極，使得所述至少一個電極與所述半導體基底的半導體區介電絕緣并電氣連接至所述半導體通孔；以及 在所述第二表面上的所述半導體通孔上形成接觸電極。
16.根據權利要求15所述的方法，其中所述半導體器件是晶體管器件且所述至少一個電極是柵電極。
17.根據權利要求16所述的方法，其中形成至少一個柵電極還包括 至少在所述至少一個溝槽的側壁上形成柵極電介質； 從所述至少一個溝槽的鄰接所述半導體通孔的至少一些表面區移除所述柵極電介質，以便在所述至少一個溝槽中揭開所述半導體通孔；以及 在所述柵極電介質上以及在所述半導體通孔的揭開區上在所述至少一個溝槽中形成柵電極。
18.根據權利要求15所述的方法，還包括在形成柵電極之前 在所述至少一個溝槽中形成場電極，使得所述場電極通過場電極電介質與所述半導體基底介電絕緣；以及 在所述至少一個溝槽中的所述場電極上形成絕緣層。
19.根據權利要求18所述的方法，其中形成場電極還包括 將場電極材料沉積在所述至少一個溝槽中的所述場電極電介質上；以及 從所述至少一個溝槽鄰接所述半導體通孔的第一溝槽區移除所述場電極材料，同時將所述場電極材料至少部分地留在遠離所述半導體通孔的第二溝槽區中，以便形成所述場電極。
20.根據權利要求19所述的方法，其中形成至少一個溝槽，使得所述至少一個溝槽的寬度在所述第一溝槽區中比在所述第二溝槽區中大。
21.根據權利要求20所述的方法，其中形成場電極還包括利用所述場電極材料來完全填充所述第二溝槽區中的所述至少一個溝槽，同時僅覆蓋所述第一溝槽區中的所述至少一個溝槽的底部和側壁。
22.根據權利要求21所述的方法，還包括回蝕所述第二溝槽區中的場電極材料以便形成所述場電極，同時移除所述第一溝槽區中的場電極材料。
23.根據權利要求15所述的方法，其中形成至少一個溝槽包括 在鄰接所述第一表面的區中移除所述通孔絕緣層以便形成包圍所述半導體通孔的環形溝槽； 形成蝕刻掩模，所述蝕刻掩模留下所述半導體通孔的部分和所揭開的半導體通孔的部分；以及在所述半導體通孔的未被所述蝕刻掩模覆蓋的那些區中蝕刻所述至少一個溝槽。
24.根據權利要求23所述的方法，其中形成蝕刻掩模包括至少部分地填充環形溝槽的被所述蝕刻掩模覆蓋的那些區。
25.根據權利要求24所述的方法，其中所述蝕刻掩模保持在所述環形溝槽中并部分地形成所述通孔絕緣層。
26.根據權利要求15所述的方法，其中所述半導體基底在鄰接所述第一表面的區中具有第一基本摻雜濃度，并且具有基本摻雜濃度的半導體基底的區形成漂移區，所述方法還包括 在所述第一表面的區中形成源極區和基底區，使得所述基底區布置在所述源極區與所述漂移區之間；以及 在所述第一表面上形成源電極。
27.根據權利要求26所述的方法，其中所述半導體基底在鄰接所述第二表面的區中具有第二基本摻雜濃度，并且具有所述第二基本摻雜濃度的區形成漏極區，所述方法還包括 在所述第二表面上形成與所述漏極區電氣接觸的漏電極。
28.根據權利要求25所述的方法，還包括 在所述半導體基底的鄰接所述第二表面的區中形成漏極區；以及 在所述第二表面上形成與所述漏極區電氣接觸的漏電極。
全文摘要
本發明涉及具有半導體通孔的半導體器件。一種半導體器件包括半導體基底，具有第一表面和第二表面；至少一個電極，布置在從所述第一表面延伸至所述半導體基底中的至少一個溝槽中；以及半導體通孔，沿所述半導體基底的垂直方向在所述半導體基底內延伸至所述第二表面。所述半導體通孔通過通孔絕緣層與所述半導體基底電氣絕緣。所述至少一個電極沿所述半導體基底的第一橫向方向延伸通過所述通孔絕緣層并電氣連接至所述半導體通孔。
文檔編號H01L21/28GK103022132SQ20121035381
公開日2013年4月3日 申請日期2012年9月21日 優先權日2011年9月23日
發明者A.P.邁澤爾, M.聰德爾 申請人:英飛凌科技股份有限公司