半導體器件的金屬布線及半導體器件的金屬布線形成方法

半導體器件的金屬布線及半導體器件的金屬布線形成方法
【專利摘要】本發明的一個實施例所提供的半導體器件的金屬布線，包含數字隔離區域、第一下部金屬、第一上部金屬、層疊在第一下部金屬與第一上部金屬之間的多個層間絕緣膜，每一個層間絕緣膜包含至少一個接觸插塞，布置在最下側的層間絕緣膜的接觸插塞與第一下部金屬接觸，布置在最上側的層間絕緣膜的接觸插塞與第一上部金屬接觸，在相鄰的兩個層間絕緣膜中，一側層間絕緣膜的接觸插塞與另一側層間絕緣膜的接觸插塞相互接觸。
【專利說明】半導體器件的金屬布線及半導體器件的金屬布線形成方法
【技術領域】
[0001]本發明涉及一種使用數字隔離器的半導體器件的金屬布線及半導體器件的金屬布線形成方法。
【背景技術】
[0002]對半導體器件進行金屬布線時，在接通5千伏以上的高電壓的區域，為了絕緣而在下部金屬和上部金屬之間形成利用非常厚的氧化膜的數字隔離區域。這種利用氧化膜的數字隔離區域有時與一般的低電壓器件混合而形成。
[0003]一般的低電壓半導體器件的金屬布線通過在適當厚度的層間絕緣膜上反復使用金屬和過孔(via)而形成。用于低電壓的層間絕緣膜的厚度相比于前述的數字隔離器厚度薄很多。并且，過孔中埋入金屬物質而形成接觸插塞。接觸插塞布置在各個金屬之間，通過多個金屬和布置在多個金屬之間的接觸插塞形成半導體器件的金屬布線。
[0004]為此，現有的半導體器件的金屬布線需要進行用于形成各個金屬的金屬形成工藝和用于形成各個接觸插塞的過孔形成工藝。
[0005]但是，由于前述的數字隔離器所使用的物質的氧化膜厚度與用于低電壓的層間絕緣膜的厚度差較大，因此當通過現有的半導體器件的金屬布線同時制作數字隔離器和低電壓器件時，如果基于現有的方法，會存在形成多個金屬和多個接觸插塞所需的工藝數變多，隨之工藝費用增加、工藝效率降低的問題。
[0006]例如，與在數字隔離器中所使用的氧化膜厚度為17 μ m相比，用在低電壓器件的形成在上部金屬層與下部金屬層之間的層間絕緣膜為Iym左右。并且，低電壓器件最少需要4個金屬布線層以形成金屬布線。因此，為了形成4個金屬布線，形成有3個層間絕緣膜。在此，即使形成4個金屬布線和3個層間絕緣膜，其總厚度不過約4?5 μ m。也就是說，與數字隔離器的厚度相比，產生約12?13μπι的厚度差。為了給低電壓器件的最終金屬層施加電信號，需要增設焊盤，此時需要進行與形成在最終金屬層上的絕緣膜的厚度相應的蝕刻工藝。對12?13 μ m的厚度進行一次性蝕刻將存在工藝費用增加、工藝時間變長而導致工藝效率降低的問題。
[0007]并且，在平坦的絕緣膜上形成金屬圖案和層間絕緣膜的情況下，由于金屬圖案的彎曲，導致層間絕緣膜也會發生彎曲。為了去除這種彎曲的面，進行使沉積的層間絕緣膜平坦化的工藝(CMP:化學機械拋光)。但是，即使進行平坦化工藝，層間絕緣膜的彎曲也無法全部去除。其理由在于，根據金屬圖案的密度，在金屬圖案密度高的區域比低的區域發生的蝕刻相應減少。因此，相對于有金屬圖案的區域而言，在沒有金屬圖案的區域上整體高度產生差異。即，發生階梯差的問題，層間絕緣膜和金屬層越多，階梯差越嚴重。然而，在存在這種問題的狀態下應用數字隔離器時，會產生更多的階梯差，因此需要解決這種問題。

【發明內容】

[0008]本發明的目的在于提供一種能夠提高半導體器件的金屬布線工藝效率的半導體器件的金屬布線和半導體器件的金屬布線形成方法。
[0009]為了達到上述目的，本發明的一個實施例的半導體器件的金屬布線，用于對相鄰地布置有低電壓施加區域和高電壓施加區域的半導體器件施加電壓，其特征在于包含:數字隔離區域；與所述半導體器件電連接的第一下部金屬；與外部電源電連接的第一上部金屬；多個層間絕緣膜，該多個層間絕緣膜層疊在所述第一下部金屬與所述第一上部金屬之間，每一個層間絕緣膜包含用于電連接所述第一下部金屬和所述第一上部金屬的至少一個接觸插塞，布置在最下側的層間絕緣膜的接觸插塞與所述第一下部金屬接觸，布置在最上側的層間絕緣膜的接觸插塞與所述第一上部金屬接觸，在相鄰的兩個層間絕緣膜中，一側層間絕緣膜的接觸插塞與另一側層間絕緣膜的接觸插塞相互接觸。
[0010]在相鄰的兩個層間絕緣膜中，一側層間絕緣膜的接觸插塞可以與另一側層間絕緣膜的接觸插塞相互交錯地接觸。
[0011]在相鄰的兩個層間絕緣膜中，一側層間絕緣膜的接觸插塞可以與另一側層間絕緣膜的接觸插塞相互垂直地接觸。
[0012]并且，進一步包含形成在相鄰的兩個層間絕緣膜之間的蝕刻停止層，所述接觸插塞可以貫通所述蝕刻停止層。
[0013]所述層間絕緣膜可以是氧化膜。
[0014]所述層間絕緣膜可以通過拉伸膜和壓縮膜交替沉積η次(η為自然數)而形成。
[0015]所述層間絕緣膜可以在最上部布置所述壓縮膜。
[0016]在相鄰的兩個層間絕緣膜中，一側層間絕緣膜的接觸插塞的寬度與另一側層間絕緣膜的接觸插塞的寬度相同。
[0017]所述接觸插塞可由鎢或銅制造。
[0018]所述接觸插塞具有金屬布線和接觸插塞功能,各接觸插塞可以由同一個物質構成。
[0019]所述數字隔離區域可以是高電壓施加區域。
[0020]并且，可以進一步包含分別形成在所述數字隔離區域的上部和下部的第二上部金屬和第二下部金屬。
[0021]所述第二上部金屬和所述第二下部金屬可分別對應于所述第一上部金屬和所述第一下部金屬。
[0022]所述第二上部金屬和所述第二下部金屬之間可形成層間絕緣膜和蝕刻停止層。
[0023]在所述數字隔離區域中，所述層間絕緣膜和所述蝕刻停止層的總厚度之和可以為15 ?40 μ m0
[0024]每一個層間絕緣膜的厚度可以為I?5 μ m。
[0025]所述數字隔離區域的層間絕緣膜可在形成所述第一上部金屬和所述第一下部金屬之間的層間絕緣膜的同一個工藝中形成。
[0026]并且，本發明的另一個實施例的半導體器件的金屬布線，其特征在于，包含:數字隔離器元件；虛擬圖案，該虛擬圖案包圍所述數字隔離器元件，所述虛擬圖案包含第一下部金屬和第一上部金屬、在所述第一下部金屬與所述第一上部金屬之間層疊的多個層間絕緣膜、形成在所述多個層間絕緣膜的接觸插塞，在相鄰的兩個層間絕緣膜中一側層間絕緣膜的接觸插塞與另一側層間絕緣膜的接觸插塞相接觸。[0027]所述數字隔離器元件可包含數字隔離區域。
[0028]所述數字隔離區域在上部和下部可分別形成第二上部金屬和第二下部金屬。
[0029]所述第二上部金屬和所述第二下部金屬可分別對應于所述第一上部金屬和所述第一下部金屬。
[0030]所述第二上部金屬和所述第二下部金屬之間可形成層間絕緣膜和蝕刻停止層。
[0031]在所述數字隔離區域中，所述層間絕緣膜和所述蝕刻停止層的總厚度之和可以為15 ?40 μ m。
[0032]每一個層間絕緣膜的厚度可以為I?5 μ m。
[0033]如上所述，根據本發明的各種實施例，可以提高半導體器件的金屬布線工藝效率。【專利附圖】

【附圖說明】
[0034]圖1為示出本發明的一個實施例的半導體器件的金屬布線的概略剖視圖。
[0035]圖2至圖8為示出圖1的半導體器件的A區域的金屬布線形成方法的概略剖視圖。
[0036]圖9至圖11為概略示出本發明的多種實施例的溝道式過孔排列形態的剖視圖。
[0037]圖12至圖14為示出本發明的多種實施例的半導體器件的金屬布線形態的概略剖視圖。
【具體實施方式】
[0038]本發明將通過參照附圖詳細說明本發明的優選實施例而變得更加清楚。這里所描述的實施例是為了有助于理解發明而示出的示例性實施例，但應該知道，本發明可進行與在此說明的實施例不同的多種變更后實施。并且，為了有助于理解發明，附圖并沒有以實際比例示出，一些構成要素的尺寸可能被放大示出。
[0039]圖1為示出本發明的一個實施例的半導體器件的金屬布線的概略剖視圖。
[0040]參照圖1，半導體器件d的金屬布線10包括下部金屬100a、上部金屬200a、層間絕緣膜300以及蝕刻停止層400。
[0041]半導體器件d是利用半導體的導電特性的固體器件，可根據在電路中的作用而分類為二極管、晶體管、集成電路、阻抗、線圈、電容器、開關等。半導體器件d形成在基板s上，為了半導體器件d之間的絕緣而覆蓋由氧化膜構成的絕緣膜i。
[0042]金屬布線10用于向形成在基板s上的半導體器件d施加電壓。圖1中由A部分和B部分區分低電壓施加區域和高電壓施加區域。具體來講，A部分為低電壓施加區域，B部分為高電壓施加區域。由設計上的原因或其他不同的重要原因，半導體上可能存在施加高電壓的區域。高電壓施加區域B上形成有數字隔離器元件。由于數字隔離器元件的金屬圖案密度低，因此可以圍著數字隔離器的周邊增設虛擬區域。若形成虛擬區域，則可以改善層間絕緣膜的平坦化。在虛擬區域可使用低電壓施加區域中所使用的金屬布線10。然而，形成在虛擬區域的低電壓用金屬布線無需與半導體器件d相連。
[0043]高電壓施加區域B包含數字隔離區域，為了耐高電壓，需要有起到絕緣作用的一定厚度t以上的層間絕緣膜。例如，當需要20000V以上的高電壓時，所需的層間絕緣膜厚度約為17μπι以上。但是，在沉積裝置上可一次性層積的層間絕緣膜的厚度有限(例如，5μπι)。因此，如果用于絕緣的厚度超過該范圍，則需要沉積多個層間絕緣膜。[0044]根據半導體工藝特性，層間絕緣膜的沉積不僅形成在高電壓施加區域B，同時還形成在低電壓施加區域A。這里，低電壓的范圍可以是2?10V。因此，低電壓施加區域A也可以在第一下部金屬IOOa和第一上部金屬200a之間沉積多個層間絕緣膜。包含數字隔離區域300、400的高電壓施加區域B也可以在第二下部金屬IOOb和第二上部金屬200b之間沉積多個層間絕緣膜300。數字隔離區域的第二下部金屬IOOb和第二上部金屬200b分別對應于低電壓施加區域A的第一下部金屬IOOa和第一上部金屬200a。如圖1所不，數字隔離區域不設有用于連接第二下部金屬IOOb和第二上部金屬200b的接觸插塞，而形成有多個層間絕緣膜300和蝕刻停止膜400。多個層間絕緣膜300和蝕刻停止膜400的厚度t合計為15?40μπι，非常厚。當沒有這種數字隔離器而僅形成低電壓器件時，若考慮到通常層間絕緣膜的總厚度為4?5 μ m左右，則可以說用在數字隔離區域的層間絕緣膜的厚度非常厚。
[0045]如此，本發明的一個實施例的金屬布線10是關于在高電壓區域形成15?40 μ m厚度的厚層間絕緣膜，在低電壓施加區域A層疊多個溝道式過孔層的情況的金屬布線。
[0046]第一下部金屬IOOa與半導體器件d電連接。第一下部金屬IOOa形成在絕緣膜i上。第一下部金屬IOOa由金屬物質制造，以能夠進行電布線。金屬物質使用電導性優秀的物質，鋁或銅金屬。但這只是示例性例子，金屬物質當然還可以使用電導性優秀的其他物質。
[0047]第一上部金屬200a與外部電源(未圖不)電連接。第一上部金屬200a形成在布置在最上部的層間絕緣膜300的上部。第一上部金屬200a與第一下部金屬IOOa相同，都由金屬物質制造。第一上部金屬200a也與第一下部金屬IOOa相同，一般由招構成。但這只是示例性例子，第一上部金屬200a當然也可以使用電導性優秀的其他不同物質。
[0048]層間絕緣膜300被層疊在第一下部金屬IOOa與第一上部金屬200a之間，根據所需的第一下部金屬IOOa與第一上部金屬200a之間的厚度而具備多個。多個層間絕緣膜300在第一下部金屬IOOa與第一上部金屬200a之間沿上下方向層疊。S卩，由第一層間絕緣膜300a、第二層間絕緣膜300b、第三層間絕緣膜300c、第四層間絕緣膜300d以及第五層間絕緣膜300e構成。各層間絕緣膜300由氧化膜構成。并且，氧化膜可以由具有壓縮應力特性的壓縮膜(compressive stress layer)和具有拉伸應力特性的拉伸膜(tensile stresslayer)構成。由于層間絕緣膜的厚度非常后，因此若只沉積沿一個方向具有應力的膜，則可能發生晶片的翹曲(bowing)或彎曲問題。因此，當沉積各層間絕緣膜時，在各層間絕緣膜中交替沉積拉伸膜、壓縮膜。例如，為了沉積第二層間絕緣膜而分四次進行沉積時，可以以拉伸膜/壓縮膜/拉伸膜/壓縮膜的順序交替形成第二層間絕緣膜。或者，可以以壓縮膜/拉伸膜/拉伸膜/壓縮膜的順序進行沉積而形成。或者，如果由拉伸膜沉積了整個第一層間絕緣膜，則可以由壓縮膜沉積整個第二層間絕緣膜，由拉伸膜沉積整個第三層間絕緣膜。關于由此產生的層間絕緣膜300的特征，將在圖2至圖8中進行詳細說明。
[0049]每個層間絕緣膜300包含用于電連接第一下部金屬IOOa和第一上部金屬200a的至少一個接觸插塞350。但是，作為數字隔離區域的高電壓區域B中根本沒有接觸插塞。為了對第二下部金屬IOOb與第二上部金屬200b之間的高電壓實現耐壓，存在較厚的層間絕緣膜。第二上部金屬200b沒有與第二下部金屬IOOb連接，呈浮置狀態。也即，通過一種層間絕緣膜形成電容器結構。如果通過接觸插塞進行連接，則因為上部金屬和下部金屬被連接而不能形成高電壓。
[0050]為了使第一下部金屬IOOa和第一上部金屬200a電連接，接觸插塞350由電導性優秀的金屬物質制造。金屬物質就如第一下部金屬IOOa和第一上部金屬200a那樣可以使用鋁，但在本實施例中構成接觸插塞350的金屬物質限定使用電導性優秀的鎢或銅金屬。
[0051]布置在最下側的第一層間絕緣膜300a形成在絕緣層i上。第一層間絕緣膜300a包含第一下部金屬100a。第一層間絕緣膜300a的第一接觸插塞350a其下端接觸于第一下部金屬IOOa的上部。第一層間絕緣膜300a的上部形成第一蝕刻停止膜400a。關于第一蝕刻停止膜400a將在圖2至圖8中進行詳細說明。
[0052]第一層間絕緣膜300a上的第一蝕刻停止膜400a的上部形成第二層間絕緣膜300b、第三層間絕緣膜300c、第四層間絕緣膜300d以及第五層間絕緣膜300e，為了在形成過孔時停止蝕刻，各層間絕緣膜之間存在第二蝕刻停止膜400b、第三蝕刻停止膜400c以及第四蝕刻停止膜400d。
[0053]并且，為了連接第一下部金屬IOOa和第一上部金屬200a，各層間絕緣膜分別包含設置在第一接觸插塞350a之上的第二接觸插塞350b、第三接觸插塞350c、第四接觸插賽350d以及第五接觸插塞350e。因此，接觸插塞350由包含第一接觸插塞350a、第二接觸插塞350b、第三接觸插塞350c、第四接觸插賽350d以及第五接觸插塞350e的五個接觸插塞構成。
[0054]第五層間絕緣膜300e的上部形成第一上部金屬200a。第五接觸插塞350e其上端接觸于第一上部金屬200a的下部。
[0055]最終，本發明的一個實施例的金屬布線10在第一下部金屬IOOa與第一上部金屬200a之間，使形成在各層間絕緣膜300的接觸插塞350沿上下方向相互接觸。
[0056]由此，本實施例的金屬布線10在多個層間絕緣膜300被層疊的情況下，即使不具有另外增設的多個金屬，僅通過多個接觸插塞350即可電連接第一下部金屬IOOa和第一上部金屬200a。
[0057]圖2至圖8為示出圖1的半導體器件的A區域的金屬布線形成方法的概略剖視圖。
[0058]參照圖2，首先在基板s上形成半導體器件d。然后，為了對器件之間進行絕緣，沉積絕緣膜i以使絕緣膜i覆蓋半導體器件d。這通過一般的半導體基板工藝(FEOL =FrontEnd Of Line)進行。
[0059]參照圖3,在絕緣膜i之上形成第一下部金屬100a。第一下部金屬IOOa利用金屬掩膜來形成。
[0060]參照圖4，沉積第一層間絕緣膜300a，以使第一層間絕緣膜300a覆蓋第一下部金屬IOOa的左右側面及上部。如上所述，第一層間絕緣膜300a由氧化膜構成，在第一下部金屬IOOa的上部交替地沉積拉伸膜310和壓縮膜320，用以防止第一層間絕緣膜300a的彎曲。氧化膜使用等離子體增強正硅酸乙酯(PE-TEOS)、未摻雜的硅玻璃(USG，UndopedSilicate Glass)中的一個，在本發明中優選使用PE-TE0S膜。PE-TE0S膜以PECVD (PlasmaEnhanced CVD,等離子體增強化學氣相沉積)方式被沉積。
[0061]由于拉伸膜310露在空氣中時變為壓縮膜320，因此在進行層間絕緣膜300a的層疊工藝中，在第一層間絕緣膜300a的露在外部的最上部上沉積壓縮膜320。優選地，拉伸膜310和壓縮膜320以相互均勻的厚度沉積，在本實施例中拉伸膜310和壓縮膜320分別被沉積為I μ m的厚度。由于交替地沉積拉伸膜310和壓縮膜320，因而被沉積的晶片的表面不存在彎曲或撓曲。只沉積拉伸膜的情況下，形成凹陷形態的PE-TEOS膜，只沉積壓縮膜的情況下，形成鼓起形態的PE-TEOS膜，因此導致晶片的彎曲或撓曲變得嚴重，使作為下一個工藝的照相平版印刷工藝難以進行。在平坦的面上非常容易形成圖案，但在彎曲的面形成圖案時，存在焦深(D0F:depth of focus)等問題。因此,優選進行交替沉積。并且,可以得到壓縮和拉伸應力相互抵消的效果，因此可使整個層間絕緣膜的應力變化穩定。并且，通過這種舉措，可將晶片的撓曲減小到ΙΟΟμπι以下。
[0062]在沉積PE-TEOS膜時，可通過改變RF功率條件來形成拉伸膜或壓縮膜。例如，在RF功率I和RF功率2的條件下，在均為“0Ν”的狀態下形成壓縮膜，在RF功率I為“0N”、RF功率2為“OFF”時，形成拉伸膜。
[0063]在沉積第一層間絕緣膜300a之后，通過平坦化(CMP:Chemical MechanicalPolishing)工藝研磨第一層間絕緣膜300a使其變得平坦。平坦化工藝是對多余的薄膜進行研磨而使其變得平坦的工藝。
[0064]參照圖5，在完成平坦化工藝之后形成至少一個過孔330的圖案，以使第一下部金屬IOOa的上部的一部分被露出。過孔330的圖案可以按照孔式或溝道式形成，在本實施例中，限定為溝道式圖案進行說明。
[0065]參照圖6，在形成過孔的圖案之后，通過空隙填充(gap-fill)工藝在每個溝道內埋入金屬物質以形成接觸插塞350a。關于金屬物質，如前所示，在本實施例中使用鎢。過孔的數量根據過孔阻抗以及收率優選使用至少三個。
[0066]在空隙填充工藝之后進行平坦化工藝，之后沉積第一蝕刻停止層400a。第一蝕刻停止層400a起到在后續的形成過孔圖案時防止發生過度蝕刻的作用。第一蝕刻停止層400a由與作為氧化膜的層間絕緣膜不同的物質構成，可以防止蝕刻到第一蝕刻停止層400a下部的層間絕緣膜。第一蝕刻停止層400a可以使用氮化硅(SiN)、氧氮化硅(SiON)以及碳化硅(SiC)等。蝕刻停止層400的厚度優選在100A?2000A之間。
[0067]參照圖7，然后，在第一蝕刻停止層400a上沉積第二層間絕緣膜300b。第二層間絕緣膜300b通過交替沉積拉伸膜310和壓縮膜320來形成。優選地，拉伸膜310和壓縮膜320交替沉積兩次，最上部布置壓縮膜320。當拉伸膜和壓縮膜的厚度設定為I μ m時，由于共沉積四次，因此第二層間絕緣膜300b的總厚度為4 μ m。在此，拉伸膜310和壓縮膜320也通過改變RF功率等的沉積條件而進行沉積，使用PE-TEOS膜。這里，一次性沉積的厚度優選為Iy m，但根據所需的厚度，可以將一次性沉積的厚度擴大到I?5μπι的厚度。
[0068]在沉積第二層間絕緣膜300b之后完成平坦化工藝時，形成過孔的圖案。過孔的圖案與之前的過孔相同，形成為溝道式圖案。針對第二層間絕緣膜300b的蝕刻進行到露出第一蝕刻停止層400a為止，當露出第一蝕刻停止層400a時結束對第二層間絕緣膜300b的蝕亥IJ。溝道的厚度與第二層間絕緣膜300b的厚度和第一蝕刻停止層400a的厚度之和類似，具有4μ m以上的厚度。這是由于，蝕刻第一蝕刻停止層400a而形成溝道。
[0069]形成溝道的圖案之后，通過空隙填充工藝在溝道內埋入金屬物質，從而在第二層間絕緣膜300b中形成第二接觸插塞350b。據此，第二層間絕緣膜300b的第二接觸插塞350b其下部接觸于第一層間絕緣膜300a的第一接觸插塞350a的上部。如果完成空隙填充工藝，則再進行平坦化工藝。第二接觸插塞350b的厚度與溝道的厚度幾乎相同。如果第二層間絕緣膜300b與第一蝕刻停止層400a的整體厚度為4.1 μ m，則溝道與第二接觸插塞350b的厚度也是約4.1 μ m左右。相比于以往的低電壓器件中所使用的接觸插塞的厚度厚約4倍以上。
[0070]參照圖8，然后通過與圖7相同的工藝形成具有接觸插塞350的多個層間絕緣膜300c、300d、300e。在本實施例中具有五個層間絕緣膜300a?300e，但層間絕緣膜300的數量η可根據所需的厚度而有多種變化，各層間絕緣膜300的工藝按照如上所述的方法進行。在本發明中，數字隔離區域的層間絕緣膜在形成低電壓施加區域的上述層間絕緣膜的同一個工藝中形成。如圖8所示，接觸插塞的寬度(width)與層間絕緣膜的位置無關地均相同。這是由于按照同樣大小的溝道繼續進行蝕刻，因此可以實現。并且，由于只通過接觸插塞連接上部金屬和下部金屬，因此均由同一個物質形成。即，由鎢形成。由于均由同一個物質形成接觸插塞，因此工藝簡單、且還能對阻抗進行均勻調整。相反，上部金屬和下部金屬由鋁形成。當通過雙道金屬鑲嵌法形成上部金屬和下部金屬時，接觸插塞和上部金屬及下部金屬均由同一個物質的銅形成。
[0071]在圖8中與現有的半導體器件的金屬布線對比觀察時，第一接觸插塞、第三接觸插塞、第五接觸插塞對應于接觸插塞，第二接觸插塞和第四接觸插塞對應于金屬布線。即，假設第一下部金屬IOOa為第一金屬布線，則第二接觸插塞對應于第二金屬布線，第四接觸插塞對應于第三金屬布線。并且，第一上部金屬200a對應于第四金屬布線。假設在現有的半導體器件的金屬布線中一般使用鋁作為金屬布線物質，則在本發明中由鎢或銅形成。因此，如前所述，雖然現有的半導體器件由鋁和鎢分別形成金屬布線和接觸插塞而形成了整個金屬布線層，但本發明中僅使用一種物質，即使用鎢或銅金屬形成接觸插塞和金屬布線。因此，工藝簡單、且能夠均勻調整阻抗。尤其，由銅金屬形成時，由于銅金屬比鋁金屬阻抗低，因此具有整個金屬布線層的阻抗降低的優勢。
[0072]并且，如前所述，在平坦的絕緣膜上形成金屬圖案并形成層間絕緣膜時，因金屬圖案的彎曲導致層間絕緣膜也發生彎曲。為了消除這種彎曲的面，對進行了沉積的層間絕緣膜進行平坦化工藝(CMP)。但是，即使進行平坦化工藝，也無法使層間絕緣膜的彎曲全部消除。這是由于，根據金屬圖案的密度，在金屬圖案的密度高的部分比低的部分發生的蝕刻相應減少。因此，相對于有金屬圖案的區域而言，在無金屬圖案的區域中整體高度發生差異。即，發生階梯差問題，層間絕緣膜和金屬層越多，階梯差越嚴重。
[0073]但是，在本發明中，并不在如現有的平坦的層間絕緣膜上形成金屬圖案。其原因在于，反復地持續形成溝道式接觸插塞。在現有的技術中形成金屬圖案是指，在平坦的層間絕緣膜上沉積金屬物質，在金屬物質上涂敷抗蝕劑，然后經過露光、顯影工藝而進行蝕刻工藝，由此形成金屬圖案。但是，在本發明中并不形成這種金屬圖案，而是在平坦的層間絕緣膜上沉積蝕刻停止層和層間絕緣膜，在其層間絕緣膜上形成溝道并埋入金屬層之后進行平坦化工藝。可以認為是與單(Single)鑲嵌工藝類似的工藝。可以認為是重復進行了單鑲嵌工藝而形成。
[0074]上部金屬與下部金屬之間沉積的層間絕緣膜通過交替拉伸膜和壓縮膜而共沉積18次，因此形成約18 μ m的厚度。由于層間絕緣膜之間存在蝕刻停止層，因此其厚度大于18 μ m。在數字隔離區域的高電壓區域需要耐壓20000V以上，因此在低電壓區域形成的層間絕緣膜的總厚度應該在15?40 μ m的厚度范圍。[0075]在最上側的第五層間絕緣膜300e上不沉積蝕刻停止層400，而形成第一上部金屬200a。第一上部金屬200a和第一下部金屬IOOa相同，利用金屬掩膜形成。
[0076]在形成第一上部金屬200a之后，沉積覆蓋第一上部金屬200a的氧化膜500。氧化膜500是為了后續的工藝進行沉積的，第一上部金屬200a在后續的工藝中與外部電源電連接。
[0077]如上所述，在本實施例中為了電布線而形成多個層間絕緣膜300的情況下，第一下部金屬IOOa和第一上部金屬200a之間無需使用另外的金屬，而通過接觸插塞350之間的連接而能夠實現半導體器件的電布線。因此，本實施例的半導體器件的金屬布線無需進行增設金屬的工藝，因此可以減少工藝費用，提高工藝效率。
[0078]圖9至圖11為大致示出本發明的多種實施例的溝道式過孔排列形態的剖視圖。
[0079]參照圖9，在本實施例中，布置在上下部的多個過孔a、b相互交錯地接觸。圖9是在相鄰的兩個層間絕緣膜中形成的多個過孔的示例，在下部沿X方向并排的多個過孔a表示相鄰的兩個層間絕緣膜中位于下部的層間絕緣膜上形成的多個過孔，在上部沿Y方向并排的多個過孔b表示相鄰的兩個層間絕緣膜中位于上部的層間絕緣膜上形成的多個過孔。
[0080]如前述實施例所示，本實施例中的多個過孔a、b限定為溝道式進行說明。形成在下部的多個過孔a和形成在上部的多個過孔b相互交錯，更具體地講，相互垂直地接觸。通過相互垂直，可以防止上部接觸插塞與下部接觸插塞之間的串擾和解決焊盤破裂的問題。相互垂直地接觸的情況相比于相互平行地接觸的情況，串擾發生得少，并且焊盤破裂的問題也發生得少。
[0081]S卩，在本實施例中，在進行相鄰的層間絕緣膜中的多個接觸插塞的接觸工藝時，通過使上下部的多個過孔圖案交錯地形成，從而可以以簡單的工藝容易地實現相鄰的接觸插塞之間的接觸。
[0082]參照圖10，在形成溝道式過孔圖案時，下部的多個過孔a'可相互間隔地形成圖案。上部的多個過孔b'也可以相互間隔地形成圖案。多個過孔的圖案可以進行各種變形，只要能使下部和上部的過孔a'、b'接觸的形態即可，因此可根據工藝適當地變形而形成圖案。通過相互之間隔開間隔，使金屬殘留物的問題發生得少。例如，在圖9中，由于金屬線非常長，因此在蝕刻金屬時需要蝕刻較大量的金屬，此時如果一部分金屬沒有被蝕刻，則形成金屬殘留物。此時，在同一個平面上的相鄰的金屬之間可能形成連接橋而發生短路問題。如果按照圖10那樣形成，可以顯著減少這種連接橋出現的可能性。
[0083]參照圖11，多個過孔a"、b"還可以形成為四邊形圖案。上部的多個過孔b"在四個角落與下部的多個過孔a"接觸。因為在四個角落發生接觸，因此電流的量明顯增加，能夠帶來裝置速度的提高。并且，焊盤破裂現象也可能明顯減少。當然，除了四邊形之外，還可以形成其他形態的圖案。
[0084]圖12至圖14為示出本發明的各種實施例的半導體器件的金屬布線形態的概略剖視圖。
[0085]參照圖12，半導體器件的金屬布線20包含第一下部金屬100a、第一上部金屬200a、層間絕緣膜300以及金屬層600。在本實施例中，金屬布線20具有四個層間絕緣膜300a、300b、300c、300d。如前述實施例所示，最下側的層間絕緣膜300a包含第一下部金屬100a，最上側的層間絕緣膜300d通過接觸插塞350接觸第一上部金屬200a。[0086]金屬層600是根據設計或其他重要原因而增設的，半導體中可能存在必須要層疊多個金屬的區域。金屬層600包含金屬610、對金屬610和第一下部金屬IOOa進行電連接的接觸插塞620。接觸插塞620與層間絕緣膜300的接觸插塞350不同，通常形成為孔式的過孔圖案。
[0087]圖12表示進一步增設一個金屬層600的金屬布線形態。圖13表示增設兩個金屬層600a、600b的金屬布線形態，圖14表示增設三個金屬層600c、600d、600e的金屬布線形態。每一個金屬層600a?600e如圖12的金屬層600那樣，包含金屬610a?610e和接觸插塞620a?620e。然而，這只是示例性示例，根據半導體設計或其他重要原因可能還會增設金屬層。
[0088]本實施例中的層間絕緣膜形成在并不一定需要金屬層、但需要進行電布線的區域。圖13表示具有三個層間絕緣膜(300:300a、300b、300c)的金屬布線形態，圖14表示具有兩個層間絕緣膜(300:300a、300b)的金屬布線形態。即，層間絕緣膜300的數量可根據半導體設計和所需的下部金屬與上部金屬之間的層間厚度而進行各種改變。
[0089]并且，雖然上述內容對本發明的優選實施例進行了圖示和說明，但本發明并不限定于上述特定的實施例，在不脫離權利要求書中記載的本發明的要點的情況下，在本發明所屬【技術領域】中，可以由具有通常的知識的技術人員進行各種變形實施，而這些變形實施不能理解為與本發明的技術思想或前景不同的發明。
【權利要求】
1.一種半導體器件的金屬布線，用于對相鄰地布置有低電壓施加區域和高電壓施加區域的半導體器件施加電壓，其特征在于包含: 數字隔離區域； 與所述半導體器件電連接的第一下部金屬； 與外部電源電連接的第一上部金屬； 多個層間絕緣膜，該多個層間絕緣膜層疊在所述第一下部金屬與所述第一上部金屬之間，每一個層間絕緣膜包含用于電連接所述第一下部金屬和所述第一上部金屬的至少一個接觸插塞， 布置在最下側的層間絕緣膜的接觸插塞與所述第一下部金屬接觸， 布置在最上側的層間絕緣膜的接觸插塞與所述第一上部金屬接觸， 在相鄰的兩個層間絕緣膜中，一側層間絕緣膜的接觸插塞與另一側層間絕緣膜的接觸插塞相互接觸。
2.根據權利要求1所述的半導體器件的金屬布線，其特征在于，在相鄰的兩個層間絕緣膜中，一側層間絕緣膜的接觸插塞與另一側層間絕緣膜的接觸插塞相互交錯地接觸。
3.根據權利要求2所述的半導體器件的金屬布線，其特征在于，在相鄰的兩個層間絕緣膜中，一側層間絕緣膜的接觸插塞與另一側層間絕緣膜的接觸插塞相互垂直地接觸。
4.根據權利要求1所述的半導體器件的金屬布線，其特征在于，進一步包含形成在相鄰的兩個層間絕緣膜之間的蝕刻停止層，所述接觸插塞貫通所述蝕刻停止層。
5.根據權利要求·1所述的半導體器件的金屬布線，其特征在于，所述層間絕緣膜是氧化膜。
6.根據權利要求5所述的半導體器件的金屬布線，其特征在于，所述層間絕緣膜通過拉伸膜和壓縮膜交替沉積η次而形成，其中η為自然數。
7.根據權利要求6所述的半導體器件的金屬布線，其特征在于，所述層間絕緣膜在最上部布置所述壓縮膜。
8.根據權利要求1所述的半導體器件的金屬布線，其特征在于，在相鄰的兩個層間絕緣膜中，一側層間絕緣膜的接觸插塞的寬度與另一側層間絕緣膜的接觸插塞的寬度相同。
9.根據權利要求1所述的半導體器件的金屬布線，其特征在于，所述接觸插塞由鎢或銅制造。
10.根據權利要求1所述的半導體器件的金屬布線，其特征在于，所述接觸插塞具有金屬布線和接觸插塞的功能，各接觸插塞由同一個物質構成。
11.根據權利要求1所述的半導體器件的金屬布線，其特征在于，所述數字隔離區域是高電壓施加區域。
12.根據權利要求1所述的半導體器件的金屬布線，其特征在于，進一步包含分別形成在所述數字隔離區域的上部和下部的第二上部金屬和第二下部金屬。
13.根據權利要求12所述的半導體器件的金屬布線，其特征在于，所述第二上部金屬和所述第二下部金屬分別對應于所述第一上部金屬和所述第一下部金屬。
14.根據權利要求12所述的半導體器件的金屬布線，其特征在于，所述第二上部金屬和所述第二下部金屬之間形成層間絕緣膜和蝕刻停止層。
15.根據權利要求14所述的半導體器件的金屬布線，其特征在于，在所述數字隔離區域中，所述層間絕緣膜和所述蝕刻停止層的總厚度之和為15~40μπι。
16.根據權利要求1所述的半導體器件的金屬布線，其特征在于，每一個層間絕緣膜的厚度為I~5 μ m。
17.根據權利要求12所述的半導體器件的金屬布線，其特征在于，所述數字隔離區域的層間絕緣膜在形成權利要求1的層間絕緣膜的同一個工藝中形成。
18.一種半導體器件的金屬布線，其特征在于，包含: 數字隔離器元件； 虛擬圖案，該虛擬圖案包圍所述數字隔離器元件，所述虛擬圖案包含第一下部金屬和第一上部金屬、在所述第一下部金屬與所述第一上部金屬之間層疊的多個層間絕緣膜、形成在所述多個層間絕緣膜的接觸插塞， 在相鄰的兩個層間絕緣膜中一側層間絕緣膜的接觸插塞與另一側層間絕緣膜的接觸插塞相接觸。
19.根據權利要求18所述的半導體器件的金屬布線，其特征在于，所述數字隔離器元件包含數字隔離區域。
20.根據權利要求19所述的半導體器件的金屬布線，其特征在于，所述數字隔離區域在上部和下部分別形成第二上部金屬和第二下部金屬。
21.根據權利要求20所述的半導體器件的金屬布線，其特征在于，所述第二上部金屬和所述第二下部金屬分別對應于所述第一上部金屬和所述第一下部金屬。
22.根據權利要求20所述的半導體器件的金屬布線，其特征在于，所述第二上部金屬和所述第二下部金屬之間形成層間絕緣膜和蝕刻停止層。
23.根據權利要求22所述的半導體器件的金屬布線，其特征在于，在所述數字隔離區域中，所述層間絕緣膜和所述蝕刻停止層的總厚度之和為15~40 μ m。
24.根據權利要求18所述的半導體器件的金屬布線，其特征在于，每一個層間絕緣膜的厚度為I~5 μ m。
【文檔編號】H01L23/535GK103579185SQ201210336737
【公開日】2014年2月12日 申請日期:2012年9月12日 優先權日:2012年8月1日
【發明者】金官洙, 金是范, 鄭鐘烈, 姜良范, 李泰鐘, 申講燮 申請人:美格納半導體有限公司