專利名稱：一種溝槽型半導體功率器件及其制造方法和終端保護結構的制作方法
技術領域：
本發明涉及一種溝槽型半導體功率器件和其中的終端保護結構、以及溝槽型半導體功率器件的制造方法。
背景技術：
隨著功率MOS器件工藝和設計的不斷成熟，國內外功率MOS器件的競爭也越來越激烈，降低器件的成本、提高器件的性能及可靠性也越來越迫切。在不影響器件性能的前提下，減少器件制造工藝中的光刻次數和縮小芯片的尺寸是降低器件成本的兩個重要手段。在功率MOS器件的發展過程中，為了降低成本，通常采用專利號為ZL200710302461. 4的中國發明專利公開的一種基于四次光刻技術的溝槽型MOS器件制造工藝來量產溝槽型MOS器件。經該工藝制造的溝槽型功率MOS器件的結構為在溝槽型MOS器件的俯視平面上，包含中心區的有源區和外圍的終端保護結構，該終端保護結構由溝槽 型的保護環(或稱分壓環)及一個溝槽型的截止環組成；所述保護環的溝槽位于輕摻雜的第二導電類型層，深度深入第二導電類型層下方的第一導電類型層。從實際仿真結果來看，由于其保護環為單純的溝槽結構且溝槽深度深入第二導電類型層下方的第一導電類型層，這種結構的器件在反向耐壓時，內圈第一個保護環承受了近80%的電壓降，此時，在內圈第一個保護環靠近有源區的側壁旁會形成窄的耗盡層，近80 %的電勢線集中在所述耗盡層內，在所述耗盡層內形成強電場區域；從實際仿真結果可知，上述單個保護環溝槽結構能承受的耐壓值為30V 40V，當器件反向偏壓在55V時，內圈第一個保護環溝槽承受了近44V的電壓降，超過了其承受能力，造成器件在內圈第一個保護環溝槽處提前擊穿，器件耐壓被限制在55V左右。此外，由實際仿真可知，由于上述MOS器件只采用一個溝槽型截止環，其截止能力弱，在反向電壓較高時，MOS器件會在截止環處產生大量漏電流，造成器件可靠性降低，甚至造成MOS器件功能性失效。綜上所述，現有的四次光刻技術僅限于擊穿電壓在55V以下的溝槽型MOS器件產品，高電壓、大功率的溝槽型MOS器件產品依然采用六次光刻甚至八層光刻的制造技術，中國專利ZL 201010003953. 5中詳細描述了一種采用六次光刻技術制造溝槽型MOS器件的方法，其步驟包括I)、場氧化層生長；2)、有源區刻蝕(光刻層次I)；3)、保護環區域刻蝕、離子注入，熱處理形成終端保護結構(光刻層次2)；4)、硬掩膜生長及選擇性刻蝕，定義溝槽刻蝕的區域(光刻層次3)；5)、利用硬掩膜選擇性地進行溝槽刻蝕；6)、生長柵氧化層，淀積導電多晶硅；7)、刻蝕導電多晶硅；8)、注入第二類型雜質離子，熱處理形成第二類型阱層；9)、光刻形成第一類型雜質離子注入區域，注入第一類型雜質離子，熱處理形成第一類型注入區(光刻層次4)；10)、淀積絕緣介質層；11)、光刻定義引出孔區，刻蝕形成引出孔(光刻層次5)；12)、淀積金屬層,光刻形成金屬電極(光刻層次6)。與四次光刻制造技術相比，六次光刻制造技術的制造周期長，增加了溝槽型MOS器件的制造成本，降低了 MOS器件的市場競爭力。
發明內容
本發明所要解決的技術問題是提供一種可以降低制造成本、并可提高反向擊穿電壓的溝槽型半導體功率器件終端保護結構。 為解決上述技術問題，本發明采用的技術方案為一種溝槽型半導體功率器件終端保護結構，包括半導體基板，半導體基板包括第一導電類型襯底及設置在第一導電類型襯底上的第一導電類型外延層，第一導電類型外延層的表面為第一主面，第一導電類型襯底的表面為第二主面；第一主面上設置有位于中心區域的有源區、以及位于有源區外圍的終端保護區，所述的第一主面上覆蓋有絕緣介質層，終端保護區內設置有至少一個分壓環和位于分壓環外圍的至少一個截止環；所述的分壓環包括設置在所述終端保護區內的環狀的第一溝槽，第一溝槽的內壁生長有絕緣柵氧化層，第一溝槽沿其兩側內壁分別設置有環狀的第一多晶硅場板和第二多晶娃場板，第一多晶娃場板與第二多晶娃場板之間設置有絕緣介質層，第一多晶娃場板與第二多晶硅場板通過絕緣介質層隔離，第一導電類型外延層在第一溝槽的兩側以及下方設置有與第一溝槽的外壁相接觸的第二導電類型層；所述的截止環包括所述的第一主面在終端保護區內設置有環狀的第二溝槽，第二溝槽深入到第一導電類型外延層內，第二溝槽的內壁生長有絕緣柵氧化層，第二溝槽內設置有導電多晶硅，第二溝槽的兩側分別設置有第二導電類型層。所述第二溝槽外側的第二導電類型層頂部注入有第一導電類型注入層，所述第二溝槽內的導電多晶硅、第二溝槽外側的第一導電類型注入層以及第二導電類型層通過截止環金屬板連接成等電位。所述覆蓋在第一主面的絕緣介質層上對著第二溝槽及其外側沿著第二溝槽分別開設有若干個第一引出孔和若干個第二引出孔，且第二引出孔伸入第二導電類型層，所述截止環金屬板的底部一一對應設置有與第一引出孔和第二引出孔相配合的插腳，插腳分別插入相應的第一引出孔和第二引出孔中。所述截止環金屬板的設置方式為所述覆蓋在第一主面的絕緣介質層上對著第二溝槽及其外側沿著第二溝槽分別開設有第一引出槽和第二引出槽，且第二引出槽伸入第二導電類型層，所述截止環金屬板的底部上設置有兩個分別與第一引出槽和第二引出槽相配合的插腳，兩個插腳分別插入第一引出槽和第二引出槽中。本發明提供了一種包括本發明所述的溝槽型半導體功率器件終端保護結構的溝槽型半導體功率器件，其半導體基板的第二主面上設置有漏極；其半導體基板第一主面的有源區內設置有若干個相互貫通的單胞溝槽，單胞溝槽內設置有導電多晶硅、并聯成整體；第一導電類型外延層的上部設置有第二導電類型層，位于有源區的第二導電類型層的上部設置有與單胞溝槽外壁接觸的第一導電類型注入層；單胞溝槽的兩側設置有源極引出槽或若干個源極引出孔；所述有源區內覆蓋有源極金屬板，源極金屬板從絕緣介質層表面通過源極引出槽或若干個源極引出孔伸入到第二導電類型層；所述源極金屬板形成所述半導體功率器件的源極；所述的有源區與終端保護區之間設置有與單胞溝槽相連通的第三溝槽，第三溝槽的內壁生長有絕緣氧化層，第三溝槽內設置有與單胞溝槽內的導電多晶硅相連接的導電多晶硅，第三溝槽的頂部設置有柵極金屬板，柵極金屬板從絕緣介質層表面伸入第三溝槽內，與第三溝槽內的導電多晶硅相連接，形成所述半導體功率器件的柵極。本發明還提供了一種用于制造本發明所述的溝槽型半導體功率器件的制造方法，其步驟為a)提供權利要求3所述的半導體基板；
b)在第一主面上淀積硬掩膜層，光刻出硬掩膜刻蝕區域，并刻蝕硬掩膜層，形成用于溝槽刻蝕的硬掩膜；c)刻蝕第一主面，形成單胞溝槽、第一溝槽、第二溝槽和第三溝槽；d)在所述的單胞溝槽、第一溝槽、第二溝槽和第三溝槽內壁上生長絕緣氧化層；e)去除所述半導體基板第一主面上的硬掩膜層以及單胞溝槽、第一溝槽、第二溝槽和第三溝槽各自內壁的絕緣氧化層；f)在單胞溝槽、第一溝槽、第二溝槽和第三溝槽各自內壁上生長絕緣柵氧化層；g)在第一主面上、單胞溝槽、第一溝槽、第二溝槽和第三溝槽內同時淀積導電多晶硅；h)刻蝕導電多晶硅；去除第一主面上的導電多晶硅，在第一溝槽內形成第一多晶娃場板和第二多晶娃場板；i)在第一主面上及第一溝槽內注入第二導電類型雜質離子，通過熱處理形成第二導電類型層，該第二導電類型層位于第一導電類型外延層的上部及第一溝槽底的下側；j)在第一主面的相應位置光刻出第一導電類型雜質的注入區域，并注入第一導電類型雜質離子，通過熱處理形成第一導電類型注入層；k)在第一主面上及第一溝槽內淀積絕緣介質層；I)光刻引出孔區域，刻蝕絕緣介質層，在第一主面上形成引出孔；m)在第一主面上及引出孔內淀積金屬層，光刻出引線區域，刻蝕形成金屬引線；η)在第二主面上進行基板研磨并淀積金屬，形成所述半導體功率器件的背面電極。所述的步驟I)中，在所述刻蝕絕緣介質層后，刻蝕引出孔區域的單晶硅，然后注入第二導電類型雜質。本發明的有益效果是I、相比現有的六次光刻技術，本發明采用四次光刻技術，在保證器件性能和可靠性的前提下，節省了兩次光刻工序，降低了約33%的制造成本，且縮短了器件的制造周期。2、相比現有的四次光刻技術，本發明所述分壓環的第一溝槽比截止環的第二溝槽寬，在第一溝槽內設置有兩個由絕緣介質層隔離的多晶硅場板，并在第一溝槽底部下側設置有第二類型雜質講，電場均勻分布在第一溝槽側壁、第一溝槽底部及兩塊多晶娃場板之間，且多個分壓環的第一溝槽分壓均勻，提高了溝槽型半導體功率器件的耐壓能力及可靠性，溝槽型半導體功率器件的耐壓能力可增強到250V，大幅提高了溝槽型半導體功率器件的反向耐壓。3、相比現有的四次光刻技術，本發明通過兩個以上的溝槽型截止環來增加溝槽型半導體功率器件反向耐壓時的漏電流截止能力，從而降低了溝槽型半導體功率器件的漏電流，提高了溝槽型半導體功率器件的可靠性。
圖I為本發明所述的N溝槽型功率MOS器件的結構示意圖；圖2為圖I的A-A局部剖視圖；圖3為圖I的B-B局部剖視圖；
圖4至圖13為與本發明所述的制造方法中的工藝步驟相對應的N溝槽型功率MOS器件的結構示意圖，其中圖4為半導體基板的剖視圖；圖5為形成溝槽后的剖視圖；圖6為形成柵氧化層后的剖視圖； 圖7為溝槽內淀積導電多晶硅后的剖視圖；圖8為在刻蝕導電多晶硅后的剖視圖；圖9為形成第二導電類型注入層后的剖視圖；圖10為形成第一導電類型注入層后的剖視圖；圖11為淀積絕緣介質層后的剖視圖；圖12為形成引出孔后的首I]視圖；圖13為形成金屬層及背面電極后的剖視圖；圖I至圖13中的附圖標記1、單胞，2、有源區，3、終端保護區，4、分壓環，5、截止環，6、N型襯底，7、N型外延層，8、硬掩膜，9、單胞溝槽，10、第一溝槽，11、第二溝槽，12、第三溝槽，13、絕緣柵氧化層，14、導電多晶娃，15、第一多晶娃場板,16、第二多晶娃場板,17、P型層，18、N型注入層，19、絕緣介質層,21、柵極金屬板,22、截止環金屬板,23、背面電極,24、源極金屬板，31、第一引出孔，32、第二引出孔，33、源極引出孔。圖14為采用現有四次光刻技術制造的溝槽型功率MOS器件的反向耐壓仿真示意圖；圖15為采用本發明所述溝槽型半導體功率器件的制造方法制造的溝槽型功率MOS器件的反向耐壓仿真示意圖；圖14至圖15中的附圖標記25、耗盡層，26、電勢線，27、器件擊穿時的電流。
具體實施例方式首先，結合附圖I至3，以N溝槽型功率MOS器件為例詳細描述本發明所述的溝槽型半導體功率器件。如圖I、圖2和圖3所示，一種N溝槽型功率MOS器件，包括半導體基板，半導體基板包括作為第一導電類型襯底的N型襯底6及設置在N型襯底6上的作為第一導電類型外延層的N型外延層7,N型外延層7的表面為第一主面,N型襯底6的表面為第二主面，第一主面上設置有位于中心區域的有源區2、以及位于有源區2外圍的終端保護區3，第一主面上覆蓋有絕緣介質層，終端保護區3內設置有兩個分壓環4和一個位于兩個分壓環4外圍的截止環5 ;所述的分壓環4包括設置在所述終端保護區3內的環狀的第一溝槽10，第一溝槽10的內壁生長有絕緣柵氧化層13，第一溝槽10沿其兩側內壁分別設置有環狀的第一多晶娃場板15和第二多晶娃場板16,第一多晶娃場板15與第二多晶娃場板16之間設置有絕緣介質層19，第一多晶硅場板15與第二多晶硅場板16通過絕緣介質層19隔離，N型外延層7在第一溝槽10的兩側以及下方設置有與第一溝槽10的外壁相接觸的P型層17 ;所述的截止環5包括所述的第一主面在終端保護區3內設置有環狀的第二溝槽11，第二溝槽11深入到N型外延層7內，第二溝槽11的內壁生長有絕緣柵氧化層13，第二溝槽
11內淀積有導電多晶硅14，第二溝槽11的兩側分別設置有P型層17，第二溝槽11外側的P型層17的頂部注入有N型注入層18 ;所述第二溝槽11內的導電多晶硅14、第二溝槽11外側的N型注入層18以及P型層17通過截止環金屬板22連接成等電位，截止環金屬板22的設置方式為所述覆蓋在第一主面的絕緣介質層19上對著第二溝槽11及其外側沿著第 二溝槽11分別開設有若干個第一引出孔31和若干個第二引出孔32，且第二引出孔32伸入P型層17，截止環金屬板22的底部一一對應設置有與第一引出孔31和第二引出孔32相配合的插腳，插腳插入相應的第一引出孔31和第二引出孔32中；所述的第二主面上設置有漏極(圖中未畫出)；所述第一主面的有源區2內設置有若干個相互貫通的單胞溝槽9，單胞溝槽9內淀積有導電多晶硅14，所有單胞溝槽9內的導電多晶硅14聯成整體；N型外延層7的上部設置有P型層17，位于有源區2的P型層17的上部設置有與單胞溝槽9外壁接觸的N型注入層18 ;單胞溝槽9的兩側沿著單胞溝槽9分別開設有若干個源極引出孔33 ;所述的有源區2內覆蓋有源極金屬板24，源極金屬板24從絕緣介質層19表面通過源極引出孔33伸入到P型層17，源極金屬板24形成所述的半導體功率器件的源極；所述的有源區2與終端保護區3之間設置有與單胞溝槽9相連通的第三溝槽12，第三溝槽12的內壁生長有絕緣柵氧化層13，第三溝槽12內設置有與單胞溝槽9內的導電多晶硅14相連接的導電多晶硅14，第三溝槽12的頂部設置有柵極金屬板21，柵極金屬板21從絕緣介質層19表面伸入第三溝槽12內，與第三溝槽12內的導電多晶硅14相連接，形成所述半導體功率器件的柵極。所述的絕緣介質層19為硅氧化物，最好是摻雜硼磷的硅氧化物；所述的若干個源極引出孔33、若干個第一引出孔31和若干個第二引出孔32均可以由一個溝槽來替代。本實施例采用兩個分壓環4和一個截止環5，分壓環4和截止環5的數量應根據實際需要來確定。發明所述的溝槽型半導體功率器件當然包括P溝道溝槽型功率MOS器件，只需將上述的N溝槽型功率MOS器件中的N型襯底6換成P型襯底、N型外延層7換成P型外延層、P型層17換成N型層、N型注入層18換成P型注入層即可。接下來，結合附圖4至13，以N溝槽型功率MOS器件為例詳細描述本發明所述的溝槽型半導體功率器件的制造方法，其步驟為a)在重摻雜的N型襯底6上生長輕摻雜的N型外延層7，形成以N型外延層7表面作為第一主面和以N型襯底6表面作為第二主面的半導體基板一參見圖4所示；b)在第一主面上淀積硬掩膜層，光刻出硬掩膜刻蝕區域，并刻蝕硬掩膜層8—參見圖5所示，形成用于溝槽刻蝕的硬掩膜；c)刻蝕第一主面，形成單胞溝槽9、第一溝槽10、第二溝槽11和第三溝槽12——參見圖5所示；d)在所述的單胞溝槽9、第一溝槽10、第二溝槽11和第三溝槽12內壁上生長絕緣氧化層；e)去除所述半導體基板第一主面上的硬掩膜層以及單胞溝槽9、第一溝槽10、第二溝槽11和第三溝槽12各自內壁的絕緣氧化層；f)在單胞溝槽9、第一溝槽10、第二溝槽11和第三溝12槽各自內壁上生長絕緣柵 氧化層13——參見圖6所示；g)在單胞溝槽9、第一溝槽10、第二溝槽11和第三溝槽12內同時淀積導電多晶硅14 參見圖7所不；h)刻蝕導電多晶硅；去除第一主面上的導電多晶硅，使得單胞溝槽9、第二溝槽
11、第三溝槽12內充滿導電多晶娃14,在第一溝槽10內形成第一多晶娃場板15和第二多晶娃場板16 參見圖8所不；i)在第一主面上及第一溝槽10內注入P型雜質離子，通過熱處理形成P型層17，該P型層17位于N型外延層7的上部及第一溝槽10槽底的外側一參見圖9所示；j)在第一主面的相應位置光刻出N型雜質離子的注入區域，并注入N型雜質離子(N+)，通過熱處理形成N型注入層18—參見圖10所示；k)在第一主面上及第一溝槽10內淀積絕緣介質層19——參見圖11所示；I)光刻引出孔區域，刻蝕絕緣介質層，在第一主面上形成各種弓I出？L一一參見圖12所示；在刻蝕絕緣介質層后，還可刻蝕引出孔區域的單晶硅，然后注入P型雜質離子。m)在第一主面上及各種引出孔內淀積金屬層，光刻出引線區域，刻蝕形成金屬引線即相應的各種金屬板一參見圖13所示；η)在第二主面上進行基板研磨并淀積金屬，形成所述MOS器件的背面電極23——參見圖13所示。圖14為現有四次光刻版結構在反向耐壓時的仿真圖，對比本發明結構的仿真圖15，可以看出，現有結構的MOS器件在反向耐壓時，絕大多數電勢線26都集中在內圈的第一個分壓環靠近有源區的一側處，此處耗盡層較薄，電勢線26的密集造成此處產生局部大電場，由圖14中的擊穿電流線27可知，器件提前在此處擊穿，耐壓能力弱。而由圖15可知，本發明所述的MOS器件在反向耐壓時，電勢線26均勻分布在分壓環4的靠近有源區的側壁處、分壓環4的溝槽即第一溝槽10底部的耗盡層25內及第一多晶娃場板15和第二多晶娃場板16之間的絕緣介質層19內，由于避免了電勢線26的密集分部，此處電場分布均勻，耐壓能力得到提高。本發明采用四次光刻技術，制造高電壓大功率MOS器件，相對于現有六次光刻技術，其在不影響功率MOS器件性能的基礎上減少了兩次光刻，降低了約33%的制造成本，縮短了制造周期，提高了產品的競爭力；相對于現有的四次光刻的技術，本發明功率MOS器件分壓環4采用了第一多晶硅場板15、第二多晶硅場板16、分壓環底部下側設置P型層17的結構，使得功率MOS器件在反向耐壓時電場分布均勻，提高了功率MOS器件的耐壓能力及可靠性，突破了現有四次光刻技術產品耐壓低于55V的限制，使得功率MOS器件耐壓可以提高到250V。
權利要求
1.一種溝槽型半導體功率器件終端保護結構，包括半導體基板，半導體基板包括第一導電類型襯底及設置在第一導電類型襯底上的第一導電類型外延層，第一導電類型外延層的表面為第一主面，第一導電類型襯底的表面為第二主面；第一主面上設置有位于中心區域的有源區、以及位于有源區外圍的終端保護區，所述的第一主面上覆蓋有絕緣介質層，終端保護區內設置有至少一個分壓環和位于分壓環外圍的至少一個截止環；其特征在于 所述的分壓環包括設置在所述終端保護區內的環狀的第一溝槽，第一溝槽的內壁生長有絕緣柵氧化層，第一溝槽沿其兩側內壁分別設置有環狀的第一多晶硅場板和第二多晶娃場板，第一多晶娃場板與第二多晶娃場板之間設置有絕緣介質層，第一多晶娃場板與第二多晶硅場板通過絕緣介質層隔離，第一導電類型外延層在第一溝槽的兩側以及下方設置有與第一溝槽的外壁相接觸的第二導電類型層； 所述的截止環包括所述的第一主面在終端保護區內設置有環狀的第二溝槽，第二溝槽深入到第一導電類型外延層內，第二溝槽的內壁生長有絕緣柵氧化層，第二溝槽內設置有導電多晶硅，第二溝槽的兩側分別設置有第二導電類型層。
2.根據權利要求I所述的溝槽型半導體功率器件終端保護結構，其特征在于，所述第二溝槽外側的第二導電類型層頂部注入有第一導電類型注入層；所述第二溝槽內的導電多晶硅、第二溝槽外側的第一導電類型注入層以及第二導電類型層通過截止環金屬板連接成等電位。
3.根據權利要求2所述的溝槽型半導體功率器件終端保護結構，其特征在于，所述截止環金屬板的設置方式為所述覆蓋在第一主面的絕緣介質層上對著第二溝槽及其外側沿著第二溝槽分別開設有若干個第一引出孔和若干個第二引出孔，且第二引出孔伸入第二導電類型層，所述截止環金屬板的底部一一對應設置有與第一引出孔和第二引出孔相配合的插腳，插腳分別插入相應的第一引出孔和第二引出孔中。
4.根據權利要求2所述的溝槽型半導體功率器件終端保護結構，其特征在于，所述截止環金屬板的設置方式為所述覆蓋在第一主面的絕緣介質層上對著第二溝槽及其外側沿著第二溝槽分別開設有第一引出槽和第二引出槽，且第二引出槽伸入第二導電類型層，所述截止環金屬板的底部上設置有兩個分別與第一引出槽和第二引出槽相配合的插腳，兩個插腳分別插入第一引出槽和第二引出槽中。
5.一種溝槽型半導體功率器件，其特征在于，所述的溝槽型半導體功率器件包括權利要求I所述的溝槽型半導體功率器件終端保護結構，所述的第二主面上設置有漏極； 所述的有源區內設置有若干個相互貫通的單胞溝槽，單胞溝槽內設置有導電多晶硅、并聯成整體；第一導電類型外延層的上部設置有第二導電類型層，位于有源區的第二導電類型層的上部設置有與單胞溝槽外壁接觸的第一導電類型注入層；單胞溝槽的兩側設置有源極引出槽或若干個源極引出孔；所述有源區內覆蓋有源極金屬板，源極金屬板從絕緣介質層表面通過源極引出槽或若干個源引出孔伸入到第二導電類型層；所述源極金屬板形成所述半導體功率器件的源極； 所述的有源區與終端保護區之間設置有與單胞溝槽相連通的第三溝槽，第三溝槽的內壁生長有絕緣柵氧化層，第三溝槽內設置有與單胞溝槽內的導電多晶硅相連接的導電多晶硅，第三溝槽的頂部設置有柵極金屬板，柵極金屬板從絕緣介質層表面伸入第三溝槽內，與第三溝槽內的導電多晶硅相連接，形成所述半導體功率器件的柵極。
6.如權利要求5所述的溝槽型半導體功率器件的制造方法，其步驟為 a)提供權利要求4所述的半導體基板； b)在第一主面上淀積硬掩膜層，光刻出硬掩膜刻蝕區域，并刻蝕硬掩膜層，形成用于溝槽刻蝕的硬掩膜； c)刻蝕第一主面,形成單胞溝槽、第一溝槽、第二溝槽和第三溝槽； d)在所述的單胞溝槽、第一溝槽、第二溝槽和第三溝槽內壁上生長絕緣氧化層； e)去除所述半導體基板第一主面上的硬掩膜層以及單胞溝槽、第一溝槽、第二溝槽和第三溝槽各自內壁的絕緣氧化層； f)在單胞溝槽、第一溝槽、第二溝槽和第三溝槽各自內壁上生長絕緣柵氧化層； g)在第一主面上、單胞溝槽、第一溝槽、第二溝槽和第三溝槽內同時淀積導電多晶娃; h)刻蝕導電多晶娃；去除第一主面上的導電多晶娃，在第一溝槽內形成第一多晶娃場板和第二多晶硅場板； i)在第一主面上及第一溝槽內注入第二導電類型雜質離子，通過熱處理形成第二導電類型層，該第二導電類型層位于第一導電類型外延層的上部及第一溝槽底的下側； j)在第一主面的相應位置光刻出第一導電類型雜質的注入區域，并注入第一導電類型雜質離子，通過熱處理形成第一導電類型注入層；k)在第一主面上及第一溝槽內淀積絕緣介質層； I)光刻引出孔區域，刻蝕絕緣介質層，在第一主面上形成引出孔； m)在第一主面上及引出孔內淀積金屬層，光刻出引線區域，刻蝕形成金屬引線； η)在第二主面上進行基板研磨并淀積金屬，形成所述半導體功率器件的背面電極。
7.根據權利要求6所述的溝槽型半導體功率器件的制造方法，其特征在于所述步驟I)中，在所述刻蝕絕緣介質層后，刻蝕引出孔區域的單晶硅，然后注入第二導電類型雜質。
全文摘要
本發明公開了一種可降低制造成本、并可提高反向擊穿電壓的半導體功率器件，包括半導體基板，其中心區由并聯的單胞構成有源區，有源區的外圍設置有終端保護區，終端保護區包括至少一個分壓環和至少一個截止環，截止環位于分壓環的外圍；終端保護區內設置有第一溝槽，第一溝槽形成終端保護區的分壓環；所述第一溝槽內壁生長有絕緣柵氧化層，溝槽內的兩側分別設置有第一多晶硅場板和第二多晶硅場板，第一多晶硅場板與第二多晶硅場板通過絕緣介質層相隔離；第一溝槽兩側及底部設置有第二導電類型層。本發明還公開了上述半導體功率器件的制造方法。本發明在降低半導體功率器件制造成本的同時，還大大提高了半導體功率器件的耐壓能力和可靠性。
文檔編號H01L29/06GK102832234SQ20121033201
公開日2012年12月19日 申請日期2012年9月10日 優先權日2012年9月10日
發明者丁磊, 侯宏偉 申請人:張家港凱思半導體有限公司