專利名稱:半導體封裝件及其制造方法
技術領域:
本發明是有關于一種半導體封裝件及其制造方法,且特別是有關于一種以堆棧式封裝的半導體封裝件及其制造方法。
背景技術:
電子產品受到增進功能及縮小尺寸的驅使而日益地趨于復雜,為了達成這些目的的同時可能也會產生一些問題,尤其,電子產品一般都需要在有限的空間內容納高密度的半導體組件。舉例來說,于手機、個人數字助理、手提電腦與其它可攜式消費產品中,用以容納處理器、存儲裝置及其它主動或被動裝置的空間可能相當地局限。半導體組件一般借由封裝的方式提供保護,使其免于環境條件的傷害,并且提供輸入和輸出的電性連接,但封裝半導體組件可能占用電子產品內的額外可用的空間。為了解決此問題,其中 一種實施方式將半導體封裝件彼此堆棧,以形成一個堆棧式封裝組件,又叫做迭層封裝(Package-on-Package, PoP) 堆棧式封裝是將不同功能芯片的封裝單元相互堆棧,例如將內存芯片封裝單元堆棧于邏輯芯片封裝單元上。然而,下層封裝單元若以并排方式設置多個組件,尤其是厚度不同的組件,往往會增加堆棧式封裝的整體高度,如此便限制了微型化的目的與需求。隨著封裝單元所需要包含的芯片數目越來越多,加上市場上追求微型化的趨勢,需要發展更可以微型化的封裝方式。
發明內容
本發明有關于一種半導體封裝件及其制造方法,利用封膠體具有階梯狀結構的設計,可以控制堆棧式封裝的高度,進而控制半導體封裝件的整體高度,達到微型化的目的與結果。根據本發明的一方面,提出一種半導體封裝件,包括一承載板、一第一芯片、一第一半導體封裝結構及一第一封膠體。承載板具有一第一表面及與第一表面相對而設的一第二表面。第一芯片設于第一表面上,且電性連接于承載板。第一半導體封裝結構,設于第一表面上且鄰近第一芯片。第一封膠體鄰接于第一表面,且覆蓋第一芯片及第一半導體封裝結構。第一封膠體具有一階梯狀結構,階梯狀結構位于第一芯片及第一半導體封裝結構之間。根據本發明的另一方面,提出一種半導體封裝件的制造方法,方法包括以下步驟。首先,提供一承載板,具有一第一表面及與第一表面相對而設的一第二表面。然后,電性連接一第一芯片至第一表面。接著,鄰近第一芯片設置一第一半導體封裝結構于第一表面上,并形成一第一封膠體于第一表面上,第一封膠體覆蓋第一芯片及第一半導體封裝結構。其中,第一封膠體具有一階梯狀結構,階梯狀結構位于第一芯片及第一半導體封裝結構之間。為了對本發明的上述及其它方面有更佳的了解,下文特舉較佳實施例,并配合所附附圖,作詳細說明如下
圖I繪示依照本發明一實施例的半導體封裝件的示意圖。圖2繪示依照本發明另一實施例的半導體封裝件的示意圖。圖3繪示依照本發明又一實施例的半導體封裝件的示意圖。圖4繪示依照本發明又一實施例的半導體封裝件的示意圖。圖5繪示依照本發明又一實施例的半導體封裝件的示意圖。圖6繪示依照本發明又一實施例的半導體封裝件的示意圖。圖7繪示依照本發明又一實施例的半導體封裝件的示意圖。圖8 12繪示如圖I的半導體封裝件的制造過程示意圖。 圖13繪示如圖12的第一芯片及環繞于第一芯片的第一子導電球的俯視圖。圖14 15繪示如圖5的半導體裝件的制造過程示意圖。圖16繪示如圖6的半導體裝件的制造過程示意圖。圖17繪示如圖7的半導體裝件的制造過程示意圖。主要組件符號說明10、20、30、40、50、60、70 :堆棧式半導體封裝件104、105:芯片102、102’ 承載板103 :基板102a、102b、102,a、103a、103b、106a :表面106、107 :半導體封裝結構106b、106c:側壁108、108-1、108-2、108-3、108-4、109 :封膠體107a:開口110、110’ 堆棧組件112、114:被動組件102l、1022、1024a、1024b :接墊1023:導電膠1026、1028 :導電組件1030、1032 :散熱片1034 :金屬蓋1036 :屏蔽層C:凹槽S、S’ 階梯狀結構hl、h2、h3、hll、hl2、hl3 :高度
具體實施例方式請參考圖1,其繪示依照本發明一實施例的堆棧式半導體封裝件10的示意圖。堆棧式半導體封裝件10包括承載板102、第一芯片104、第一半導體封裝結構106、第一封膠體108-1、堆棧組件110及第二半導體封裝結構107。承載板102例如是線路基板,其具有第一表面102a及多個第一接墊1022,第一接墊1022位于該第一表面102a上。第一芯片104、第一半導體封裝結構106及被動組件112及114設于第一表面102a上,且電性連接于承載板102,其中,第一半導體封裝結構106鄰近于第一芯片104,且第一半導體封裝結構106的厚度大于第一芯片104的厚度。第一半導體封裝結構106例如為芯片尺寸封裝(Chip Scale Package)。被動組件112及114,例如一電容。第一封膠體108-1鄰接于第一表面102a,且覆蓋第一芯片104、第一半導體封裝結構106及被動組件112及114。第一封膠體108-1的材料可包括酹醒基樹脂(Novolac-basedresin)、環氧基樹脂(epoxy-based resin)、娃基樹脂(silicone-based resin)或其它適當的包覆劑。第一封膠體108-1也可包括適當的填充劑,例如是粉狀的二氧化硅。可利用數種封裝技術形成第一封膠體108-1,例如是壓縮成型(compression molding)、注射成型(injection molding)或轉注成型(transfer molding)。第一封膠體 108-1 具有多個開口107a,每一開口 107a暴露出對應的堆棧組件110。第一封膠體108-1具有一階梯狀結構S,階梯狀結構S位于第一芯片104及第一半導體封裝結構106之間。第一封膠體108-1具有對應于第一芯片104的第一高度hi與對應第一半導體封裝結構106的第二高度h2,其中,第一高度hi小于第二高度h2。如圖I所示,第二半導體封裝結構107包含基板103、第二芯片105及第二封膠體109。基板103具有上表面103a及下表面103b。第二芯片105設置于上表面103a上,且電性連接于基板103。第二封膠體109鄰接于上表面103a,且覆蓋第二芯片105。第二半導體封裝結構107設置于第一封膠體108-1的階梯狀結構S對應于高度hi的區域上,并借由堆棧組件110與半導體封裝件10電性連接。利用第一高度hi與第二高度h2間的高度差,可以容納基板103、第二芯片105及第二封膠體109。基板103的下表面103b與第一表面102a的距離,是與堆棧組件110的高度有關。基板103的下表面103b與第一表面102a的距離,例如是堆棧組件110的高度。于一實施例中,利用堆棧組件110的結構支撐,使得基板103不會直接接觸到第一封膠體108-1。
請參考圖2,其繪示依照本發明另一實施例的半導體裝件20的剖面圖。半導體封裝件20與圖I的半導體封裝件10的結構很相似,相同組件以相同的組件符號標記,于此不多贅述相同之處。主要差異在于第一封膠體108-2暴露出第一半導體封裝結構106的上表面106a及部份的側壁106b。請參考圖3,其繪示依照本發明一實施例的半導體封裝件30的示意圖。如圖3所繪示,第一封膠體108-2暴露出第一半導體封裝結構106的上表面106a及部份的側壁106b。第一半導體封裝結構106的上表面106a及部份的側壁106b上覆蓋散熱片1030,以形成設置有散熱片1030的半導體封裝件30。散熱片1030的表面積大于或等于第一半導體封裝結構106的上表面106a,以覆蓋第一半導體封裝結構106。請參考圖4,其繪示依照本發明一實施例的半導體封裝件40的示意圖。如圖4所繪示,第一半導體封裝結構106的上表面106a及部份的側壁106b上覆蓋另一散熱片1032,以形成設置有散熱片1032的半導體封裝件40。散熱片1032的表面積大于第一半導體封裝結構106的上表面106a,且散熱片1032的表面更延伸至第一封膠體108-1對應于被動組件112及114上的位置,以覆蓋第一半導體封裝結構106、被動組件112及被動組件114。請參考圖5,其繪示依照本發明另一實施例的半導體裝件50的剖面圖。半導體裝件50的承載板102的第一表面102a上對應于階梯狀結構S的位置更設置有一第二接墊1024b,一金屬蓋1034貫穿階梯狀結構S且耦接第二接墊1024b。一底部填充膠1035設于基板103、第一封膠體108-3及堆棧組件110之間。請參考圖5,半導體裝件50更包括一屏蔽層1036。屏蔽層1036覆蓋第一封膠體108-3的外表面、第二封膠體109的外表面、金屬蓋1034以及承載板102的側壁,屏蔽層1036電性連接于接地接墊1024a及第二接墊1024b。屏蔽層1036例如是由鋁、銅、鉻、錫、金、銀、鎳、不銹鋼及上述材質所組成的群組所制成。請參考圖6,其繪示依照本發明又另一實施例的半導體封裝件60。半導體封裝件60與前述實施例的不同處在于,承載板102’的第一表面102’a具有一凹槽C。第一芯片 104、第一接墊1022及堆棧組件110設置于凹槽C中。第一封膠體108-4鄰接于第一表面102’ a,且覆蓋第一芯片104及第一半導體封裝結構106。第一封膠體108-4具有一階梯狀結構S’,且具有高度hll、高度hl2及高度hl3,高度hi I由凹槽C的第一表面102’ a至第一封膠體108-4上表面的距離,高度hl2由第一表面102’ a至第一封膠體108-4鄰近第一芯片104處的上表面的距離,高度hl3由第一表面102’a至第一封膠體108-4鄰近第一半導體封裝結構106處的上表面的距離,高度hl3>高度hll>高度hl2。利用第一封膠體108-4具有階梯狀結構S’的高度差,可以容納基板
103、第二芯片105及第二封膠體109。如圖6所示,基板103的下表面103b與第一表面102’a的距離,與堆棧組件110’的高度h3有關。于一實施例中,基板103的下表面103b與承載板102’凹槽C的第一表面102’ a的距離例如是堆棧組件110’的高度h3。利用堆棧組件110’的結構支撐,使得基板103不會直接接觸到第一芯片104,且不會直接接觸到第一封膠體108-4。于圖6中,第一芯片104設置于凹槽C中,因為承載板102’于凹槽C之處的厚度減少,因而可以有效降低半導體封裝件60的整體高度。于一實施例中,可以設置一散熱片(未繪不)于半導體封裝結構106的上表面106a上,且散熱片的表面積可以大于或等于半導體封裝結構106的上表面106a的表面積。于另一實施例中,可以設置金屬蓋(未繪示)貫穿階梯狀結構S’,且設置屏蔽層(未繪示)覆蓋于半導體封裝件60的外側表面上。借由金屬蓋作為隔板(Compartment),避免階梯狀結構S’兩側的半導體封裝結構之間互相干擾。請參考圖7,其繪示依照本發明一實施例的半導體封裝件70的示意圖。圖7所繪示的半導體封裝件70與圖6所繪示的半導體封裝件60相似,差異在于第一封膠體108-4所覆蓋的第一芯片104是借由導電膠1023電性連接第一接墊1021,并電性連接至承載板102’。于一實施例中,導電膠1023可以包括銀膠、銅膏或其它具有導電特性的膠體。基板103的下表面103b與承載板102’凹槽C的第一表面102’ a的距離,是與堆棧組件110’的高度h4有關。于一實施例中,基板103的下表面103b與承載板102’凹槽C的第一表面102’ a的距離例如是堆棧組件110’的高度h4。利用堆棧組件110’的結構支撐,使得基板103不會直接接觸到第一芯片101,且不會直接接觸到第一封膠體108-4。于一實施例中,可以設置一散熱片(未繪不)于半導體封裝結構106的上表面106a上,且散熱片的表面積可以大于或等于半導體封裝結構106的上表面106a的表面積。于另一實施例中,可以設置金屬蓋(未繪示)貫穿階梯狀結構S’,且設置屏蔽層(未繪示)于半導體封裝件70的外表面上。借由金屬蓋作為隔板(Compartment),避免階梯狀結構S’兩側的半導體封裝結構之間互相干擾。于圖7中,第一芯片101設置于凹槽C中,且第一芯片104利用導電膠1023作電性連接。如此一來,因為承載板102’于凹槽C之處的厚度減少,且省略導電凸塊的設置,因而可以有效降低半導體封裝件70的整體高度。于另一實施例中,第一芯片104也可以設置于不具凹槽C的承載板102 (繪示于圖11)上,并利用導電膠1023作電性連接,此時,由于省略導電凸塊的設置,仍可以減少半導體封裝件的整體高度。
圖8 12繪示圖I的半導體封裝件10的制造過程示意圖。請先參考圖8,提供一承載板102。承載板102具有第一表面102a及第二表面102b,第二表面102b與第一表面102a相對而設。將第一芯片104設置于第一表面102a上,且第一芯片104例如是以覆晶的方式,電性連接于承載板102。亦即,第一芯片104可以借由導電凸塊120 (例如導電球或焊錫),電性連接于承載板102。一第一半導體封裝結構106設置于第一表面102a上且鄰近第一芯片104的位置,第一半導體封裝結構106例如包括另一芯片,以覆晶的方式,電性連接于承載板102。被動組件112及被動組件114可設置于第一表面102a上,被動組件112例如是一電容。承載板102的第一表面102a上具有多個第一接墊1022,且承載板102的側表面上具有多個接地接墊1024a。第一接墊1022及接地接墊1024a的材質例如為銅。請參考圖9,形成多個第一導電組件1026于第一接墊1022上,且第一導電組件1026環繞第一芯片104排列。第一導電組件1026例如是焊錫或其它具有導電性的焊料凸塊。請參考圖10,形成第一封膠體108鄰接第一表面102a,并覆蓋第一導電組件1026、第一芯片104、第一半導體封裝結構106、被動組件112及被動組件114。第一封膠體108覆蓋第一芯片104處具有一第一高度hi,第一封膠體108覆蓋第一半導體封裝結構106處具有一第二高度h2,第一高度hi小于第二高度h2。換句話說,第一高度hi與第一芯片104的高度有關,且第二高度h2與第一半導體封裝結構106、被動組件112及被動組件114的高度有關。形成第一封膠體108的步驟中,可以使用一薄膜(未繪示)貼附于第一芯片104及第一半導體封裝結構106的上表面,接著使用例如是壓縮成型、注射成型或轉注成型的方式形成不規則形狀的第一封膠體108,之后再除去薄膜,薄膜的設置方式可以依照制程的需求調整。于一實施例中,除去薄膜后可以使第一芯片104及第一半導體封裝結構106的上表面106a暴露于第一封膠體107之外。如圖10所示,第一高度hi與第二高度h2之間的高度差形成一階梯狀結構S,階梯狀結構S位于第一芯片104及第一半導體封裝結構106之間。于一實施例中,第一封膠體107于第一高度hi的部份至少覆蓋第一芯片104的上表面。第一封膠體107于第二高度h2的部份至少覆蓋第一半導體封裝結構106、被動組件112及被動組件114。請參考圖11,以雷射鉆孔第一封膠體108以形成多個開口 107a,開口 107a暴露出對應的第一導電組件1026且環繞第一芯片104排列。
請參考圖12,提供一第二半導體封裝結構107,包含基板103、第二芯片105及第二封膠體109。基板103具有一上表面103a及與上表面103a相對的一下表面103b。第二芯片105設置基板103的上表面103a上,且第二芯片105可以借由焊線W電性連接基板103。第二封膠體109鄰接于上表面103a,且覆蓋第二芯片105。多個導電組件1028設于下表面103b上。設置第二半導體封裝結構107于第一封膠體108-1的階梯狀結構S對應于高度hi的區域上,且導電組件1028對應至第一導電組件1026的位置。回焊第一導電組件1026及第二導電組件1028,以形成多個堆棧組件110 (繪示于圖1),使第二芯片105借由堆棧組件110電性連接于承載板102,即形成如圖I的堆棧式半導體封裝件10。于一實施例中,是以薄膜(未繪示出)保護第一芯片104及半導體封裝結構106,形成第一封膠體107-2覆蓋承載板102的第一表面102a、第一芯片104、半導體封裝結構106、被動組件108及被動組件110。因此,在除去薄膜后,即暴露出半導體封裝結構106的上表 面106a、部份的側壁106b及部份的側壁106c,不需要額外的蝕刻或切除步驟,即可以形成如圖2的堆棧式半導體封裝件20。請參考圖13,其繪示如圖12的第一芯片104及環繞于第一芯片104的第一導電組件1026的俯視圖。于此僅繪示出第一芯片104及第一導電組件1026,以說明第一芯片104及第一導電組件1026的排列方式及相對位置,并省略其它結構以簡化說明。圖14 15繪示半導體裝件50的制造過程示意圖,于圖14的步驟前執行如第8 12的流程。如圖14所示,承載板102更包括第二接墊1024b,例如是一接地接墊。并且,可以接著執行表面黏著技術(Surface Mounting Technology, SMT),以形成金屬蓋1034電性連接于第二接墊1024b。圖15所示,填充底部填充膠1035于基板103、第一封膠體108_3及堆棧組件110之間。形成屏蔽層1036,例如是以化學氣相沉積(Chemical Vapor Deposition, CVD)、無電鍍(electroless plating)、電鍍、印刷(printing)、噴布(spraying)、派鍍或真空沉積(vacuum deposition)的方式形成。并且,屏蔽層1036例如是由招、銅、鉻、錫、金、銀、鎳、不銹鋼及上述材質所組成的群組所制成。金屬蓋1034電性連接于第二接墊1024b及屏蔽層1036,可以作為隔板(Compartment)之用,避免階梯狀結構S兩側的半導體封裝結構之間互相干擾。圖16繪示半導體裝件60的制造過程示意圖。于圖16的步驟前執行類似第8 12的流程,差異在于提供承載板102’的步驟中,承載板102’更具有一凹槽C。第一芯片
104、第一接墊1022及第一導電組件1026設置于凹槽C中。接著,回焊第一導電組件1026及第二導電組件1028,以形成多個堆棧組件110’(繪示于圖6),使第二芯片105借由堆棧組件110’電性連接于承載板102’,即形成圖6的半導體封裝件60。圖17繪示依照本發明另一實施例的半導體裝件70的制造過程剖面圖。于圖17的步驟前執行類似第8 12的流程,差異在于提供承載板102’的步驟中,承載板102’更具有一凹槽C,且。第一芯片101、第一接墊1021、第一接墊1022及第一導電組件1026設置于凹槽C中。第一封膠體108-4所覆蓋的第一芯片104是借由導電膠1023電性連接第一接墊1021,并電性連接至承載板102’。于一實施例中,導電膠1023可以包括銀膠、銅膏或其它具有導電特性的膠體。接著,回焊第一導電組件1026及第二導電組件1028,以形成多個堆棧組件110’(繪示于圖7),使第二芯片105借由堆棧組件110’電性連接于承載板102’,以形成半導體封裝件70。綜上所述,本發明上述實施例的半導體封裝件及其制造方法,形成具有階梯狀結構的不規則形狀的封膠于承載板上,利用階梯狀結構的高度差容置上方堆棧的芯片、基板及封膠,以降低半導體封裝件的整體厚度。于一實施例中,可以利用導電膠電性連接芯片與承載板及/或形成一凹槽于承載板,再設置堆棧的芯片,以更有效地降低半導體封裝件的整體厚度。 綜上所述,雖然本發明已以較佳實施例揭露如上,然其并非用以限定本發明。本發明所屬技術領域中具有通常知識者,在不脫離本發明的精神和范圍內,當可作各種更動與潤飾。因此,本發明的保護范圍當視后附的權利要求所界定者為準。
權利要求
1.一種半導體封裝件,包括 一承載板,具有一第一表面及與該第一表面相對而設的一第二表面; 一第一芯片,設于該第一表面上,且電性連接于該承載板; 一第一半導體封裝結構,設于該第一表面上且鄰近該第一芯片;以及一第一封膠體,鄰接于該第一表面,且覆蓋該第一芯片及該第一半導體封裝結構,其中該第一封膠體具有一階梯狀結構,該階梯狀結構位于該第一芯片及該第一半導體封裝結構之間。
2.如權利要求I所述的半導體封裝件,其特征在于,該第一封膠體具有多個開口,所述多個開口環繞該第一芯片,且所述多個開口內設有多個第一導電組件。
3.如權利要求2所述的半導體封裝件,其特征在于,更包含一第二半導體封裝結構,該第二半導體封裝結構包括 一基板,具有一上表面及與該上表面相對而設的一下表面; 一第二芯片,電性連接至該基板;一第二封膠體,鄰接于該基板的該上表面且覆蓋該第二芯片;以及多個第二導電組件,所述多個第二導電組件與對應的所述多個第一導電組件合并形成多個堆棧組件,其中該第二半導體封裝結構透過所述多個堆棧組件與該承載板電性連接,其中,該第一封膠體具有一對應于該第一芯片的第一高度及一對應于該第一半導體封裝結構的第二高度,該第二高度大于該第一高度,且該第一高度大于所述多個第一導電組件的高度。
4.如權利要求3所述的半導體封裝件,其特征在于,更包括 一接地接墊,設置在該承載板的該第一表面上且對應于該階梯狀結構; 一金屬蓋,耦接該接地接墊且暴露于該第一封膠體結構之外; 一底部填充膠,填充于該基板、該第一封膠體及所述多個堆棧組件之間;以及 一屏蔽層,覆蓋該第一封膠體的一外表面、該第二封膠體的一外表面以及該金屬蓋。
5.如權利要求I所述的半導體封裝件,其特征在于,該第一封膠體暴露出該第一半導體封裝結構的一上表面及部份的側壁。
6.如權利要求5所述的半導體封裝件,其特征在于,更包括 一散熱片,該散熱片的表面積大于或等于該第一半導體封裝結構的該上表面的表面積,以覆蓋該第一半導體封裝結構的該上表面及該部分的側壁。
7.如權利要求I所述的半導體封裝件,其特征在于,該承載板具有一凹槽,該第一芯片設置于該凹槽內。
8.一種半導體封裝件的制造方法,包括 提供一承載板,具有一第一表面及與該第一表面相對而設的一第二表面; 電性連接一第一芯片至該第一表面; 鄰近該第一芯片設置一第一半導體封裝結構于該第一表面上;以及形成一第一封膠體于該第一表面上,該第一封膠體覆蓋該第一芯片及該第一半導體封裝結構,且該第一封膠體具有一階梯狀結構,該階梯狀結構位于該第一芯片及該第一半導體封裝結構之間。
9.如權利要求8所述的半導體封裝件的制造方法,其特征在于,形成該第一封膠體的步驟包括 形成多個第一導電組件于該承載板的該第一表面上,且所述多個第一導電組件環繞該 對應該階梯狀結構的位置設置一金屬蓋于該承載板的該第一表面上,該金屬蓋電性連接至該承載板的一接地接墊; 形成該第一封膠體于該基板的該第一表面上,該第一封膠體覆蓋所述多個第一導電組件、該第一芯片及該第一半導體封裝結構,該第一封膠體對應該第一芯片處具有一第一高度,該第一封膠體對應該第一半導體封裝結構處具有一第二高度,該第一高度小于該第二高度;以及 利用激光鉆孔該第一封膠體,以形成多個開口并暴露出所述多個第一導電組件。
10.如權利要求8所述的半導體封裝件的制造方法,其特征在于,更包含設置一第二半導體封裝結構于該半導體封裝件之上,其中該第二半導體封裝結構包括 一基板,具有一上表面及與該上表面相對的一下表面; 一第二芯片,電性連接至該基板; 一第二封膠體,鄰接于該基板的該上表面且覆蓋該第二芯片;以及 多個第二導電組件,設置于該基板的該下表面, 其中,所述多個第二導電組件與對應的所述多個第一導電組件合并形成多個堆棧組件。
11.如權利要求8所述的半導體封裝件的制造方法,其特征在于,該第一半導體封裝結構的一上表面暴露于該第一封膠體之外,該半導體封裝件的制造方法更包括 形成一散熱片以至少覆蓋于該第一半導體封裝結構的該上表面,且該散熱片的表面積大于或等于該第一半導體封裝結構的該上表面的表面積。
12.如權利要求9所述的半導體封裝件的制造方法,其特征在于,該半導體封裝件更包括一接地接墊設于承載板的該第一表面上,該半導體封裝件的制造方法更包括 設置一金屬蓋于該承載板的該第一表面上,該金屬蓋電性連接至該接地接墊且暴露于該第一封膠體之外; 填充一底部填充膠于該基板、該第一封膠體及該些堆棧組件之間;以及形成一屏蔽層,覆蓋該第一封膠體的一外表面、該第二封膠體的一外表面、該金屬蓋的一暴露表面以及該承載板的側壁。
全文摘要
一種半導體封裝件,包括一承載板、一第一芯片、一第一半導體封裝結構及一第一封膠體。承載板,具有一第一表面及與第一表面相對而設的一第二表面。第一芯片設于第一表面上,且電性連接于承載板。第一半導體封裝結構,設于第一表面上且鄰近第一芯片。第一封膠體鄰接于第一表面,且覆蓋第一芯片及第一半導體封裝結構。第一封膠體具有一階梯狀結構,階梯狀結構位于第一芯片及第一半導體封裝結構之間。
文檔編號H01L23/31GK102832182SQ201210331419
公開日2012年12月19日 申請日期2012年9月10日 優先權日2012年9月10日
發明者鍾啟生, 葉勇誼, 陳建成 申請人:日月光半導體制造股份有限公司