專利名稱：半導體器件和制造該半導體器件的方法
技術領域：
本發明涉及一種半導體器件和制造該半導體器件的方法。
背景技術：
如場效應晶體管(FET)或二極管的半導體器件被用于各種應用。此類半導體器件通常需要滿足在諸如能夠輸送浪涌電流和軟開關的特征方面的具體要求。
由于諸如浪涌電流能力和開關特性的此類特征受器件中的電子和空穴的多余載流子分布的影響，因此期望能使過量載流子分布適合于該器件的不同操作模式，以便提高諸如浪涌電流能力和軟開關特性的特征。發明內容
根據本半導體器件的一個實施例，半導體器件包括半導體二極管。半導體二極管包括漂移區和形成在漂移區中或形成在漂移區上的第一導電類型的第一半導體區。第一半導體區經由第一半導體本體的第一表面電耦接于第一端子。該半導體二極管還包括電耦接至第一端子的第二導電類型的通道區。通道區的底部鄰接第一半導體區。通道區的第一側鄰接第一半導體區。
進一步地，第一半導體區是P型陽極區，并且通道區是η型通道區。
進一步地，P型陽極區的位于η型通道區的底部與漂移區的頂側之間的部分被構造為累積每單位面積的空間電荷，并且每單位面積的空間電荷小于P型陽極區與η型陰極區之間的每單位面積的擊穿電荷。
進一步地,通道區沿橫向方向的最大寬度W1滿足SOnnKw1GOOnm0
進一步地，通道區的與第一側相對的第二側鄰接第一半導體區。·
進一步地，通道區在第一側、第二側和在底側包括單晶硅，并且通道區還包括位于單晶硅之間的中心部分中的多晶硅，多晶硅的摻雜濃度比單晶硅高。
進一步地，通道區的與第一側相對的第二側鄰接介電層。
進一步地，通道區中的摻雜濃度在從通道區的頂部至底部的10%至90%的延伸范圍之間降低至少一個數量級。
進一步地，通道區中的摻雜濃度在從通道區的頂部至底部的10%至90%的延伸范圍之間保持恒定。
進一步地，半導體二極管是反向導通IGBT的部分。
根據該半導體器件的另一個實施例，半導體器件包括漂移區和位于漂移區中或位于漂移區上的第一半導體區。第一半導體區經由第一半導體本體的第一表面電耦接于第一端子。半導體器件還包括從第一表面延伸到第一半導體區中的第一溝道。第一溝道包括電耦接至第一半導體區的電極，并且該第一溝道還包括位于電極與第一半導體區之間的介電層。第一溝道的底部鄰接第一半導體區。
進一步地，第一半導體區是P型陽極區；以及第一半導體區的位于第一溝道的底部與漂移區的頂側之間的部分被構造成累積每單位面積的空間電荷，并且每單位面積的空間電荷小于第一半導體區與陰極區之間的每單位面積的擊穿電荷。
進一步地，半導體器件是半導體二極管；第一半導體區包括P型陽極區和P型場闌區，P型場闌區的P型摻雜的最大濃度小于5X1016cnT3，P型陽極區的頂側鄰接第一表面，并且P型場闌區的頂側鄰接P型陽極區的底側；以及第一溝道的底部鄰接P型場闌區。
進一步地，半導體器件還包括電耦接至第一端子的第一 η型源區，其中第一 η型源區的底側鄰接P型陽極區，并且第一 η型源區的橫向側鄰接第一溝道。
進一步地，第一溝道是V形的，并且電極包含金屬或金屬合金。
進一步地，半導體器件是場效應晶體管；第一半導體區包括鄰接第一溝道的側部的P型本體區，并且P型區包括包圍第一溝道的底部的P型場闌區；ρ型本體區鄰接第二溝道的側面，第二溝道包括柵極電極和柵極介電層，其中柵極電極電耦接至與第一端子電絕緣的第三端子；以及第二溝道的底部鄰接漂移區。
進一步地，場效應晶體管是功率場效應晶體管，功率場效應晶體管具有小于350V 的電壓阻斷能力。
根據制造半導體器件的方法的實施例，該方法包括通過形成漂移區來形成半導體二極管。·該方法還包括在漂移區中或在漂移區上形成第一半導體區，并且將第一半導體區經由半導體本體的第一表面電耦接至第一半導體區。本方法還包括在半導體本體中蝕刻溝道。本方法還包括在溝道中形成第二導電類型的通道區，并且將通道區經由半導體本體的第一表面電耦接至第一端子，其中通道區的第一側鄰接該第一半導體區。
進一步地，形成通道區的步驟包括通過在由硅制成的半導體本體上的選擇性外延生長而在溝道的側壁和底側上形成硅層。
進一步地，方法還包括在溝道中的硅層上形成多晶硅層。
進一步地，方法還包括在溝道中的硅層上形成介電層。
進一步地，形成通道區的步驟包括在通道區中注入摻雜劑。
進一步地，在將溝道蝕刻到漂移區中之前終止溝道的蝕刻。
進一步地，在將溝道蝕刻到漂移區中之后終止溝道的蝕刻。
本領域的技術人員通過閱讀以下詳細說明并參考附圖將理解本發明的附加特征和優點。
附圖被包括進來以提供對本發明的進一步理解，且附圖被合并到該說明書中并構成該說明書的一部分。附圖示出了本發明的實施例并與該說明書一起用于說明本發明的原理。本發明的其他實施例和本發明的許多預期優點將變得顯而易見，因為通過參考下面的詳細說明能夠對它們進行更好的理解。附圖中的元件相互之間不一定是成比例的。相同的參考標號表示對應于類似部件。只要不相互排斥，各種示出的實施例的特征可進行組合。
實施例在附圖中示出并且在以下說明中被詳細描述。
圖1是通過半導體二極管的一部分的豎直橫截面的示意圖，所述部分包括電耦接至P型陽極區和η型通道區的第一接觸區域。
圖2Α至2C示出圖1的η型通道區的實施例。
圖3是沿圖2C的線AA’的η型通道區的η型雜質輪廓(分布圖，profile)的示意圖。
圖4A至4C示出圖1示出的η型通道區的布局的頂視圖。
圖5是制造根據實施例的半導體二極管的方法的簡化視圖。
圖6Α至6C是在制造圖1半導體二極管的一個實施例期間通過半導體本體的一部分的示意性橫截面。
圖7Α和7Β是通過半導體本體的一部分的示意性橫截面,示出了不同于圖6Β所示的制造η型通道區的實施例。
圖8是通過半導體二極管的一部分的豎直橫截面的示意圖，所述部分包括P型陽極區域和溝道，溝道包括電極和鄰接P型陽極區的電介質。
圖9是通過半導體二極管的一部分的豎直橫截面的示意圖，所述包括P型陽極區域和V形溝道，該溝道包括電極和鄰接P型陽極區的電介質。
圖10示出穿過η型通道FET的一部分的豎直橫截面的示意圖，該通道包括溝道和圍繞溝道的底部的P型區。
具體實施方式
在以下詳細說明中，參考構成本說明書的一部分的附圖，并且在附圖中以本發明可實踐的具體實施例的方式示出。在這點上，諸如“頂部”、“底部”、“前方”、“后方”、“頭部”、 “尾部”、“上方”、“之上”、“下方”等的方向術語是參照說明的附圖進行使用的。因為實施例的組件可位于多個不同的方向，因此方向術語僅用作示意性目的而不是限制性的。應當理解，在不脫離本發明的范圍的情況下，可利用其他實施例并進行結構或邏輯的變化。例如， 作為一個實施例的部分示出和說明的特征可結合其他實施例產生另一個實施例或可用于其它實施例中。本發明旨在包括此類修改和變型。利用具體語言描述的實例不應理解為對所附權利要求的范圍的限制。此類附圖未按比例繪制且僅用于示意性目的。為了清楚起見， 除非另有說明，否則相同的元件或制造工藝在不同的附圖中使用相同的參考數字表示。
本說明書中使用的術語“橫向”和“水平”旨在描述基本平行于半導體襯底或半導體本體的第一表面的定向。這可以例如是晶片(晶圓，wafer)或晶粒(die)的表面。
本說明書中使用的術語“豎直”旨在描述設置得基本垂直于半導體襯底或半導體本體的第一表面的定向。
如本說明書中所采用的，術語“耦接”和/或“電耦接”并不一定是指元件直接耦接在一起，而是可在“耦接”或“電耦接”的元件之間設置介入元件。
在該說明書中，P型或P摻雜被稱作第一導電型，而η型或η摻雜被稱為第二導電型。不言而喻，還可形成具有相反的摻雜關系的半導體器件，從而使得第一導電型是P摻雜而第二導電型是η摻雜。此外，一些附圖通過指示與摻雜類型相鄰的或“ + ”示出相對摻雜濃度。例如，“η_”意思是小于“η”摻雜區域的摻雜濃度的摻雜濃度，而“η+”摻雜區域具有比“η”摻雜區域高的摻雜濃度。然而，除非特別說明，否則指示相對摻雜濃度不表示相同相對摻雜濃度的摻雜區域具有相同的絕對摻雜濃度。例如，兩個不同的η+摻雜區域可具有不同的絕對摻雜濃度。例如，相同的情況可適用至η+摻雜區域和P+摻雜區域。
此外，諸如“第一”、“第二”等的術語是用于說明不同的元件、區域、截面等，并且旨在不是限制性的。在本說明書的全文中，相同的術語表示相同的元件。
如此處使用，術語“具有”、“包含”、“包括”、“含有”等是開放式術語，表示存在有所述的元件或特征，但不排除附加的元件或特征。除非上下文有明顯說明，否則冠詞“一”、 “該”和“所述”旨在表示單數以及復數。
圖1示出根據實施例的半導體二極管100。該半導體二極管100包括P型陽極區 101，該P型陽極區通過半導體本體130的第一表面103電耦接至第一接觸區域102，該第一接觸區域例如諸如金屬區域的導電區。橫向方向X平行于第一表面103延伸且豎直方向y 垂直于第一表面103延伸。
η型通道區104電耦接至第一接觸區域102。η型通道區104的底側105鄰接ρ 型陽極區101。η型通道區104的側面106鄰接P型陽極區101。ρ型陽極區101的底側鄰接rT型漂移區(drift zone) 107的頂側。rT型陽極區107的底側鄰接η型場闌區(field stop zone) 108的頂側。η型場闌區108的底側鄰接η+型陰極區109的頂側。η型場闌區 108在其他實施例中可省略。
在圖1示出的實施例中，漂移區107是η_型的。根據另一實施例，該漂移區107是固有的(intrinsic)。根據又一實施例，漂移區107是p_型的。不考慮漂移區107是否是固有的，漂移區107與ρ型陽極區101之間的n_型或p_型的過渡沿豎直方向y的深度為yi; 其中P型陽極區101的ρ型雜質輪廓與漂移區107的η型或ρ型輪廓相交，或者其中ρ型陽極區107的ρ型雜質輪廓鄰接漂移區107的固有輪廓。
根據一個實施例,通道區104沿橫向方向X的最大寬度W1滿足SOnnKw1GOOnm0
根據另一實施例，η型通道區104的底側105與η_型漂移區107的頂側之間的P 型陽 極區101的一部分111的厚度選擇為累積部分111中的每單位面積的空間電荷，該每單位面積的電荷小于陽極區101與陰極區109之間的每單位面積的擊穿電荷。例如，擊穿電荷 qbr 可滿足 5xlOncnT2〈qbr/e〈4xl012cm_2,特別是可滿足 lxl012cnT2〈qbr/e〈2xl012cnT2。
η型通道區104在第一接觸區域102和陰極區109之間提供電流通道，其與從P型陽極區101注入η_型漂移區107的整個電流平行。換句話說，來自于η_型漂移區107的電子可通過η型通道區104被傳導至第一表面103處的第一接觸區域102。
沿η型通道區104的豎直電流的增加將導致沿η型通道區104的豎直方向的電壓降增加。由于該電壓降，η型通道區104與周圍的ρ型陽極區101之間形成空間電荷區。該空間電荷區進入η型通道區104的延伸在η型通道區104的底部中比在頂部中大，這是由于在η型通道區104中從底部至頂部的電壓降降低。該空間電荷區從相反的側壁橫向地延伸進入η型通道區104中。延伸進入一個η型通道區104的相對的空間電荷區的端部之間的距離定義了通道的寬度，其能夠將任何電子電流從η_型漂移區107傳導到第一接觸區域 102。從而，第一接觸區域102與陰極區109之間的電流密度的增加與到達能夠傳導所有電子電流的η型通道區104的通道寬度的減少有關。從而，更多的空穴從ρ型陽極區101注入到η_型漂移區107中。換句話說，陽極與陰極之間的電流密度的增加使得ρ型陽極區101 的發射效率(emitter efficiency)提高。因此,在器件內處于標稱電流密度時,相對較低的陽極發射效率使得可保持有利的開關特性和穩定性，而在器件處于較高電流密度(即，相對較高的電荷載流子涌流(charge carrier flooding))時的相對較高的陽極發射效率允許提聞浪涌電流能力。
從而，過量電荷載流子分布可適用于半導體二極管內的不同操作模式，以提高諸如浪涌電流能力和軟開關特性的特征。
圖2A至2C示出根據實施例的η型通道區104的布局。
參考圖2Α，η型通道區104包括外部η型層104a和內部η+型層104b。外部η型層104a在η型通道區104的底側和側面鄰接周圍的ρ型陽極區101。在圖2Α示出的實施例中，在電流沿通道區104流動期間，兩個空間電荷區從側面106、106’進入η型通道區104 的橫向延伸在外部η型層104a處最大。在通過外部η型層104a的底側之后，電子電流從 n_型漂移區107經由低歐姆的內部n+型層104b被傳導至第一接觸區域102，S卩，陽極接觸區域。
參考圖2B，η型通道區104包括在底側和側面處鄰接P型陽極區101的外部η型層104a。例如氧化層或氮化層的介電層115布置在外部η型層104a上。從而，外部η型層 104a被夾置在介電層115與ρ型陽極區101之間。圖2B示出的實施例與圖2A示出的實施例的不同之處在于，將電子從n_型漂移區107傳導至第一接觸區域102的通道由空間電荷區和介電層115橫向地限定。在圖2A示出的實施例中，通道的橫向限定是通過兩個相對的空間電荷區橫向延伸進入η型通道區104中實現的。在圖2Β示出的實施例中，η型通道區 104和介電層115可形成在溝道內。由于η型通道區104的寬度小于之前形成的寬度，因此對用于制造圖2Β中示出的η型通道區104的光刻掩模的要求低于圖2Α示出的實施例。 例如可通過P型陽極區101中的溝道的側面和底側上的外延生長來精確地調整外部η型層 104a的覽度W2O
參考圖2C，η型通道區104是一個連續層，例如，該連續層包括基本恒定的η型雜質濃度或從第一表面103沿豎直方向y朝向η_型漂移區107降低的η型雜質輪廓。
在圖2Α至2C示出的每個實施例中，η+型接觸區在第一表面103處可形成在η型通道區104與第一接觸區102之間，以允許η型通道區104與第一接觸區域102之間的歐姆接觸(未在圖2Α至圖2C中示出)。
參考圖3，η型通道區104的η型雜質輪廓沿圖2C的線ΑΑ’的豎直方向y示出。
表示為N1的曲線示出了 η型雜質輪廓，其沿豎直方向y從A處的第一表面103到 A’處的η型通道區104的底側降低。該η型雜質輪廓N1可通過η型雜質的擴散或離子注入形成。在A處的第一表面103處的N1的峰值濃度可足夠大，以致于可形成與第一接觸區域102的歐姆接觸。在該情況下，附加的η+型接觸區可能為過量的。
表示為N2的曲線包括在A處鄰接第一表面103的第一輪廓部分。該第一輪廓部分包括η型雜質的峰值濃度，該峰值濃度足夠大，以致于可在A處的第一表面103處形成與第一接觸區域102的歐姆接觸。例如，第一輪廓部分可通過η型雜質的離子注入或擴散形成。 N2的第二輪廓部分包括η型雜質的基本恒定的濃度。例如，第二輪廓部分N2可通過在η型通道區104的對應部分的外延生長期間通過原位(in-situ)摻雜形成。
表示為N3的曲線包括在A處的第一表面103處的第一輪廓部分。N3的第一輪廓部分形成與第一接觸區域102的歐姆接觸。此外，表示為N3的曲線包括第二輪廓部分，該第二輪廓部分包括沿豎直方向y朝向A’處的η型通道區的底側降低的η型雜質濃度。第二輪廓部分可通過η型雜質的擴散或離子注入形成。
圖4Α至4C示出根據實施例的η型通道區的布局的頂視圖。
參考圖4A的示意性頂視圖，η型通道區104為彼此平行延伸的條狀。
參考圖4Β的示意性頂視圖，η型通道區104為以規則圖案布置的圓形。
參考圖4C，η型通道區104形成為交錯(interlaced)閉合的矩形環。
根據實施例，也可使用η型通道區104的其他布局和/或其他規則圖案，分別為例如交錯的圓形環、或例如六邊形圖案。
圖5示出制造根據實施例的半導體二極管的方法的簡化視圖。
在S100，形成漂移區。
在S110，在漂移區中或在漂移區上形成第一半導體區，并且將第一半導體區經由半導體本體的第一表面電耦接至第一端子。
在S120，在該半導體本體中蝕刻溝道。
在S130，在溝道中形成第二導電類型的通道區，并且將通道區經由半導體本體的第一表面電耦接至第一端子，其中通道區的第一側鄰接第一半導體區。
以上特征S100、S110、S120和S130可以以與上述順序不同的順序執行。
圖6A至6C示出根據實施例在制造半導 體二極管期間半導體本體的一部分的示意性橫截面視圖。
參考圖6A，在半導體本體130的rT型漂移區107上形成ρ型陽極區101。η型半導體本體130還包括可選的η型場闌區108和η.型陰極區109。
例如，ρ型陽極區101可通過將諸如硼的ρ型雜質注入到η型半導體本體130中形成。可在稍后的工藝步驟中執行退火。
參考圖6Β，在ρ型陽極區101形成掩模圖案135，例如硬掩模圖案或抗蝕劑掩模圖案。例如，掩模圖案135可通過光刻形成。可將掩模圖案135的材料適當地選擇成在隨后的從第一表面103向ρ型陽極區101中蝕刻溝道期間用作蝕刻掩模。在圖6Β示出的實施例中，在溝道137穿透ρ型陽極區101進入η_型漂移區107中之前終止溝道137的蝕刻。
參考圖6C，用構成η型通道區104的η型半導體層填充溝道137。例如，溝道137 的填充可通過溝道137的底側和側面上的外延生長執行或通過將諸如η+型多晶硅的材料沉積到溝道137中來執行。η型通道區104的雜質輪廓利用一種或多種植入劑和/或植入能量和/或各種類型的雜質通過粒子注入進行調節。
然后，去除當此類材料通過沉積填充到溝道137中時積累在掩模圖案135上過量的材料。
可選地，例如可利用通過掩模圖案135的開口的離子注入而在η型通道區104的頂部中形成η.接觸區。
接著進行包括移除掩模圖案135和形成圖1示出的第一接觸區域102的其他步驟，以完成半導體二極管。
圖7Α和圖7Β中的半導體本體的示意性橫截面圖示出了制造該半導體二極管的其他實施例。
圖7Α中示出的過程與圖6Α示出的過程的不同之處在于，在將溝道137蝕刻到漂移區中之前終止溝道137的蝕刻。換句話說，將溝道137蝕刻進入ρ型本體區101中，直到到達η_型漂移區107的頂側，即，這些溝道穿透ρ型陽極區101并終止在η_型漂移區107 的頂側上。
圖7B中示出的過程與圖6B示出的過程的不同之處在于，在將溝道137蝕刻到漂移區中之后終止溝道137的蝕刻。換句話說，將溝道137蝕刻穿過ρ型本體區101并進入 η—型漂移區107中。
圖8示出根據實施例的半導體二極管200。半導體二極管200包括ρ型區201，該 P型區經由半導體本體的第一表面203電耦接至第一接觸區域202，例如諸如金屬區域的導電區域。P型區201包括鄰接第一接觸區域202的ρ型陽極區201a和鄰接ρ型陽極區201a 的底側的P型場闌區201b。
半導體二極管還包括延伸穿過ρ型陽極區201a并進入ρ型場闌區201b中的溝道 237。溝道237的底部鄰接ρ型場闌區201b。溝道237包括電極240，該電極包括導電材料， 諸如摻雜的半導體材料，例如摻雜的多晶硅、和/或金屬或它們的組合。電極經由接觸區域 202電耦接至ρ型區201。介電層241在溝道237的底側和側面處使電極240和ρ型區201 電絕緣。η.型源區243鄰接溝道237的介電層241的側面且電耦接至第一接觸區域202。
ρ型區201鄰接η_型漂移區207。η_型漂移區207鄰接η.型陰極區。
在圖8示出的實施例中，漂移區207是η_型。根據其他實施例，漂移區207是固有的。根據其他實施例，漂移區207是？_型的。不考慮漂移區207是否是固有的，漂移區107 與P型區201之間的η_型或ρ_型的過渡位于沿豎直方向y的深度Yi中，其中P型陽區201 的P型雜質輪廓與漂移區207的η型或ρ型輪廓相交，或者其中ρ型陽極區201的ρ型雜質輪廓鄰接漂移區207的固有輪廓。
在圖1中示出的實施例中，通道區104允許電子電流通道與從ρ型陽極區101的空穴電流注入路徑平行。以相似的方式，在圖8中示出的實施例形成電子電流路徑。當電流密度足夠低以致于允許空穴電流從P型場闌區201b注入漂移區207中，S卩，電子從漂移區207擴散至ρ型場闌區201b中到達溝道237的側面或底部、并在溝道237的側面處沿反型通道273流至源區243。反型通道273中的導電性經由溝道237中的電極240的電壓通 過場效應進行控制。可將電極240的材料選擇成允許閾值電壓為OV或大約為0V。作為實例，可選擇具有比η型多晶硅功函低的材料。
ρ型場闌區201b的位于溝道237的底部與n_型漂移區207的頂側之間的部分211 的厚度h選擇為累積部分211中的每單位面積的空間電荷，該每單位面積的空間電荷小于 P型區201與陰極區209之間的每單位面積的擊穿電荷。因而，在器件的最大反向電壓時， 空間電荷區中的電場將不會到達溝道的底部并且可避免泄露電流的增加。
在器件內處于標稱電流密度時，相對較低的陽極發射效率使得可保持有利的開關特性和換流穩定性，而在器件處于較高電流密度(即，相對較高的電荷載流子涌流)時的相對較高的陽極發射效率允許提高浪涌電流能力。在高電流密度下陽極發射效率的增加是由于沿通道在漂移區207與源區237之間的較高的電壓降。這導致ρ型區201a與涌流區之間的pn結上的正向電壓降增加，導致ρ型場闌區201b的和漂移區207的涌流增加，其中電子和空穴分別高于P型場闌區201b或漂移區207的摻雜水平。較高的涌流使得導電性提聞，因而使得浪涌能力提聞。
從而過量載流子分布可適于半導體二極管內的不同操作模式，以提高諸如浪涌電流能力和軟開關特性的特征。
圖9通過溝道237’的形狀示出了與圖8中示出的實施例中不同的半導體二極管200’。圖9中，溝道237’為V形。例如，V形溝道可通過使用堿性蝕刻溶液的各向異性蝕刻形成。根據又一個實施例，溝道可以是梯形。
圖10示出根據實施例的FET 300。FET 300包括ρ型本體區301a，該ρ型本體區經由P+型接觸區301c在半導體本體330的第一表面303處電耦接至第一接觸區域302，例如諸如金屬區域的導電區域。
ρ型本體區301鄰接n_型漂移區307。n_型漂移區307鄰接諸如η.型襯底的η.型區 309。
FET 300還包括延伸穿過ρ型本體區301a并進入到漂移區307中的第一溝道337。 延伸到漂移區307中的第一溝道337的一部分由ρ型場闌區301b包圍。第一溝道337包括第一電極3 4 O,該第一電極包括導電材料,諸如摻雜的半導體材料,例如摻雜的多晶娃、和 /或金屬或它們的組合。反型通道373中的導電性經由第一溝道337中的第一電極340的電壓通過場效應進行控制。第一電極340通過第一表面303上方的第一接觸區域302電耦接至P型本體區301a。第一絕緣層341使第一電極340與第一表面303下方的ρ型本體區 301a和ρ型場闌區301b電絕緣。第一 η.型源區343鄰接第一溝道337的第一介電層341 的側面且電耦接至第一接觸區域302。
FET 300還包括延伸穿過ρ型本體區301a并進入漂移區307中的溝道337’。該第二溝道337’包括第二電極340’，第二電極包括導電材料，諸如摻雜的半導體材料，例如摻雜的多晶硅、和/或金屬或它們的組合。第二介電層341’使第一電極340與ρ型本體區 301a、漂移區307和第一接觸區域302電絕緣。反型通道373’中的導電性經由第二溝道 337’中的電極340’的電壓通過場效應進行控制。第二 n+型源區343’鄰接第二溝道337’ 的第二 介電層341’的側面且電耦接至第一接觸區域302。
在圖10的實施例中，有源FET單元包括第二溝道337’，并且電極單元包括第一溝道337。在電極單元中，過量載流子分布可適于電極單元內的不同操作模式，以提高諸如浪涌電流能力和軟開關特性的特征。
在以上說明的實施例中，溝道137、237、337中的電極140、240、340在電極140、 240,340的頂部上直接接觸接觸區域102、202、302。根據其他實施例，例如，介電層保持在電極140、240、340的頂側的至少部分上，并且電極140、240、340以諸如經由介電層中的接觸開口的其他方式電耦接至接觸區域102、202、302。
根據實施例，FET 300包括ρ型鉗位(clamping)區349,該ρ型鉗位區從第一表面 303延伸到半導體本體330中。ρ型鉗位區349的底部可高于第一和/或第二溝道337、337’ 的底側。這些P型鉗位區支持電擊穿。當對FET單元的二極管單元和本體二極管進行換流時，在將電荷載流子掃出電極之外的期間，空穴流流動通過P型鉗位區349。多個ρ型鉗位區349可以一圖案布置在FET 300的單元區域上。ρ型鉗位區349也可設置在圖1、8、和9 中示出的二極管中。
雖然已示出具體實施例且在此處進行了詳細說明，但本領域的技術人員應當理解的是，在不脫離本發明范圍的情 況下，各種替換和/或等同實施方式可用來替換所示出和說明的具體實施例。該申請旨在覆蓋本文描述的具體實施例的所有修改和變化。因此，本發明僅由權利要求及其等同物限制。
權利要求
1.一種半導體器件，包括 半導體二極管，包括 漂移區； 第一導電類型的第一半導體區，形成在所述漂移區中或形成在所述漂移區上，所述第一半導體區經由半導體本體的第一表面電耦接至第一端子；以及 第二導電類型的通道區，電耦接至所述第一端子，其中所述通道區的底部鄰接所述第一半導體區，并且所述通道區的第一側鄰接所述第一半導體區。
2.根據權利要求1所述的半導體器件，其中，所述第一半導體區是P型陽極區，并且所述通道區是η型通道區。
3.根據權利要求2所述的半導體器件，其中，所述P型陽極區的位于所述η型通道區的所述底部與所述漂移區的頂側之間的部分被構造為累積每單位面積的空間電荷，并且所述每單位面積的空間電荷小于所述P型陽極區與η型陰極區之間的每單位面積的擊穿電荷。
4.根據權利要求1所述的半導體器件，其中，所述通道區沿橫向方向的最大寬度W1滿足 SOnnKwZSOOnm。
5.根據權利要求1所述的半導體器件，其中，所述通道區的與所述第一側相對的第二側鄰接所述第一半導體區。
6.根據權利要求5所述的半導體器件，其中，所述通道區在所述第一側、所述第二側和在所述底側包括單晶硅，并且所述通道區還包括位于所述單晶硅之間的中心部分中的多晶硅，所述多晶硅的摻雜濃度比所述單晶硅高。
7.根據權利要求1所述的半導體器件，其中，所述通道區的與所述第一側相對的第二側鄰接介電層。
8.根據權利要求1所述的半導體器件，其中，所述通道區中的摻雜濃度在從所述通道區的頂部至底部的10%至90%的延伸范圍之間降低至少一個數量級。
9.根據權利要求1所述的半導體器件，其中，所述通道區中的摻雜濃度在從所述通道區的頂部至底部的10%至90%的延伸范圍之間保持恒定。
10.根據權利要求1所述的半導體器件，其中，所述半導體二極管是反向導通IGBT的部分。
11.一種半導體器件，包括 漂移區； 第一導電類型的第一半導體區，位于所述漂移區中或位于所述漂移區上，所述第一半導體區經由所述半導體本體的第一表面電耦接至第一端子； 第一溝道，從所述第一表面延伸到所述第一半導體區中，所述第一溝道包括電耦接至所述第一半導體區的電極，并且所述第一溝道進一步包括位于所述電極與所述第一半導體區之間的介電層；并且其中 所述第一溝道的底部鄰接所述第一半導體區。
12.根據權利要求11所述的半導體器件，其中 所述第一半導體區是P型陽極區；以及 所述第一半導體區的位于所述第一溝道的所述底部與所述漂移區的頂側之間的部分被構造成累積每單位面積的空間電荷，并且所述每單位面積的空間電荷小于所述第一半導體區與陰極區之間的每單位面積的擊穿電荷。
13.根據權利要求11所述的半導體器件，其中 所述半導體器件是半導體二極管； 所述第一半導體區包括P型陽極區和P型場闌區，所述P型場闌區的P型摻雜的最大濃度小于5xl016cnT3， 所述P型陽極區的頂側鄰接所述第一表面，并且所述P型場闌區的頂側鄰接所述P型陽極區的底側；以及 所述第一溝道的所述底部鄰接所述P型場闌區。
14.根據權利要求13所述的半導體器件，進一步包括電耦接至所述第一端子的第一η型源區，其中所述第一 η型源區的底側鄰接所述P型陽極區，并且所述第一 η型源區的橫向側鄰接所述第一溝道。
15.根據權利要求11所述的半導體器件，其中，所述第一溝道是V形的，并且所述電極包含金屬或金屬合金。
16.根據權利要求11所述的半導體器件，其中 所述半導體器件是場效應晶體管； 所述第一半導體區包括鄰接所述第一溝道的側部的P型本體區，并且所述P型區包括包圍所述第一溝道的底部的P型場闌區； 所述P型本體區鄰接第二溝道的側面，所述第二溝道包括柵極電極和柵極介電層，其中所述柵極電極電耦接至與所述第一端子電絕緣的第三端子；以及所述第二溝道的底部鄰接所述漂移區。
17.根據權利要求16所述的半導體器件，其中，所述場效應晶體管是功率場效應晶體管，所述功率場效應晶體管具有小于350V的電壓阻斷能力。
18.—種制造半導體器件的方法，包括 形成半導體二極管，包括 形成漂移區； 在所述漂移區中或在所述漂移區上形成第一導電類型的第一半導體區，并且將所述第一半導體區經由半導體本體的第一表面電耦接至第一端子； 在所述半導體本體中蝕刻溝道；以及 在所述溝道中形成第二導電類型的通道區，并且將所述通道區經由所述半導體本體的所述第一表面電耦接至所述第一端子，其中所述通道區的第一側鄰接所述第一半導體區。
19.根據權利要求18所述的方法，其中，形成所述通道區的步驟包括通過在由硅制成的所述半導體本體上的選擇性外延生長而在所述溝道的側壁和底側上形成硅層。
20.根據權利要求19所述的方法，進一步包括在所述溝道中的所述硅層上形成多晶硅層。
21.根據權利要求19所述的方法，進一步包括在所述溝道中的所述硅層上形成介電層。
22.根據權利要求18所述的方法，其中，形成所述通道區的步驟包括在所述通道區中注入慘雜劑。
23.根據權利要求18所述的方法，其中，在將所述溝道蝕刻到所述漂移區中之前終止所述溝道的蝕刻。
24.根據權利要求18所述的方法，其中，在將所述溝道蝕刻到所述漂移區中之后終止所述溝道的蝕刻。
全文摘要
本發明公開了一種半導體器件和制造該半導體器件的方法。半導體器件包括半導體二極管。半導體二極管包括漂移區和形成在漂移區中或形成在漂移區上的第一導電類型的第一半導體區。第一半導體區經由第一半導體本體的第一表面電耦接于第一端子。該半導體二極管包括電耦接至第一端子的第二導電類型的通道區，其中通道區的底部鄰接第一半導體區。通道區的第一側鄰接第一半導體區。
文檔編號H01L29/06GK103000667SQ20121033117
公開日2013年3月27日 申請日期2012年9月7日 優先權日2011年9月7日
發明者漢斯-彼得·費爾斯爾, 弗朗茨·赫爾萊爾, 安東·毛德, 漢斯-約阿希姆·舒爾茨 申請人:英飛凌科技股份有限公司