專利名稱：芯片封裝結構及其制造方法
芯片封裝結構及其制造方法技術領域
本發明是關于一種封裝結構及該封裝結構的制造方法，更詳細而言，本發明關于一種芯片封裝結構及其制造方法。
背景技術：
多芯片封裝結構(Mult1-chip package, MCP)是將兩個或兩個以上的芯片整合在單一封裝結構中，以實現芯片間緊密堆疊互連的封裝，進而使系統運作速度極大化，為半導體封裝業者積極發展的結構。
公知的多芯片封裝結構大多是將多個芯片垂直對齊堆疊、交錯堆疊或是階梯狀堆疊等等，然后每一芯片借由引線鍵合方式(Wire bonding)與基板電性連接。日本專利公開號「特開平11-265975」所揭示的，即為此種公知的芯片封裝結構。
然而，由于芯片是垂直地堆疊，芯片封裝結構的整體厚度勢必會較厚。且當芯片堆疊的數目增加時，芯片與基板連接的焊線(金屬引線)的數量便越多。為避免兩焊線間有電性連接，焊線的弧度亦需增大，此舉會增加了焊線引線鍵合的困難，且焊線較容易因為振動而產生應力集中現象而斷裂。不僅如此，基板為了能與多條焊線及最底層的芯片連接，基板上表面的尺寸需增大，造成多芯片封裝結構的整體寬度或長度也增加。
有鑒于此，提供一種可改善至少一種上述缺失的芯片封裝結構及其制造方法，便成為業界亟需努力的目標。
發明內容
本發明的目的在于提供一種芯片封裝結構及其制造方法，該芯片封裝結構可具有較小的尺寸。
為達到上述目的，本發明所提供的芯片封裝結構包含一第一芯片、一第二芯片及一轉接元件。第一芯片具有復數個第一焊墊，第一焊墊形成于第一芯片的一上表面；第二芯片具有復數個第二焊墊，第二焊墊形成于第二芯片的一上表面，第一芯片與第二芯片并排， 且第二芯片與第一芯片電性連接；轉接元件設置于第一芯片的上表面上，并與第一芯片電性連接。
為達到上述目的，本發明所提供的芯片封裝結構的制造方法包含提供一第一芯片，第一芯片具有復數個第一焊墊，這些第一焊墊形成于第一芯片的一上表面；提供一第二芯片，第二芯片具有復數個第二焊墊，這些第二焊墊形成于第二芯片的一上表面；將第一芯片與第二芯片并排，并電性連接第一芯片與第二芯片；以及放置一轉接元件于第一芯片的上表面上，并電性連接轉接元件與第一芯片及/或第二芯片。
在參閱附圖及隨后描述的實施方式后，此技術領域具有通常知識的技術人員便可了解本發明的其他目的，以及本發明的技術手段及實施方式。
圖1A為本發明的芯片封裝結構的第一實施例的側視圖1B為本發明的芯片封裝結構的第一實施例的另一方式的側視圖
圖2為本發明的芯片封裝結構的第二實施例的側視圖3為本發明的芯片封裝結構的第三實施例的側視圖4A為本發明的芯片封裝結構的第四實施例的側視圖
圖4B為本發明的芯片封裝結構的第四實施例的俯視圖
圖5A為本發明的芯片封裝結構的第五實施例的側視圖
圖5B為本發明的芯片封裝結構的第五實施例的俯視圖
圖5C為本發明的芯片封裝結構的第五實施例的另一方式的側視圖；及
圖6為本發明的芯片封裝結構的制造方法的流程圖。
具體實施方式
請參閱圖1A所示，為本發明的芯片封裝結構的第一實施例的側視圖。芯片封裝結構I包含一第一芯片11、一第二芯片12及一轉接兀件13,以下將依序說明各兀件的技術內容。
第一芯片11具有復數個第一焊墊111，這些第一焊墊111形成于第一芯片11的一上表面112。
第二芯片12具有復數個第二焊墊121，這些第二焊墊121形成于第二芯片12的一上表面122。第一芯片11與第二芯片12沿一第一方向X并排，且第一芯片11與第二芯片 12之間可包含一間距，以避免兩者直接相接觸。于其它實施例中，第一芯片11與第二芯片 12也可相接觸，使得兩者之間無間距。
第一芯片11還進一步電性連接第二芯片12，使得第一芯片11可與第二芯片12相互傳遞電能(訊號或資料)。
本實施例中，第一芯片11與第二芯片12的電性連接是通過引線鍵合(wire bonding)方式來實現。具體地說，芯片封裝結構I另包含多個金屬引線14，金屬引線14的一端會焊接于第一芯片11的其中一個第一焊墊111上，而金屬引線14的另一端則會焊接于其中一個第二焊墊121，借此導通第一芯片11與第二芯片12。為了節省金屬引線14的長度，會選擇最相接近的第一焊墊111及第二焊墊121，作為第一芯片11與第二芯片12電性連接的媒介。
在其它實施例中，第一芯片11也可通過后述的轉接元件13，間接地與第二芯片12 電性連接。
第一芯片11及第二芯片12可為相同或不相同的芯片，在本實施例中，第一芯片11 為一存儲器，而第二芯片12為控制該存儲器的一控制芯片，且第一芯片11的一下表面的面積可大于第二芯片12的一下表面的面積。
轉接元件13具有復數個第三焊墊131，這些第三焊墊131形成于轉接元件13的一上表面132。轉接兀件13沿著一第二方向Y設置(堆疊)于第一芯片11的上表面112上, 該第二方向Y與第一方向X相交錯，且較優地為相垂直。轉接兀件13可為一電路板(例如陶瓷電路板、軟性印 刷電路板等)、芯片等可傳導電能的元件，且轉接元件13之中或之上還可形成有天線、電容器、電感器等電子元件，以增加轉接元件13的功能。
轉接元件13的長度(或寬度)可小于第一芯片11的長度(或寬度)，以使得轉接元件13設置于第一芯片11上時，第一芯片11的部分的第一焊墊111不會被轉接元件13遮蓋。
轉接元件13還可電性連接第一芯片11及第二芯片12。轉接元件13與第一芯片 11及第二芯片12的電性連接也可通過引線鍵合方式來實現。具體地說，上述第一焊墊111 的其中一個利用一條金屬引線14來與轉接元件13的上述第三焊墊131的其中一個電性連接，而上述第二焊墊121的其中一個也可利用另一條金屬引線14來與上述第三焊墊131的其中一個電性連接。
需說明的是，轉接元件13與第一芯片11之間的電性連接方式也可借由其它方式來實現，例如借由倒晶(Flip chip)方式。具體地說，請參閱圖1B所示，轉接元件13的第三焊墊131還可形成于轉接元件13的一下表面133上，且朝向第一芯片11的其中一個第一焊墊111。如此，轉接元件13的其中一個第三焊墊131即可借由倒晶方式電性連接第一芯片11的其中一個第一焊墊111，使轉接元件13與第一芯片11電性連接，再經由轉接元件 13的上表面132的第三焊墊131與第二芯片12的第二焊墊121形成電性連接。
在此一結構條件下，轉接元件13將不須因為第一芯片11的第一焊墊111的位置而限制其尺寸，故可更加靈活的利用此轉接元件13的特性，以減少引線鍵合的應用，并可大幅增加此結構在電性傳遞上的效率。
本實施例的芯片封裝結構I與公知的相比較，第一芯片11與第二芯片12并非堆疊設置，故芯片封裝結構I的整體厚度可較小，以利于應用于薄型化的電子產品。再者，由于芯片封裝結構I厚度減小，使得「第一芯片11與轉接元件13之間」、「第二芯片12與轉接元件13 之間」或「第一芯片11與第二芯片12之間」的金屬引線14的弧度可因彼此間的引線鍵合距離縮短而進一步減少其引線鍵合的弧高。此外，芯片封裝結構I可不需像公知般具有一個大于第一芯片11的底面積的基板，因此芯片封裝結構I相較于公知技術而言， 可具有較小的尺寸(長度或寬度)。
轉接元件13還可作為第一芯片11與第二芯片12的電能傳輸的中繼站。具體地說，若第一芯片11的最左邊的第一焊墊111欲傳遞電能至第二芯片12的最左邊的第二焊墊121時，該第一焊墊111可先將電能傳輸至轉接元件13的最左邊的第三焊墊131，使得電能可通過轉接元件13的導電線路，傳遞至最右邊的第三焊墊131 ;爾后，最右邊的第三焊墊 131再將電能傳輸至最左邊的第二焊墊121。如此，最左邊的第一焊墊111與最左邊的第二焊墊121之間可不需一個很長的金屬引線14來傳遞電能。此外，與金屬引線14相比，通過轉接元件13傳遞的電能較不會損耗。
以上為第一實施例的芯片封裝結構I的說明，接著說明本發明的芯片封裝結構的其它實施例。為了簡潔說明的目的，其他實施例與第一實施例相似之處，以及其他實施例之間的相似之處，皆將不再敘述。
請參閱圖2所示，為本發明的芯片封裝結構的第二實施例的一側視圖。在此方式中，芯片封裝結構2同樣包含一第一芯片21、一第二芯片22、一轉接元件23及復數個金屬引線24。第二實施例的芯片封裝結構2與前述芯片封裝結構I的差異在于還包含一粘著層25。
粘著層25設置于第一芯片21的上表面212與轉接元件23之間，以使轉接元件23粘于第一芯片21的上表面212上，不易相對第一芯片21移動。此外，粘著層25可為粘性膠帶、可固化的粘膠等具有粘性且不會導通電能的物體，以使被粘著層25覆蓋的第一芯片 21與轉接元件23不會有短路的問題。而本實施例中，粘著層25具體為一芯片接合膜(Die Attach Film)。
請參閱圖3所示，為本發明的芯片封裝結構的第三實施例的一側視圖。在此方式中，芯片封裝結構3同樣包含一第一芯片31、一第二芯片32、一轉接元件33、復數個金屬引線34及一粘著層35，而芯片封裝結構3與前述芯片封裝結構I或2的差異在于轉接元件 33還設置于第二芯片32的上表面322上，并與第二芯片32電性連接。
具體地說，轉接元件33同時設置于第一芯片31的上表面312及第二芯片的上表面322，橫跨第一芯片31及第二芯片32之間的間距，且粘著層35也設置于第二芯片的上表面 322。
當轉接元件33同時設置于 第一芯片31及第二芯片32上時，轉接元件33的長度 (或寬度)可大于第一芯片31的長度(或寬度)。換言之，轉接元件33的尺寸會比第一實施例的轉接元件11的尺寸大，使得轉接元件33上可安排更復雜的線路或更多的電子元件， 以使芯片封裝結構3能處理更復雜的資訊或有更多的功能。此外，第一芯片31及第二芯片 32之間的電性連接可通過轉接元件33來實現，以節省金屬引線34的數目。
請參閱圖4A及圖4B，分別為本發明的芯片封裝結構的第四實施例的俯視圖及側視圖。芯片封裝結構4同樣包含一第一芯片41、一第二芯片42、一轉接元件43、復數個金屬引線44及一粘著層45，而與前述第三實施例的芯片封裝結構3的差異在于芯片封裝結構 4還包含復數個金屬引腳46 (或稱金手指)及一封裝膠體47。
上述金屬引腳46可與第一芯片41或第二芯片42并排,亦可設置于第一芯片41 或第二芯片42的下方，且上述金屬引腳46可通過金屬引線44來與第一芯片41或第二芯片42電性連接。本實施例中，上述金屬引腳46為與第二芯片42間隔地并排，即第二芯片 42設置于上述金屬引腳46與第一芯片41之間，且金屬引腳46通過金屬引線44與第二芯片42電性連接。
封裝膠體47包覆第一芯片41、第二芯片42、轉接元件43、上述金屬引腳46及金屬引線44。上述金屬引腳46各具有一從封裝膠體47中暴露出的表面461，即上述金屬引腳 46的下表面未受到封裝膠體47包覆。如此，上述金屬引腳46的表面461可作為芯片封裝結構4與外部電子兀件或電路板(圖未不出)連接的媒介。
請參閱圖5A及圖5B，分別為本發明的芯片封裝結構5的第五實施例的俯視圖及側視圖。芯片封裝結構5包含一第一芯片51、一第二芯片52、一轉接元件53、復數個金屬引線 54及一粘著層55，芯片封裝結構5類似第二實施例的芯片封裝結構2，而差異在于本實施例的芯片封裝結構5還包含一基板56。
第一芯片51及第二芯片52設置于基板56上,而基板56具有一電源焊墊(power bar) 561及一接地焊墊(ground bar) 562 ；電源焊墊561及接地焊墊562設置于基板56的一上表面563,并位于第一芯片51及第二芯片52之間。
第一芯片51及第二芯片52還進一步電性連接基板56。詳細地說，第二焊墊521 的其中一個借由引線鍵合方式(金屬引線54)電性連接電源焊墊561，而上述第二焊墊521 的另一個借由引線鍵合方式電性連接接地焊墊562。第一焊墊511的其中一個也可借由引線鍵合方式來電性連接電源焊墊561或接地焊墊562。
由于電源焊墊561及接地焊墊562位于第一芯片51及第二芯片52之間，「用以連接第一芯片51及第二芯片52至電源焊墊561及接地焊墊562」的金屬引線54的長度可減短，而金屬引線54的配置亦可簡化。
需說明的是,在本實施例中，第一芯片51與基板56之間及第二芯片52與基板56 之間還可分別設置有一粘著層55,以使第一芯片51及第二芯片52粘固于基板56的上表面 563 上。
請參閱圖5C，在本實施例中，芯片封裝結構5亦可加入具有其它功能的一第三芯片57及一第四芯片58。第三芯片57可設置于轉接元件53上，并與轉接元件53電性連接； 而第四芯片58可設置于第一芯片51上,并與第一芯片51電性連接。
以上為本發明的芯片封裝結構的各實施例的說明。接著說明本發明的芯片封裝結構的制造方法，該制造方法至少可制作出上述這些芯片封裝結構I至5。然而需說明的是， 本發明的芯片封裝結構并不局限由本發明的芯片封裝結構的制造方法來制作。
請參閱圖6所示，為本發明的芯片封裝結構的制造方法的一流程圖。首先，如步驟 601所示，提供一第一芯片，該第一芯片具有復數個第一焊墊，這些第一焊墊形成于第一芯片的一上表面。接著如步驟602所示，提供一第二芯片，第二芯片具有復數個第二焊墊，這些第二焊墊形成于第二芯片的一上表面；如步驟603所示，并排第一芯片與第二芯片，并電性連接第一芯片與第二芯片；如步驟604所示，放置一轉接元件于第一芯片的上表面上，并電性連接轉接元件與第一芯片及/或第二芯片。借由以上步驟即可制造出如第一實施例所示的芯片封裝結構(如圖1所示)。
或者，在步驟603后，可如步驟605所示，設置一粘著層于第一芯片的上表面，再如步驟606所示，放置轉 接元件于粘著層上，使得轉接元件粘于第一芯片的上表面上，便可制造出如第二實施例所示的芯片封裝結構(如圖2所示)。
又或者，在步驟603后，可如步驟607所示，將轉接元件同時放置于第一芯片的上表面上及第二芯片的上表面上，并電性連接轉接元件、第一芯片與第二芯片，借此可制造出如第三實施例所示的芯片封裝結構(如圖3所示)。
放置轉接元件于第一芯片上后，可如步驟608所示，將復數個金屬引腳與第一芯片或第二芯片并排，或者如步驟609所示，將復數個金屬引腳設置于第一芯片或第二芯片下方，接著電性連接上述金屬引腳與第一芯片或第二芯片。再如步驟610所示，使用一封裝膠體包覆第一芯片、第二芯片、轉接元件及上述金屬引腳，并使得上述金屬引腳的每一個的一表面從封裝膠體中暴露出，借此便可制造出如第四實施例所示的芯片封裝結構(如圖4A 及圖4B所示)。
或者，在放置轉接元件于第一芯片上后，接著可如步驟611所示，將第一芯片及第二芯片設置于一基板上。基板可具有一電源焊墊及一接地焊墊，電源焊墊及接地焊墊設置于基板的一上表面，并位于第一芯片及第二芯片之間；然后借由引線鍵合方式電性連接上述第一焊墊的其中一個與電源焊墊或接地焊墊，并借由引線鍵合方式電性連接上述第二焊墊的其中一個與電源焊墊或接地焊墊，即可制造如第五實施例的芯片封裝結構(如圖5A及圖5B所示)。
在步驟611后，可如步驟612所示，再設置另一芯片于第一芯片上，且與轉接元件并排；也可將該另一芯片設置于轉接元件上，再將該另一芯片與轉接元件、第一芯片或第二芯片電性連接(如圖5C所示)。
借由上述芯片封裝結構的制造方法,各種芯片封裝結構可被制造出。
綜上所述，本發明的芯片封裝結構及其制造方法至少可具有下列特點
1.芯片封裝結構可不需像公知般具有一個大于芯片的底面積的基板，因此相較于公知技術而言，芯片封裝結構可具有較小的尺寸。
2.因為第一芯片與第二芯片為并排，而非堆疊，故芯片封裝結構的整體厚度可較小，以利于應用于厚度較薄的電子產品中。
3.芯片封裝結構的轉接元件可使芯片之間的弓I線鍵合距離及弓I線鍵合高度減少， 且轉接元件本身可包含天線、電容器、電感器等元件，以擴充芯片封裝結構的功能。
上述的實施例僅用來例舉本發明的實施方式，以及闡釋本發明的技術特征，并非用來限制本發明的保護范疇。任何熟悉此技術者可輕易完成的改變或均等性的安排均屬于本發明所主張的范圍，本發明的權利保護范圍應以申請專利范圍為準。
權利要求
1.一種芯片封裝結構，包含 一第一芯片，具有復數個第一焊墊，所述第一焊墊形成于該第一芯片的一上表面； 一第二芯片，具有復數個第二焊墊，所述第二焊墊形成于該第二芯片的一上表面，該第一芯片與該第二芯片并排，且該第二芯片與該第一芯片電性連接；以及 一轉接元件，設置于該第一芯片的該上表面上，并與該第一芯片電性連接。
2.如權利要求1所述的芯片封裝結構，其中所述第一焊墊的其中一個借由引線鍵合方式電性連接所述第二焊墊的其中一個。
3.如權利要求1所述的芯片封裝結構，其中該轉接元件具有復數個第三焊墊，所述第三焊墊形成于該轉接元件的一上表面，所述第一焊墊的其中一個借由引線鍵合方式電性連接所述第三焊墊的其中一個。
4.如權利要求3所述的芯片封裝結構，其中所述第二焊墊的其中一個借由引線鍵合方式電性連接所述第三焊墊的其中一個。
5.如權利要求1所述的芯片封裝結構，還包含一粘著層，設置于該第一芯片的該上表面與該轉接元件之間，以使該轉接元件粘于該第一芯片的該上表面上。
6.如權利要求1所述的芯片封裝結構，其中該轉接元件具有復數個第三焊墊，所述第三焊墊形成于該轉接元件的一下表面，所述第一焊墊的其中一個借由倒晶方式電性連接所述第三焊墊的其中一個。
7.如權利要求1所述的芯片封裝結構，其中該轉接元件還設置于該第二芯片的該上表面上，并與該第二芯片電性連接。
8.如權利要求1所述的芯片封裝結構，還包含復數個金屬引腳，與該第一芯片或該第二芯片并排，或設置于該第一芯片或該第二芯片的下方，且與該第一芯片或該第二芯片電性連接。
9.如權利要求8所述的芯片封裝結構，還包含一封裝膠體，包覆該第一芯片、該第二芯片、該轉接元件及所述金屬引腳，所述金屬引腳各具有一從該封裝膠體中暴露出的表面。
10.如權利要求1所述的芯片封裝結構，還包含一基板，該第一芯片及該第二芯片設置于該基板上，該基板具有一電源焊墊及一接地焊墊，該電源焊墊及該接地焊墊設置于該基板的一上表面，并位于該第一芯片及該第二芯片之間。
11.如權利要求10所述的芯片封裝結構，其中所述第一焊墊的其中一個借由引線鍵合方式電性連接該電源焊墊或該接地焊墊，而所述第二焊墊的其中一個借由引線鍵合方式電性連接該電源焊墊或該接地焊墊。
12.一種芯片封裝結構的制造方法，包含 提供一第一芯片，該第一芯片具有復數個第一焊墊，所述第一焊墊形成于該第一芯片的一上表面； 提供一第二芯片，該第二芯片具有復數個第二焊墊，所述第二焊墊形成于該第二芯片的一上表面； 將該第一芯片與該第二芯片并排，并電性連接該第一芯片與該第二芯片；以及 放置一轉接元件于該第一芯片的該上表面上，并電性連接該轉接元件與該第一芯片及/或第二芯片。
13.如權利要求12所述的芯片封裝結構的制造方法，還包含設置一粘著層于該第一芯片的該上表面； 放置該轉接元件于該粘著層上，使得該轉接元件粘于該第一芯片的該上表面上。
14.如權利要求12所述的芯片封裝結構的制造方法，還包含放置該轉接元件于該第二芯片的該上表面上，并電性連接該轉接元件與該第二芯片。
15.如權利要求12所述的芯片封裝結構的制造方法，還包含將復數個金屬引腳與該第一芯片或該第二芯片并排，或置于該第一芯片或該第二芯片的下方，并電性連接所述金屬引腳與該第一芯片或該第二芯片。
16.如權利要求15所述的芯片封裝結構的制造方法，還包含使用一封裝膠體包覆該第一芯片、該第二芯片、該轉接元件及所述金屬引腳，并使得所述金屬引腳的每一個的一表面從該封裝膠體中暴露出。
17.如權利要求12所述的芯片封裝結構的制造方法，還包含 將該第一芯片及該第二芯片設置于一基板上，其中，該基板具有一電源焊墊及一接地焊墊，該電源焊墊及該接地焊墊設置于該基板的一上表面，并位于該第一芯片及該第二芯片之間； 借由引線鍵合方式電性連接所述第一焊墊的其中一個與該電源焊墊或該接地焊墊；以及 借由引線鍵合方式電性連接所述第二焊墊的其中一個與該電源焊墊或該接地焊墊。
全文摘要
本發明為關于一種芯片封裝結構及其制造方法。芯片封裝結構包含一第一芯片、一第二芯片及一轉接元件。第一芯片具有復數個第一焊墊，第一焊墊形成于第一芯片的上表面；第二芯片具有復數個第二焊墊，第二焊墊形成于第二芯片的上表面，第一芯片與第二芯片并排，且第二芯片與第一芯片電性連接；轉接元件設置于第一芯片的上表面上，并與第一芯片電性連接。借此，該芯片封裝結構可具有較小的尺寸。
文檔編號H01L23/488GK103000588SQ20121033106
公開日2013年3月27日 申請日期2012年9月7日 優先權日2011年9月9日
發明者林殿方 申請人:東琳精密股份有限公司