具有低的互連寄生的有高功率芯片和低功率芯片的系統的制作方法

專利名稱：具有低的互連寄生的有高功率芯片和低功率芯片的系統的制作方法
技術領域：
本發明的實施例總體上涉及集成電路芯片封裝，更具體地，涉及具有高功率芯片和低功率芯片的系統。
背景技術：
在集成電路(IC)芯片的封裝中，通常要在包含在封裝中芯片和其他裝置的熱管理和所述裝置的性能之間進行權衡。具體地，通過將IC封裝的存儲器芯片、無源裝置和其他低功率組件盡可能靠近IC封裝中中央處理單 元(CPU)和其他的高功率裝置，來加速IC封裝中的裝置之間的通信并且減小封裝寄生。然而，已知由較高功率的芯片所生成的熱量不利地影響定位在附近的存儲器芯片和其他裝置。因此，當存儲器芯片和無源裝置合并到單個IC封裝中時，將其直接堆疊在CUP或其他高功率芯片之上或之下，從發熱方面來說是不可行的；這樣的配置必然限制高功率芯片的功率或者冒了危害和/或者影響存儲器芯片的性能的風險。通過在IC封裝中將這樣的芯片定位在高功率芯片旁邊來將低功率芯片包括在單個IC封裝中也是不可取的，因為這樣水平分布的配置導致IC封裝具有不實用的大的覆蓋區(footprint)并且在低功率芯片和高功率芯片之間具有更長的互連路徑。如前所述，本技術領域需要用于布置為彼此緊密靠近的高功率芯片和低功率芯片的IC封裝，該IC封裝防止低功率芯片過熱。

發明內容
本發明的一個實施例闡述了一種IC系統,其中例如存儲器芯片的低功率芯片位于靠近例如邏輯芯片的一個或多個較高功率芯片，而不經受過熱結果。IC系統包括嵌入在封裝基板中的低功率芯片和布置在封裝基板上的高功率邏輯芯片來形成堆疊。因為封裝基板的部分將嵌入的低功率芯片與高功率芯片熱絕緣，所以低功率芯片能夠定位為與高功率芯片靠近而不會過熱。本發明的一個優點在于，存儲器芯片和其他低功率裝置能夠定位為與相同的IC系統中的高功率裝置緊密靠近，而不會由高功率裝置使其過熱。這種緊密靠近有利地縮短了高功率和低功率裝置之間的互連路徑長度，這提高了裝置性能并減小了 IC系統中的互連寄生。


因此，可以詳細地理解本發明的上述特征，并且可以參考實施例得到對上面所簡要概括的本發明的更具體的描述，其中一些實施例在附圖中示出。然而，應當注意的是，附圖僅用于示意本發明的典型實施例，由于本發明可以具有其他等效的實施例，因此附圖不應被認為是對本發明范圍的限制。圖1是根據本發明一個實施例的、集成電路(IC)系統的示意橫剖面視圖；圖2是根據本發明的一個實施例的、具有與高功率芯片部分重疊的多個低功率芯片的IC系統的示意橫剖面視圖；圖3是根據本發明的一個實施例的、具有多個高功率芯片的IC封裝的示意橫剖面視圖；圖4是根據本發明實施例的、具有布置為與低功率芯片鄰近的熱分配層的IC封裝的示意橫剖面視圖；以及圖5是根據本發明實施例的、具有布置在封裝基板的一側上的高功率芯片和以堆疊配置設置并嵌入在封裝基板中的兩個低功率芯片的IC封裝的示意橫剖面視圖。為了清楚，在適合的情況下，使用相同的參考數字表示附圖之間共同的相同元素。這是考慮到，一個實施例的特征可結合到其他實施例中，而不需要進一步的復述。
具體實施例方式圖1是根據本發明一個實施例的，集成電路(IC)系統100的示意橫剖面視圖。IC系統100包括多個IC芯片和/或其他獨立的微電子組件，并且配置為將所述芯片和組件電和機械地連接至印刷電路板190。IC系統100包括縱向組合，即，高功率芯片101和低功率芯片102的堆疊配置，其中低功率芯片102與高功率芯片101熱絕緣，并且因此不會被高功率芯片101顯著地影響。IC系統100包括高功率芯片101、低功率芯片102、封裝基板110和多個封裝引線180。高功率芯片101安裝在封裝基板110的一側，并且低功率芯片102嵌入在封裝基板110中，從而低功率芯片102與高功率芯片101熱絕緣。因為封裝基板110的部分作為熱絕緣層，低功率芯片102能夠定位為與高功率芯片101的大部分重疊而不被高功率芯片101所生成的熱量不利地影響。封裝引線180提供IC系統100和印刷電路板(PCB)190之間的電連接，并且可以是本領域已知的任意技術上可行的芯片封裝電連接，包括球柵陣列(BGA)、針腳柵格陣列(PGA)等等。高功率芯片101是高功率芯片，諸如中央處理單元(CPU)、圖形處理單元(GPU)、應用處理器或其他邏輯裝置、或在操作期間生成足以不利地影響位于IC系統100中的低功率芯片102或無源裝置的性能的熱量的任意IC芯片。“高功率芯片”如本文所限定的，是在正常操作期間生成至少IOW或更多的熱量的任意IC芯片。高功率芯片101是未包含在芯片載體或封裝中的未密封的裸芯。高功率芯片101安裝在封裝基板110的表面118上，并電連接至封裝基板110的表面118上的電連接。高功率芯片101和封裝基板110之間的電連接可使用本領域已知的任意技術上可行的方法實現，包括焊接布置在高功率芯片101的表面115上的微焊點(microbump)105至形成在封裝基板110的表面118上的鍵合點113。可替代地，通過將高功率芯片101上的PGA機械按壓到形成在封裝基板110中的通孔或插座中來實現這樣的電連接。在圖1中示意的實施例中，高功率芯片101配置為具有微焊點105，該微焊點105將高功率芯片101電和機械地耦合至封裝基板110。底部填充106 (垂直交叉線)、成型(overmold)、或任意技術上可行的封裝技術均可用于保護高功率芯片101至封裝基板110的電連接。如所示，高功率芯片101的側115安裝為靠著封裝基板110，以及高功率芯片101的相對側116面朝遠離封裝基板110的方向并且可用于附著于此的散熱件或其他冷卻機制。在圖1中示意的實施例中，高功率芯片101熱耦合至冷卻機制130，其包括散熱器131來加強IC系統100的熱傳輸。低功率芯片102是在操作期間不會生成足以不利地影響鄰近IC芯片或裝置的性能的熱量的低功率IC芯片。“低功率芯片”如本文所限定，是在正常操作期間生成大約IW量級的熱量(即不超出大約5W)的任意IC芯片。低功率芯片102可以是位于IC系統100中的無源裝置、諸如RAM、閃存等的存儲器裝置、I/O芯片或在正常操作中不生成超過5W的熱量的任意其他芯片。低功率芯片102可以是未密封的或“裸硅(bare silicon)”存儲器芯片；或在優選實施例中，可以是密封的且經測試的存儲器芯片，該存儲器芯片是完全封裝。在后一種情況下，包含低功率芯片102的封裝是足夠薄以嵌入在封裝基板110中的“低外形(low-profile)”封裝。在堆疊配置中低功率芯片102安裝為與高功率芯片101相對，并經·由形成在封裝基板110中的導電線路114電連接至PCB 190和高功率芯片101。低功率芯片102和封裝基板110之間的電連接可使用本領域已知的任意技術上可行的方法實現。在圖1中示意的實施例中，低功率芯片102和封裝基板110中的導線跡線114之間的電連接可以使用銅系過孔123來實現，該銅系過孔123在從核119構建封裝基板110的過程期間形成。在一些實施例中，低功率芯片102包括娃通孔(through-silicon via TSV)125來幫助低功率芯片102、高功率芯片101和PCB 190之間的電連接。具體地，TSV 125有效提供了低功率芯片102面對PCB 190的表面和低功率芯片102面對高功率芯片101的表面之間的非常短的電連接。這是因為，布置在低功率芯片102上的諸如鍵合點等的電連接典型地在低功率芯片102的單個側面上制造，而對于低功率芯片102，期望電連接至在兩個側面上的組件，即至封裝基板110以及至PCB 190。因此，如圖1中所示，經由TSV 125，低功率芯片102能夠嵌入IC系統100中，并且電連接能夠直接實現至PCB 190和封裝基板110上的導線跡線114兩者，從而形成低功率芯片102和高功率芯片101之間的非常短路徑長度的互連。TSV 125是穿過低功率芯片102形成的并且用導電材料壓得的“微過孔”，所述導電材料諸如用于經由導線跡線114實現直接至低功率芯片102的電連接的焊料。封裝基板110為IC系統100提供結構剛性以及電接口，該電接口用于在高功率芯片101、低功率芯片102和印刷電路板109之間路由輸入和輸出信號及功率。封裝基板110是剛性且熱絕緣的基板，高功率芯片101安裝于其上，并且低功率芯片102嵌入其中。在一些實施例中，封裝基板110是層壓基板并且包括絕緣層117的堆疊或構建在核119的頂和底表面上的層壓件。如所示，在絕緣層壓層之間形成互連層111和過孔112，來產生低功率芯片102和PCB 110之間以及低功率芯片102和高功率芯片101之間的導線跡線114。在互連層111和過孔112形成之前，在核119中形成孔并且低功率芯片102定位于其中。然后在低功率芯片102的周圍形成過孔123和封裝基板110的外層，即互連層111和絕緣層117。存在許多本領域眾所周知的用于制造本發明的實施例中使用的層壓基板的合適的材料，其擁有必備的機械強度、電性質和理想的低的導熱率。這樣的材料包括作為傳統的環氧層壓件的FR-2和FR-4和來自于三菱瓦斯化學公司的樹脂基雙馬來酰亞胺三(Bismaleimide-Triazine BT)。FR-2是具有在大約0. 2ff/ (K_m)范圍內的導熱率的合成樹脂粘合板。FR-4是具有在大約0. 35W/ (K-m)范圍內的導熱率的環氧樹脂粘接劑的編織玻璃纖維布。BT/環氧層壓基板還具有大約O. 35W/ (K-m)范圍內的導熱率。還可以使用導熱率低于大約O. 5W/(K-m)的其他合適剛性、電隔離、熱絕緣的材料，并且仍然在本發明的范圍內。除了用作IC系統100的結構基礎外，封裝基板110還經由導線跡線114路由電源信號、地信號以及至和來自高功率芯片101、低功率芯片102和PCB 190的輸入/輸出(I/O)信號。因此，封裝基板110配置為具有金屬導體來執行該路由功能，即互連層111和過孔112。在一些實施例中，互連層111是從接合至封裝基板110的一個或多個層壓件的銅箔所蝕刻的跡線，通孔112是利用金和/或無電鍍鎳層電鍍或完成。因為封裝基板110的部分布置在高功率芯片101和低功率芯片102之間，因此低功率芯片102能夠定位為與高功率芯片101部分或完全地重疊而不會過熱。由于電路之間互連的較短路由線路導致較快的信號傳播和噪聲、串擾(cross-talk)和其他寄生的減少，因此定位低功率芯片102為與高功率芯片101部分或完全地重疊導致高功率芯片101和低功率芯片102的較好的電性能。在電路設計中，寄生是無意的電效應，包括由電路的各種組件和布線結構的電交互造成的電阻、電容和電感。在IC封裝領域，寄生由芯片至例如IC鍵合點、接合線、封裝引線、導線跡線等的外部組件的互連所造成。如圖1中所示意，通過在重 疊配置中堆疊高功率芯片101和低功率芯片102，高功率芯片101和低功率芯片102之間互連的長度最小化，并且大大減少這樣的寄生。另外，如所示通過堆疊高功率芯片101和低功率芯片102來最小化IC系統100的總的“覆蓋區”，IC系統100有利小于將高功率芯片101和低功率芯片102在封裝基板的相同側并排式定位的IC封裝。在圖1所示意的實施例中，高功率芯片101和低功率芯片102定位為高功率芯片101和低功率芯片102完全重疊，因此形成芯片的堆疊。在其他實施例中，當低功率芯片102與高功率芯片101僅部分重疊時，實現將低功率芯片102和高功率芯片101定位為緊密靠近的優點。圖2是根據本發明的一個實施例的、具有與高功率芯片101部分重疊的多個低功率芯片102的IC系統200的示意橫剖面視圖。如所示，在IC系統200中，低功率芯片102的每一個均偏離高功率芯片101的中心并且與高功率芯片101的邊緣211重疊。因為低功率芯片102的每一個布置為靠近高功率芯片101并且僅通過封裝基板110與其分離，因此低功率芯片102和高功率芯片101之間的互連的路徑長度非常短。具體地，能夠直接通過低功率芯片102的TSV 125和封裝基板110的導線跡線114來延伸互連。注意，在常規PoP芯片載體中，由于邏輯裝置的高功率和大量熱量生成不利地影響低功率芯片102的性能和可靠性，因此定位一個或多個低功率芯片102與高功率邏輯裝置(諸如CPU或GPU)大致重疊通常從發熱方面是不可行的。在一個實施例中，低功率芯片102被間隙250分離或偏離高功率芯片101，從而電互連260能夠從PCB 190直接延伸至高功率芯片101并且穿過封裝基板110。電互連260可用于提供電源和/或地信號給高功率芯片101。在另一個實施例中，I/O信號線270布置在間隙250中并將低功率芯片102連接至高功率芯片101，代替低功率芯片102中TSV 125的使用或作為低功率芯片102中TSV 125的使用的附加使用。根據一些實施例，IC系統包括兩個或更多個高功率邏輯芯片。圖3是根據本發明一個實施例的，具有多個高功率芯片301、302的IC系統300的示意橫剖面視圖。除了 IC系統300包括兩個高功率邏輯芯片301、302和插入件(interposer) 350之外，IC系統300在組織和操作上與IC系統100大致類似。高功率芯片301、302的每一個可以是諸如CPU或GPU的邏輯裝置，其在操作期間生成足以不利地影響IC系統300中附近的低功率芯片102AU02B和/或無源裝置的熱量。由于高功率邏輯芯片301、302的每一個的顯著的熱傳輸要求，不將高功率邏輯芯片301、302堆疊。相反，高功率邏輯芯片301、302定位在并排配置中，因此如所示有助于冷卻機制130直接放置于其上。在一些實施例中，低功率芯片102A配置為與高功率邏輯芯片301 —起使用，以及低功率芯片102B配置為與高功率邏輯芯片302 一起使用。在一些實施例中，除高功率芯片301、302之外，IC系統300可以包括布置在插入件350上的一個或多個附加的IC芯片。例如，這種附加的IC芯片可以包括全球定位系統(GPS)芯片、射頻(RF)收發器芯片、W1-Fi芯片等等中的一個或多個。高功率邏輯芯片301、302耦合至插入件350，該插入件350是提供高功率邏輯芯片301、302、低功率芯片102A、102B和PCB 190之間的電互連的中間層或結構。在一些實施例中，插入件350由硅或玻璃基板形成，并且配置為具有多個金屬互連層和過孔來提供所述電連接。在一些實施例中，插入件350包括在結構上類似于圖1中所描述的低功率存儲器芯片102中的TSV 125的硅通孔351。硅通孔351提供高功率芯片101和封裝基板110之 間的非常短的電連接。插入件350可以利用C4焊料凸塊352、所布置的微焊點或在封裝基板110上焊接至鍵合點113的焊料球電和機械地耦合至封裝基板110。在圖3中示意的實施例中，插入件350提供高功率邏輯芯片301、302和低功率芯片102AU02B之間的附加的熱絕緣。因此，插入件350的使用有助于高功率邏輯芯片301和302之間的信號的高速傳播，并且加強低功率芯片102AU02B與高功率邏輯芯片301、302的熱隔離。根據一些實施例，IC系統包括嵌入在封裝基板中并且布置為與IC系統中的低功率芯片鄰近的熱分配層，來增加低功率芯片的熱傳輸。圖4是根據本發明實施例的、具有潛入在封裝基板中的熱分配層401的IC系統400的示意橫剖面視圖。如所示，熱分配層401形成為封裝基板410的層并且定位為與低功率芯片102接觸。熱分配層401也稱之為“熱管(heat pipe)”，包括諸如銅或鋁的具有高熱導率的材料。熱分配層401配置為從低功率芯片102將由低功率芯片102所生成的熱能導離，因此減少在IC系統400的操作期間低功率芯片102過熱的風險。在一些實施例中，熱分配層401由一個或多個金屬箔層形成,考慮到IC系統400的覆蓋區和低功率芯片102和高功率芯片101的熱量生成，本技術領域的技術人員能夠容易地確定該金屬箔層的厚度。在一些實施例中，熱分配層401包括通孔405來允許互連在低功率芯片102和高功率芯片101之間延伸而不接觸熱分配層401。在一些實施例中，一個或多個低功率芯片102可以布置在IC系統400的邊緣附近，來增強熱量從低功率芯片102散除。在本發明另一個實施例中，IC系統包括多個存儲器芯片的堆疊，其定位為大致重疊高功率邏輯芯片，因此當IC系統包括多個存儲器芯片時，減小IC系統的覆蓋區。圖5是根據本發明實施例的、具有布置在封裝基板110的一側上的高功率芯片101和設置在堆疊配置中并且嵌入在封裝基板110中的兩個低功率芯片102的IC系統500的示意橫剖面視圖。如所示因為低功率芯片102是堆疊的，多個低功率芯片102可以包括在IC系統500中而不增大IC系統500的覆蓋區。在這樣的實施例中，一個或多個熱分配層401可以定位為與一個或多個低功率芯片102接觸。在一些實施例中，熱分配層401可以布置為鄰近并且接觸低功率芯片102的每一個和/或布置為在低功率芯片102之間。在一些實施例中，在構建封裝基板110的過程期間，熱分配層401形成為布置至核119或者以其他方式接附至核119的一層。熱分配層401包括通孔405，其允許互連在低功率芯片102和封裝基板110之間延伸。如結合圖1的上述描述，TSV 125提供低功率芯片102和高功率芯片101之間具有非常短的路徑長度的互連，因此最小化互連寄生并且最大化IC系統500中的信號傳播。另外，低功率芯片102不經受IC系統500中的過熱，首先因為封裝基板110提供低功率芯片102與高功率芯片101的大量的熱絕緣，以及第二，因為 熱分配層401增大從低功率芯片102的熱傳輸來消除由低功率芯片102生成的熱量。總的來說，本發明的實施例闡述了一種IC系統，其中低功率芯片位于靠近相同IC系統中的一個或多個高功率芯片，而不經受過熱結果。此外，這種緊密靠近有利地縮短了高功率和低功率裝置之間的互連路徑長度，這提高了裝置性能并較小了 IC系統中的互連寄生。雖然上述內容針對本發明的實施例，可設計發明的其他的和進一步的實施例，而不超出本發明的基本范圍以及由以下權利要求所確定的本發明的范圍。
權利要求
1.一種系統，包括 布置在芯片封裝基板的第一側上的第一高功率芯片；以及 嵌入在所述芯片封裝基板中并且電連接至所述第一高功率芯片的第一低功率芯片， 其中所述高功率芯片在正常操作期間生成至少IOW的熱量，并且所述低功率芯片在正常操作期間生成少于5W的熱量。
2.根據權利要求1所述的系統，其中所述第一低功率芯片由形成在所述第一低功率芯片中的硅通孔電連接至所述第一高功率芯片。
3.根據權利要求1所述的系統，進一步包括布置在所述芯片封裝基板的所述第一側上與所述第一高功率芯片鄰近的第二高功率芯片。
4.根據權利要求1所述的系統，其中所述芯片封裝基板包括具有低于大約O.5W/(° C-m)熱導率的熱絕緣材料。
5.根據權利要求1所述的系統，進一步包括嵌入在所述芯片封裝基板中并且與所述第一低功率芯片鄰近的熱分配層。
6.一種系統,包括 具有第一側的插入件，所述第一側耦合至芯片封裝基板的第一側； 布置在所述插入件的第二側上的多個芯片，其中所述插入件的所述第二側不耦合至所述芯片封裝基板；以及 嵌入在所述芯片封裝基板中的第一低功率芯片。
7.根據權利要求6所述的系統，其中所述多個芯片包括全球定位系統(GPS)芯片、射頻(RF)收發器芯片或W1-Fi芯片。
8.根據權利要求6所述的系統，進一步包括布置在所述多個芯片的至少一個上的散熱件，所述多個芯片布置在所述插入件上。
9.根據權利要求8所述的系統，其中所述多個芯片包括中央處理單元(CPU)和圖形處理單元(GPU)。
10.根據權利要求9所述的系統，其中通道布置在所述第一低功率芯片和所述第二低功率芯片之間，并且所述通道中布置有以下至少一個Ca)從所述系統之外的源至所述多個芯片之一的電源連接和(b)在所述第一低功率芯片或者所述第二低功率芯片與所述多個芯片之一之間的電互連。
全文摘要
一種IC系統包括位于靠近例如邏輯芯片的一個或多個較高功率芯片的例如存儲器芯片的低功率芯片，而不經受過熱結果。IC系統可以包括布置在封裝基板上的高功率芯片和嵌入在封裝基板中的低功率芯片來形成堆疊。因為封裝基板的部分熱絕緣低功率芯片與高功率芯片，因此低功率芯片能夠嵌入在IC系統中與高功率芯片緊密靠近，而不會由高功率芯片使其過熱。低功率芯片和高功率芯片之間的這樣的緊密靠近有利地縮短了其間的互連路徑長度，這提高了裝置性能并且減小了IC系統中的互連寄生。
文檔編號H01L23/367GK103000619SQ20121033028
公開日2013年3月27日 申請日期2012年9月7日 優先權日2011年9月7日
發明者亞伯拉罕·F·葉, 喬·格雷科, 尤恩·翟, 約瑟夫·米納卡佩利, 約翰·Y·陳 申請人:輝達公司