專利名稱：制造絕緣體上硅結構的工藝的制作方法
技術領域：
本發明涉及一種絕緣體上硅結構并且涉及一種制造這種結構的工藝，所述絕緣體上硅結構包括硅層、厚度為25nm或更薄的掩埋氧化物層和支撐襯底。
背景技術：
絕緣體上硅(SOI)結構經常用于CMOS應用中。
這類結構從其有用表面至其底側包括薄硅層；掩埋層，其由通常為氧化物(例如，SiO2)的介電材料制成，所述氧化物通常用掩埋氧化物的首字母縮寫BOX來表示；和支撐襯底。
薄硅層和氧化物層的厚度可能根據所需應用而變化。
具體地，為了能得到所謂FDSOI (全耗盡SOI)結構，薄硅層的厚度減小至50nm或更薄的厚度，甚至20nm或更薄的厚度，特別是大約12nm的厚度，所述FDSOI結構的優點在于，相對于其中薄硅層的厚度為大約70nm至90nm的所謂TOSOI (部分耗盡SOI)結構，其顯著降低了操作的不穩定性并且極大改進了性能，即低動態功率、低漏電流、高晶體管密度。
在這些結構之中，具有超薄掩埋氧化物層的UTBOX (UTBOX代表超薄掩埋氧化物) 結構大有前途，因為這個電絕緣層的厚度極薄使得有可能向UTBOX結構的背側(即，向與薄硅層相對的那側)施加電壓，因此可以精確控制器件的操作。
術語“超薄”被理解成表示具有50nm或更薄的厚度。
具有厚度介于25nm到50nm之間的掩埋氧化物層的結構的制造工藝目前表現出色，并且可以制備這類結構，使其缺陷(defectivity)水平與隨后的組件制造相兼容。
然而，目前，只可以制造具有厚度為25nm或更薄(尤其是15nm或更薄)的掩埋氧化物層的UTBOX結構，其缺陷水平不容易與組件制造商的要求相兼容。
更精確地，在使用Smart Cut 工藝制造的SOI襯底的情況下，這種缺陷是由于位于薄硅層和機械支撐件之間的粘結(bonding)界面處觀察到的起泡或發泡效應導致的。
圖1示出缺陷根據BOX層的厚度(用nm表示)的變化。
這個曲線圖中示出的缺陷是在已轉移(transfer)薄硅層之后立刻對SOI結構的表面進行計數得到的氣泡數。
在其中BOX層的厚度低于15nm (陰影區)的結構的情況下，起泡分布的范圍太廣， 以致不可能對氣泡進行計數。
圖2A至圖2D示出采用Smart Cut 工藝制造這種結構的第一已知工藝的主要步驟。
參照圖2A，在供體襯底31的表面上形成氧化物層2，薄硅層將從該供體襯底31轉移。
例如，通過注入原子物質(圖2B中用箭頭表示)，以與將轉移的薄層3的厚度對應的深度，穿過氧化物層2形成弱區32。
參照圖2C，供體襯底31 (經過氧化物層2)和接收襯底I通過分子粘附而親水性地粘結。
在這個粘結步驟之后是進行意圖增大粘結強度的粘結增強退火。
接著，諸如熱能的能量的供應使得供體襯底31在弱區32劈裂(cleave)。
通常，粘結增強退火是在低溫下(B卩，在200°C到550°C之間的溫度下)執行，并且允許在同一步驟中增強粘結界面并且開始劈裂供體襯底。
在供體襯底的非轉移部分已分離之后，得到絕緣體上硅結構(圖2D)，對該絕緣體上硅結構應用傳統的修整(finishing)處理(快速熱退火(RTA)、犧牲氧化等)，這些處理尤其意圖平滑薄半導體層的表面并且修復與注入相關的缺陷。
通常在超過900°C的溫度下執行一個或多個RTA處理。
在粘結這兩個襯底的步驟中，界面處存在的水分子有助于表面的粘結。
然而，在粘結增強退火的期間，水分子擴散通過氧化物層2，尤其是通過接收襯底 I的表面上的薄本征氧化物層，并且與半導體層3的硅反應，尤其是與接收襯底I的硅反應， 所述反應是以下的氧化反應
2H20+Si — Si02+2H2
這個反應因此產生在掩埋氧化物層中捕獲的氫氣分子，掩埋氧化物層因而用作氫氣忙存器。
然而，在超薄氧化物層的情況下，所述超薄氧化物層不夠厚，不足以存儲所有的氫氣分子。
掩埋氧化物層因此變飽和，并且不再能夠吸收氫氣分子。多余的氫氣分子積聚在粘結界面處，多余的氫氣分子在粘結界面處產生缺陷。
這是因為，粘結結構的溫度一超過大約300°C，氫氣就使粘結界面處存在的缺陷承受壓力，從而形成氣泡。
在以下文章中描述了這種效應“A model of interface defect formation in silicon wafer bonding”，S.Vincent et al·，Applied Physics Letters,94,101914, (2009)；以及“Study of the formation,evolution, and dissolution of interfacial defects in silicon wafer bonding，，，S.Vincent et al. , Journal of Applied Physics,107, 093513, (2010)。
通過在300°C到400°C之間的溫度下執行退火，氫氣的產生受到限制，從而防止了起泡效應。
因此，在劈裂之后，得到具有非常低缺陷的結構。
然而，在使得在修整步驟中不出現氣泡的情況下，粘結界面仍然需要被充分增強， 并且SOI結構仍然需要被修整。
在900°C和更高的溫度下，氫氣可溶解于硅中。
在劈裂之后，目標因此在于將溫度快速升高至900°C (超過氫氣從硅脫氣的溫度)， 升溫速度足以使所述結構穩定(set)，從而防止在粘結界面處產生缺陷。
.然而，在傳統的RTA處理之后，觀察到在結構中形成微小氣泡，并且盡管這些氣泡比參照圖2A至圖2D描述的已知工藝之后觀察到的氣泡小得多，但這些氣泡使得所述結構不可能用于所需應用。
這是由于如下事實導致的在RTA期間，溫度快速升高的速度不足以使所述結構穩定并且不足以防止起泡效應。
因此，仍然必須開發一種在BOX層的厚度為15nm或更薄(尤其是厚度為IOnm或更薄)的結構的情況下防止形成氣泡的工藝。
為了防止形成H2，文獻WO 2010/049496描述了第二工藝，在圖3A至圖3E中呈現了第二工藝的步驟。
參照圖3A，在供體襯底31的表面上形成氧化物層21。
例如，通過注入原子物質(圖3B中用箭頭表示)，以與將轉移的薄層3的厚度對應的深度，穿過氧化物層21形成弱區32。
參照圖3C，在接收襯底I的表面上形成氧化物層22。
接著，使用分子粘附(氧化物/氧化物)粘結，將供體襯底31粘結于接收襯底1，氧化物層21、22位于界面處并且一起形成SOI襯底的掩埋氧化物層2。
在這個粘結步驟之后，供體襯底劈裂。
這個工藝在缺陷方面實現了良好結果，使得產生H2的反應由于存在兩個面對的掩埋氧化物層而受到限制，所述兩個面對的掩埋氧化物層形成針對水分子擴散的屏障。
具體地講，這些分子不能到達氧化物/硅界面，硅氧化反應不能發生，從而防止產生H2分子。
然而，粘結襯底由于它們各自的氧化物層21、22而具有的缺陷是粘結界面沒有完全封閉，即，當在修整退火(在1200°C下進行RTA 30秒)之后用透射電子顯微鏡觀察結構時，仍然會看見這兩個層之間的界面(圖3E中用點劃線23表示)。
這個沒有完全封閉的界面很可能出現電學上的問題，S卩，可能干擾所述結構的內部或上面形成的電子器件的操作。
為了產生具有封閉界面的粘結，申請人已開發出一種氧化物-硅粘結工藝，S卩，其中只在兩個襯底中的一個上形成意圖形成BOX層的氧化物層而在另一個襯底的空閑表面上留下硅的工藝。
為了產生這種粘結，并且為了封閉粘結界面，已知的是用等離子體激活氧化物的表面，用等離子體進行激活是意圖增大粘結強度。
然而，這種激活使界面處存在的水量增加，因此造成進一步放大期望被防止的起泡效應的風險。
因此，本發明的一個目的在于限定一種制造絕緣體上硅結構的工藝，所述絕緣體上硅結構具有厚度為25nm或更薄(尤其是IOnm或更薄)的掩埋氧化物層，從而能防止或者至少最小化由于氫氣而形成氣泡或發泡。
更精確地，所述工藝必須包括氧化物-硅粘結，以在不需要對結構過度加熱的情況下得到完全封閉的粘結界面。
此外，所述工藝必須能在現有的SOI結構生產線上實現工業化。
本發明的另一個目的在于提供一種絕緣體上硅結構，所述絕緣體上硅結構包括厚度為25nm或更薄(尤其是IOnm或更薄)的掩埋氧化物層并且具有非常低的“氣泡”缺陷。發明內容
根據本發明，提供了一種制造絕緣體上硅結構的工藝，所述絕緣體上硅結構包括硅層、厚度小于或等于25nm的掩埋氧化物層和支撐襯底，所述工藝的特征在于，所述工藝包括以下步驟
(a)設置包括所述硅層的供體襯底和所述支撐襯底，所述襯底中只有一個被所述氧化物層覆蓋；
(b)在所述供體襯底中形成與所述硅層接界(bound)的弱區；
(c)等離子體激活所述氧化物層；
(d)將所述供體襯底粘結于所述支撐襯底，所述氧化物層位于粘結界面處，在部分真空中執行所述粘結；
(e)在350°C或更低的溫度下進行粘結增強退火，所述退火造成所述供體襯底沿著所述弱區劈裂；以及
(f)在超過900°C的溫度下，向所述絕緣體上硅結構應用用于修復缺陷的熱處理-以超過10°c /s的升溫速率實現從步驟(e)的劈裂溫度到步驟(f)的缺陷修復溫度的轉變。
在本文本中，術語“氧化物”被理解成表示二氧化硅(SiO2)。
措辭“部分真空”被理解成表示在壓力低于大氣壓的室中、在無水分的氣氛(B卩，含水少于IOOppm的氣氛)中執行粘結步驟。
根據本發明，所述粘結步驟采用介于O.1mbar到IOOmbar之間、優選地介于 O. 5mbar到IOmbar之間并且甚至更優選地為Imbar的部分真空。
尤其有利的是，所述粘結增強步驟中的退火是在5小時到15小時之間的時長內、 在介于300°C到350°C之間的恒溫下進行的退火。
可選地，在粘結退火期間或者在粘結退火之后，可以施加額外的機械能來劈裂所述供體襯底。
在激活所述氧化物層的步驟(C)中優選采用氧等離子體。
此外，緊接在通過Smart Cut 工藝轉移薄層之后的所述硅層的厚度有利地為 600nm或更薄并且優選地介于270nm到510nm之間,優選地等于330nm。
根據本發明的優選實現方式，所述氧化物層的厚度為15nm或更薄。
形成所述弱區的步驟優選地包括將原子物質注入所述供體襯底中。
本發明的另一個主 題涉及一種絕緣體上硅結構，所述絕緣體上硅結構包括硅層、 厚度為25nm或更薄的掩埋氧化物層和支撐襯底，所述結構的特征在于，所述結構的缺陷就缺陷叢方面而言是60或更少。
根據本發明的優選實施例，所述結構是300mm直徑的晶圓。
在已完成SOI襯底之后，所述娃層的厚度有利地為50nm或更薄，并且優選地為 20nm或更薄并甚至更優選地為12nm。
從參照附圖給出的以下詳細描述中，本發明的其它特征和優點將變得清楚，在附圖中
圖1是示出絕緣體上硅結構中缺陷根據BOX層厚度的變化的曲線圖2A至圖2D示出用于制造SOI結構的第一已知工藝中的各個步驟；
圖3A至圖3E示出用于制造SOI結構的第二已知工藝中的各個步驟；
圖4A至圖4E示出根據本發明的用于制造SOI結構的工藝中的各個步驟；
圖5A是示出在粘結襯底期間粘結強度根據壓力的柱狀圖；以及
圖5B是示出部分真空中進行粘結的壓力相對于劈裂后缺陷(post-cleaving defectivity)的最優化的曲線圖。
為了使附圖更易于理解，已放大某些非常薄的層并且因此不按比例繪制附圖中的各個層。
具體實施方式
現在，將描述具有厚度為25nm或更薄的掩埋氧化物層的絕緣體上硅結構的制造。
為了形成這種結構，設置供體襯底，其中必須從所述供體襯底轉移意圖形成SOI 晶圓的超薄層的硅層。
至于由劈裂之后轉移的層變薄而得到的最終超薄層，從供體襯底轉移的硅層的厚度基本大于SOI襯底的最終硅層的厚度。
因此，為了形成SOI襯底的硅的超薄層(即，具有50nm或更薄的厚度)，從供體襯底轉移厚度為600nm或更薄的娃層。
供體襯底可以是單晶體(bulk)硅襯底。
另選地，供體襯底可以是復合襯底，S卩，它可以由各種材料的多層組成，所述多層的表面層包括將被轉移的單晶硅層。
參照圖4A，在供體襯底31的表面上形成氧化物層2。
所述氧化物層2意圖形成SOI結構的掩埋氧化物層。
因此，所述氧化物層具有25nm或更薄的厚度并且優選地具有15nm或更薄的厚度。
具體地，可以對供體襯底31的表面進行熱氧化。
另選地，例如，可以通過化學汽相沉積(CVD)沉積氧化物。
另選地，可以通過將硅暴露于供體襯底的表面，在接收襯底上形成所述氧化物層 2。
然而，尤其當通過注入原子物質形成弱區時，氧化物層2優選地形成在供體襯底 31的表面上。這是因為隨后的注入是通過氧化物層2實現的。
在供體襯底中形成弱區，這個弱區限定將被轉移的硅層。
圖4B示出通過注入原子物質(例如，氫和/或氦)而在供體襯底31中形成的弱區 32。
選擇注入能量，使得以與將被轉移的層3所期望的厚度(即，600nm或更薄的厚度， 優選地210nm到570nm之間的厚度，甚至更優選地大約330nm的厚度)基本對應的深度形成弱區32。
然而，弱區的形成不限于注入工藝。
還可以通過可將原子物質以所期望的深度引入供體襯底的任何技術(例如，可使用擴散技術)形成弱區。
參照圖4C，供體襯底31通過分子粘附粘結于接收襯底1，氧化物層2位于界面處。
接收襯底I通常是硅襯底，其可選地被本征(native)氧化物覆蓋。
因此，得到氧化物-硅(供體襯底-接收襯底)粘結。
另選地，如上所示，如果供體襯底沒有被氧化物層2覆蓋而是將其硅表面暴露，則氧化物層將會形成在接收襯底I上并且將會得到氧化物-硅(接收襯底-供體襯底)。
通過采用這種粘結步驟，與在介紹內容中提到的氧化物-氧化物粘結的情況相反，不存在得到沒有完全封閉的界面的風險。
在使襯底接觸之前，位于供體襯底31表面上的氧化物層2經受等離子體處理。
優選地，所述等離子體是O2等離子體，但是還可以采用基于氧、氬、氮和/或氦的等離子體。
所述等離子體處理激活氧化物層的表面并且增大粘結強度。
通常，在室溫下在部分真空中執行為了粘結襯底而使襯底接觸的步驟。
具體地，把將被粘結的襯底放置在室100內，室100的內部可以被減壓。
事實上，申請人已觀察到，在部分真空中而非在大氣壓下執行粘結步驟使得氣泡的形成大量減少。
優選地，所述部分真空的絕對壓力介于O.1mbar到IOOmbar之間，優選地介于 O. 5mbar 到 IOmbar 之間。
甚至更有利地，申請人已證實，絕對壓力為Imbar的部分真空使粘結界面處存在的水被最小化，而沒有不利地影響粘結質量，即，保持足夠的粘結強度，以使得能夠完全轉移娃層，從而避免在SOI結構中產生未轉移區。
在SOI結構中，未轉移區(NTZ)是其中硅沒有轉移到接收襯底的薄硅層中的孔。通常，這些缺陷是由于轉移層和接收襯底之間的粘結不足夠強導致的。
因此，當減少界面處的水量時，應該注意要確保襯底之間的粘結足夠強。
此外，室100的氣氛是無水分的，即，含水少于IOOppm的氣氛。
這種非常低的含水量和部分真空補償了等離子體處理貢獻的額外水分子。
因此，粘結界面處的水量可被最小化(然而，因為在沒有水時不會發生粘結，所以水分子的數量沒有減至0)，同時依靠等離子體處理，得到強度足以防止非轉移區的粘結。
圖5A示出針對在粘結期間在室100中施加的各種壓力值P的粘結強度E (用mj/ Hl2表示)。
這個柱狀圖示出試驗結果，在這些試驗中，在各種壓力下，將具有IOnm厚的氧化物層的供體襯底粘結于硅接收襯底，所述氧化物層經受了或沒有經受O2等離子體激活。
至于每個數據對，左手的柱對應于在之前沒有對襯底進行等離子體處理的情況下執行粘結的情況，而右手的柱對應于在進行粘結之前對覆蓋供體襯底的氧化物層進行O2等離子體處理的情況。
可以看到，當在部分真空中執行粘結時，粘結強度比在大氣壓(1013mbar)下執行粘結時低。
然而,粘結強度在Imbar到IOOmbar之間變化小，并且當向供體襯底應用等離子體處理時得到令人滿意的值。在這些條件下，在部分真空中進行粘結不會導致NTZ。
然而，在不進行等離子體處理時，粘結強度太低并且非轉移區的數量顯著增加。
圖5B示出在粘結襯底期間劈裂后缺陷D (就氣泡和非轉移區的數量而言)根據施加在室100中的壓力P的變化。
這個曲線圖示出試驗結果，在這些試驗中，在各種壓力下，將具有IOnm厚的氧化物層的供體襯底粘結于硅接收襯底，所述氧化物層經受了 O2等離子體激活。
在劈裂供體襯底之后，使用可視檢測方法，對氣泡和非轉移區進行計數。
在這個曲線圖中可以看到，最有利的壓力范圍(就劈裂后缺陷而言)介于O.1mbar 和IOOmbar之間。
大約Imbar的壓力是使水的存在最小化同時還使缺陷最小化的最佳壓力。此外， 圖5A確認低至Imbar的壓力在粘結強度方面并因此在NTZ缺陷方面并非是不利的。
因此，可以從以上內容得出結論，為了在一方面的氣泡缺陷和另一方面的NTZ缺陷之間得到令人滿意的折衷，必須既在O.1mbar到IOOmbar之間(優選大約Imbar)的部分真空下執行粘結，以及通過等離子體處理預先激活供體襯底的表面。
在已經使襯底I和31接觸之后，執行粘結增強熱處理，所述粘結增強熱處理還具有開始在弱區32劈裂供體襯底31的效果。
為此目的，使用除了粘結工具之外的工具(爐子)。
根據本發明，這個熱處理由在大氣壓下、在350°C或更低的溫度下執行的退火組成。
在介于300°C到350°C之間的恒溫下開始劈裂是尤其有利的。
退火的溫度必須不能太低(例如，低于250°C)，因為這將會沒有足夠增強粘結并且因此將會導致形成非轉移區。
所述退火持續數小時，優選地，持續5小時至15小時。
在這個退火的過程中，開始在弱區32劈裂供體襯底31。
如果需要，可以通過應用另一個能源(例如，額外的機械能源)幫助或觸發劈裂。
因此，例如，可以將刀片插入弱區32中。
如以下將更詳細看到的，通過應用這種低溫粘結增強退火并結合在部分真空中進行粘結，意外地使最終SOI結構中觀察到的氣泡效應降低。
參照圖4D，在劈裂通過接收襯底I形成的結構之后，得到氧化物層2和轉移層3。
為了形成最終SOI結構(圖4E所示)，對薄硅層執行各種修整處理。
在已執行這些處理之后，最終的層3'比被轉移的層3薄得多。
此外，執行RTA處理，以修復層3 ^中的缺陷。
通常，在超過900°C的溫度下(例如，在大約1200°C下)執行所述處理。
為了防止在最終SOI襯底中形成氣泡，重要的是非常快速地達到RTA處理的溫度。
因此，必須以每秒至少10°C的升溫速率，從粘結增強和劈裂退火的溫度變為RTA 處理的溫度。
這是因為，這種快速的升溫使得結構穩定并且防止形成氣泡。
這種處理可以 在裝配有紅外燈的室中執行，從而能在非常短的時間內達到處理溫度穩定狀態。例如，可以在爐子或外延反應器中執行這種處理。
一旦達到大約900°C的溫度，就不存在出現起泡的風險，這是因為超過這個溫度， 出現氫氣的脫氣。
RTA處理通常持續大約數秒至數分鐘(例如，30秒到15分鐘之間)。
在這個處理之后，使用怎樣的升溫速率來返回室溫并不重要，這是因為氫擴散超出粘結界面，因此不能夠產生氣泡。
申請人還已證實了轉移層3的影響。
用32nm至275nm、330nm和510nm的弱區執行比較試驗。
弱區的深度越大，在劈裂之后觀察到的氣泡數量越少。
然而，弱區的深度越接近這些限制，在RTA處理之后觀察到的微小氣泡的數量越多。
弱區的最佳厚度似乎處于大約330nm。
此外，重要的是注意到，在部分真空中進行的粘結和低溫粘結增強退火的組合導致在起泡方面有意想不到的改進。
具體地，申請人已觀察到，在已知的Smart Cut 工藝中，在部分真空中進行粘結還是進行低溫粘結增強退火都沒有充分減少起泡。
以下的表證實相對于已知的Smart Cut 工藝和其中只執行這兩個處理中的一個的Smart Cut 工藝,這兩個處理的協作效果。
該表示出在制造SOI襯底的工藝中的各個點處使用可視檢測方法和/或使用 KLA-Tencor SP2檢測工具所計數的氣泡數量。
在任一種情況下，SOI結構由娃供體襯底和娃接收襯底制成,娃供體襯底被25nm 厚的氧化物層覆蓋并且被注入從而以330nm的深度形成弱區。
權利要求
1.一種制造絕緣體上硅結構的工藝，所述絕緣體上硅結構包括硅層(3)、厚度小于或等于25nm的掩埋氧化物層(2 )和支撐襯底(I)，所述工藝的特征在于，所述工藝包括以下步驟(a)設置包括所述硅層(3)的供體襯底(31)和所述支撐襯底(1)，所述襯底(31、1)中只有一個被所述氧化物層(2)覆蓋；(b )在所述供體襯底(31)中形成與所述硅層(3 )接界的弱區(32 );(c)等離子體激活所述氧化物層(2)；(d)將所述供體襯底(31)粘結于所述支撐襯底(1)，所述氧化物層(2)位于粘結界面處，在部分真空中執行所述粘結；Ce)在350°C或更低的溫度下實現粘結增強退火，所述退火造成所述供體襯底(31)沿著所述弱區(32)劈裂；以及Cf)在超過900°C的溫度下，向所述絕緣體上硅結構(3、2、I)應用用于修復缺陷的熱處理-以超過10°C /s的升溫速率實現從步驟(e)的劈裂溫度到步驟(f)的缺陷修復溫度的轉變。
2.根據權利要求1所述的工藝，其特征在于，所述粘結的步驟采用介于O.1mbar到 IOOmbar之間、優選地介于O. 5mbar到IOmbar之間并且甚至更優選地為Imbar的部分真空。
3.根據權利要求1和2中的任一項所述的工藝，其特征在于，所述粘結增強的步驟中的退火是在5小時到15小時之間的時長內、在介于300°C到350°C之間的恒溫下進行的退火。
4.根據權利要求1至3中的一項所述的工藝，其特征在于，施加額外的機械能來劈裂所述供體襯底(31)。
5.根據權利要求1至4中的一項所述的工藝，其特征在于，在激活所述氧化物層(2)的步驟(C)中采用氧等離子體。
6.根據權利要求1至5中的一項所述的工藝，其特征在于，所述硅層(3)的厚度為 600nm或更薄并且優選地介于270nm到510nm之間,優選地等于330nm。
7.根據權利要求1至6中的一項所述的工藝，其特征在于，所述氧化物層(2)的厚度為 15nm或更薄。
8.根據權利要求1至7中的一項所述的工藝，其特征在于，形成所述弱區(32)的步驟包括將原子物質注入所述供體襯底(31)中。
9.一種絕緣體上娃結構,所述絕緣體上娃結構包括娃層(3')、厚度為25nm或更薄的掩埋氧化物層(2)和支撐襯底(1 )，其特征在于，所述結構的缺陷就缺陷叢方面而言是60或更少。
10.根據權利要求9所述的結構，其特征在于，所述結構是300mm直徑的晶圓。
11.根據權利要求9和10中的任一項所述的結構，其特征在于，所述硅層(3')的厚度為50nm或更薄,優選地為20nm或更薄,并且甚至更優選地為12nm。
全文摘要
本發明涉及一種制造絕緣體上硅結構的工藝，所述工藝包括以下步驟(a)設置供體襯底(31)和支撐襯底(1)，所述襯底中只有一個被所述氧化物層(2)覆蓋；(b)在所述供體襯底(31)中形成弱區(32)；(c)等離子體激活所述氧化物層(2)；(d)在部分真空中，將所述供體襯底(31)粘結于所述支撐襯底(1)；(e)在350℃或更低的溫度下，實現粘結增強退火，從而造成所述供體襯底(31)沿著所述弱區(32)劈裂；以及(f)在超過900℃的溫度下執行熱處理-以超過10℃/s的升溫速率實現從步驟(e)的溫度到步驟(f)的溫度的轉變。
文檔編號H01L27/12GK103035562SQ201210322180
公開日2013年4月10日 申請日期2012年9月3日 優先權日2011年10月3日
發明者C·大衛, 塞巴斯蒂安·凱爾迪勒 申請人:索泰克公司