一種引線框架的寶塔式ic芯片堆疊封裝件及其生產方法
【專利摘要】本發明提供了一種引線框架的寶塔式IC芯片堆疊封裝件及其生產方法，封裝件包括引線框架載體、內引腳和外引腳，引線框架載體上封裝有塑封體，引線框架載體上、從下往上粘貼有外形尺寸依次減小的至少三層IC芯片，相鄰兩層IC芯片之間壓焊有鍵合線，每層IC芯片與內引腳之間也壓焊有鍵合線。先對晶圓減薄、劃片，當相鄰兩芯片的尺寸差小于1.2mm時，分別上芯、烘烤和壓焊；當相鄰兩芯片的尺寸等于或大于1.2mm時，全部上芯后一次烘烤、壓焊，再經塑封、后固化和后續工序制得引線框架的寶塔式IC芯片堆疊封裝件。該封裝件減少了不同線環形層之間的間隙，降低了較低層的引線鍵合環形高度，避免不同環形層之間的線短路。
【專利說明】一種引線框架的寶塔式1C芯片堆疊封裝件及其生產方法
【技術領域】
[0001] 本發明屬于電子信息自動化元器件制造【技術領域】，涉及一種1C芯片堆疊封裝件， 尤其涉及一種引線框架的寶塔式1C芯片堆疊封裝件；本發明還涉及一種該封裝件的生產 方法。
【背景技術】
[0002] 隨著微型化以及性能提升趨勢的不斷發展，設計人員不斷尋求在盡可能小的空間 內獲得盡可能高的電氣功能和性能。在這一過程中存在的兩個關鍵限制因素通常是集成 度和I/O引腳限制。芯片空間和連接限制可從兩個不同的層次來解決：第一種方法是通過 片芯（或稱裸片）層次的工藝尺度縮小來實現更高的集成度；第二種方法是通過堆疊多個 芯片，即堆疊式封裝或堆疊式電路板來實現更高的集成度。在現有芯片制造技術的基礎上， 芯片堆疊方式是利用現有技術獲得下一代存儲器密度的首選方法，并且可以實現不同類型 (如數字、模擬、邏輯等）芯片間堆疊封裝，實現系統性功能。
[0003] 隨著芯片、晶圓和封裝水平的提高，在疊層封裝中，低外形絲焊技術(或寶塔式絲 焊技術）高度限制及疊層技術構形增加的復雜性對在疊層芯片應用中的絲焊技術提出了一 些特殊的挑戰。當芯片厚度減小時，不同線環形層之間的間隙相應減少。需要降低較低層 的引線鍵合環形高度，以避免不同的環形層之間的線短路。環形頂層也需要保持低位，以便 消除在模塑化合物外部暴露出焊線的現象。器件最大的環形高度，不應高于保持環形層之 間最佳縫隙的芯片厚度。另外，模塑技術疊層芯片封裝中線密度和線長度的增加，使模塑疊 層封裝比傳統的單芯片封裝更加困難。不同層的引線鍵合的環形，受到變化的各種的牽引 力的影響，可形成焊線偏差的各種改變，從而增加了焊線短路的可能性。
【發明內容】
[0004] 為了克服上述現有技術中存在的問題，本發明的目的是提供一種引線框架的寶塔 式1C芯片堆疊封裝件，不僅能堆疊封裝厚度尺寸較小的芯片，實現相應的功能，而且能保 證焊線之間不短路，解決了現有技術中存在的問題。
[0005] 本發明的另一目的是提供一種上述堆疊封裝件的生產方法。
[0006] 為實現上述目的，本發明所采用的技術方案是：一種引線框架的寶塔式1C芯片堆 疊封裝件，包括引線框架載體、內引腳和外引腳，引線框架載體上封裝有塑封體，引線框架 載體上、從下往上粘貼有外形尺寸依次減小的至少三層1C芯片，相鄰兩層1C芯片之間壓焊 有鍵合線，每層1C芯片與內引腳之間也壓焊有鍵合線。
[0007] 本發明所采用的另一技術方案是：一種生產上述引線框架的寶塔式1C芯片堆疊 封裝件的方法： a.晶圓減薄 粗磨范圍從原始晶圓片厚度到最終晶圓厚度+65ΜΠ 1+膠膜厚度，粗磨時：3層堆疊封 裝所用晶圓的粗磨速度70?12〇Mm/min,3層以上堆疊封裝所用晶圓的粗磨速度5〇Mm? 100Mm/min ;細磨范圍從最終晶圓厚度+65Mm+膠膜厚度到最終晶圓片厚度+膠膜厚度 +15Mm，細磨時：3層堆疊封裝所用晶圓的細磨速度13?16Mm/min，3層以上堆疊封裝所用 晶圓的細磨速度l〇Mm?13Mm/min ;拋光范圍從最終晶圓厚度+膠膜厚度+15Mm到最終晶圓 厚度+膠膜厚度；3層堆疊封裝所用芯片最終厚度為lOOMffl?120Mm，4層?5層堆疊封裝 所用芯片最終厚度為50Mm?75Mm，5層以上堆疊封裝所用芯片最終厚度為35Mm?50Mm ; b. 劃片 對減薄后的晶圓劃片，劃片時應用防碎片技術，并控制進刀速度< 5?8mm/min，預防 裂紋和碎片； c. 上芯、烘烤、壓焊 當下層1C芯片和上層1C芯片外形尺寸差小于1. 2mm時，多層1C芯片分別上芯、烘烤 和壓焊；即：上芯時，第一層1C芯片與引線框架載體之間采用導電膠或絕緣膠，相鄰兩層1C 芯片之間使用絕緣膠或膠膜片；烘烤時所用的烘烤工藝和烘烤設備與普通同封裝形式上芯 后的烘烤工藝和烘烤設備相同，但采用絕緣膠作為粘貼材料時，烘烤溫度是175°C ;采用膠 膜片作為粘貼材料時，烤溫度是150°C ;每粘貼一層1C芯片并烘烤后，均需壓焊該層1C芯 片與內引腳之間的鍵合線和與該層1C芯片相鄰的下層1C芯片之間的鍵合線； 當下層1C芯片和上層1C芯片尺寸差大于或等于1. 2 mm時，多層1C芯片分別上芯 后，一次烘烤和壓焊；上芯時，第一層1C芯片與引線框架載體之間采用導電膠或絕緣膠， 相鄰兩層1C芯片之間使用絕緣膠或膠膜片；烘烤時所用的烘烤工藝和烘烤設備與普通同 封裝形式上芯后的烘烤工藝和烘烤設備相同，但采用絕緣膠作為粘貼材料時，烘烤溫度是 175°C ;采用膠膜片作為粘貼材料時，烤溫度是150°C ;烘烤后，先從上往下依次壓焊相鄰兩 層最1C芯片之間的鍵合線，然后從下往上依次壓焊1C芯片與內引腳之間的鍵合線； 壓焊后，最上層鍵合線的弧1?為llOMffl?13〇Mm，其余每層鍵合線的弧1?為9〇Mm? ιιομιπ ； d. 塑封及后固化 采用膨脹系數al < 1、吸水率<0. 25%的環保型材料，應用多段注塑模型軟件和防翹曲 模型軟件進行塑封，采用普通引線框架單芯片封裝的后固化設備和工藝進行后固化； e. 切中筋、電鍍、打印、成形分離、測試、檢測、包裝、入庫 采用與本封裝形式同引腳封裝件相同的設備和工藝切中筋、電鍍、打印、成形分離、測 試、檢測、包裝、入庫，制得引線框架的寶塔式1C芯片堆疊封裝件。
[0008] 本發明封裝件采用寶塔式堆疊的1C芯片，減少了不同線環形層之間的間隙，降低 了較低層的引線鍵合環形高度，避免不同環形層之間的線短路；環形頂層也保持低位，消除 了模塑化合物外部暴露出焊線的現象。器件最大的環形高度，不高于保持環形層之間最佳 縫隙的芯片厚度，降低了焊線短路的可能性。
【專利附圖】
【附圖說明】
[0009] 圖1為本發明寶塔式1C芯片堆疊封裝件中3層芯片堆疊封裝第一種實施例的結 構示意圖。
[0010] 圖2為本發明寶塔式1C芯片堆疊封裝件中3層芯片堆疊封裝的第二種實施例的 結構示意圖。
[0011] 圖3為本發明寶塔式1C芯片堆疊封裝件中4層芯片堆疊封裝第一種實施例的結 構示意圖。
[0012] 圖4為本發明寶塔式1C芯片堆疊封裝件中4層芯片堆疊封裝第二種實施例的結 構示意圖。
[0013] 圖5為本發明寶塔式1C芯片堆疊封裝件中5層芯片堆疊封裝第一種實施例的結 構示意圖。
[0014] 圖6為本發明寶塔式1C芯片堆疊封裝件中5層芯片堆疊封裝第二種實施例的結 構示意圖。
[0015] 圖7為本發明寶塔式1C芯片堆疊封裝件中5層芯片堆疊封裝第一種實施例的結 構示意圖。
[0016] 圖8為本發明寶塔式1C芯片堆疊封裝件中5層以上寶塔式堆疊封裝第二種實施 例的結構示意圖。
[0017] 圖中：1.引線框架載體，2.第一粘片，3.第一 1C芯片，4.第二粘片，5.第二1C芯 片，6.第一鍵合線，7.內引腳，8.第二鍵合線，9.第三鍵合線，10.第四鍵合線，11.第三1C 芯片，12.第三粘片，13.第五鍵合線，14.塑封體，15.外引腳，16.第四1C芯片，17.第四粘 片，18.第六鍵合線，19.第七鍵合線，20.第五1C芯片，21.第五粘片膠，22.第八鍵合線， 23.第九鍵合線，a.相鄰兩層芯片同方向側壁之間的距離。
【具體實施方式】
[0018] 下面結合附圖和【具體實施方式】對本發明進行詳細說明。
[0019] 本發明多層寶塔式1C芯片堆疊封裝裝件有3層寶塔式1C芯片堆疊、4層寶塔式 1C芯片堆疊、5層寶塔式1C芯片堆疊、5層以上寶塔式1C芯片堆疊等幾種封裝形式。
[0020] 圖1所示，本發明寶塔式1C芯片堆疊封裝件中3層芯片堆疊封裝件中的第一種， 包括引線框架載體1和內引腳7,引線框架載體1上、從下往上依次粘貼有第一 1C芯片3、 第二1C芯片5和第三1C芯片11 ;第一 1C芯片3的外形尺寸、第二1C芯片5的外形尺寸和 第三1C芯片11的外形尺寸依次減小，三層1C芯片呈寶塔式設置，相鄰兩層1C芯片同方向 側壁之間的距離為a ;第一 1C芯片3通過第一粘片2與引線框架載體1粘接，第二1C芯片 5通過第二粘片4與第一 1C芯片3粘接，第三1C芯片11通過第三粘片12與第二1C芯片 5粘接；第一 1C芯片3通過第一鍵合線6與內引腳7相接，第二1C芯片5通過第二鍵合線 8與內引腳7相接，第三1C芯片11通過第三鍵合線9與內引腳7相接；第一 1C芯片3通 過第五鍵合線13與第二1C芯片5相連接，第二1C芯片5還通過第四鍵合線10與第三1C 芯片11相連接；內引腳7與外引腳15相連接；引線框架載體1上封裝有塑封體14 ;引線框 架載體1、所有的1C芯片、所有的粘片、所有的鍵合線以及內引腳7均封裝于塑封體14內。
[0021] 圖2是本發明寶塔式1C芯片堆疊封裝件中3層芯片堆疊封裝件中的第二種，其結 構與圖1所示3層芯片堆疊封裝件的結構基本相同，兩者的區別是：第二種3層芯片堆疊封 裝件中引線框架載體1的底面露出塑封體14外。
[0022] 如圖3所示，本發明寶塔式1C芯片堆疊封裝件中4層芯片堆疊封裝件中的第一 種，其結構是以圖1所示第一種結構的3層芯片堆疊封裝件為基礎，在第三1C芯片11上通 過第四粘片17粘貼第四1C芯片16,通過第七鍵合線19連接第四1C芯片16和內引腳7， 通過第六鍵合線18連接第四1C芯片16和第三1C芯片11，第四1C芯片16的外形尺寸小 于第三1C芯片11的外形尺寸；并使第四1C芯片16、第四粘片17、第六鍵合線18和第七鍵 合線19也封裝于塑封體14內。
[0023] 本發明寶塔式1C芯片堆疊封裝件中4層芯片堆疊封裝件中的第二種，如圖4所 示，其結構與圖3所示4層芯片堆疊封裝件中第一種的結構基本相同，兩者的區別在于：第 二種4層芯片堆疊封裝件中引線框架載體1的底面露出塑封體14外。
[0024] 圖5是本發明寶塔式1C芯片堆疊封裝件中5層芯片堆疊封裝件中的第一種，其結 構是以圖3所示第一種結構的4層芯片堆疊封裝件為基礎，在第四1C芯片16上通過第五 粘片21粘接第五1C芯片20,第五1C芯片20的外形尺寸小于第四1C芯片16的外形尺寸； 用第八鍵合線22連接第五1C芯片20和內引腳7,用第九鍵合線23連接第五1C芯片20和 第四1C芯片16,并將第五1C芯片20、第五粘片21、第八鍵合線22和第九鍵合線23也封裝 于塑封體14內。
[0025] 本發明寶塔式1C芯片堆疊封裝件中5層芯片堆疊封裝件中的第二種，如圖6所 示，其結構與圖5所示第一種結構的5層芯片堆疊封裝件基本相同，兩者的區別是：第二種 5層芯片堆疊封裝件中引線框架載體1的底面露出封裝體14外。
[0026] 為了適應不同應用的要求，本發明寶塔式1C芯片堆疊封裝件還具有5層以上芯片 堆疊封裝件，以5層1C芯片堆疊封裝件為基礎，根據要求在其上堆疊相應層數的1C芯片， 相鄰兩次1C芯片中位于上層的1C芯片的外形尺寸小于位于下層的1C芯片的外形尺寸，每 層1C芯片都通過鍵合線與其相鄰下層的1C芯片相連接，該每層1C芯片都通過另一鍵合線 與內引腳7相連接，且所有堆疊的1C芯片、兩層1C芯片之間的粘片、所有的鍵合線也均封 裝于塑封體14內，該5層以上芯片堆疊封裝件也有兩種形式：一種是引線框架載體1全部 位于塑封體14內，如圖7所示；另一種是引線框架載體1的底面露出塑封體14外，如圖8 所示。
[0027] 第一粘片2采用導電膠；第二粘片4和第三粘片12采用絕緣膠或膠膜片；其余的 粘片均采用膠膜片。
[0028] 塑封體14對其內部的部件起到保護和支撐作用，并與引線框架載體1、所有的1C 芯片、所有的粘片、所有的鍵合線、內引腳7連同外引腳15構成了電路整體。
[0029] 引線框架載體1、所有的1C芯片、所有的粘片、所有的鍵合線、內引腳7連同外引腳 15構成了電路和電源的信號通道。
[0030] 上述各種封裝件中上下兩層芯片的尺寸差等于或大于1. 2mm時，封裝件的工藝流 程： 1)3層寶塔式1C芯片堆疊封裝 晶圓減薄一劃片一第一次上芯（導電膠）一第二次上芯(絕緣膠1或膠膜片1) 一第三 次上芯(絕緣膠2或膠膜片2)及烘烤一壓焊一塑封及后固化一打印一成形分離一測試一檢 驗一包裝一入庫。
[0031] 2) 4層寶塔式1C芯片堆疊封裝 晶圓減薄一劃片一第一次上芯（導電膠）一第二次上芯（絕緣膠1或膠膜片1) 一第三 次上芯(絕緣膠2或膠膜片2)-第四次上芯(膠膜片3)及烘烤一壓焊一塑封及后固化一打 印一成形分尚一測試一檢驗一包裝一入庫。
[0032] 3) 5層寶塔式1C芯片堆疊封裝 晶圓減薄一劃片一第一次上芯（導電膠）一第二次上芯（絕緣膠1或膠膜片1) 一第三 次上芯(絕緣膠2或膠膜片2) -第四次上芯(膠膜片3) -第五次上芯(膠膜片4)及烘烤一 等離子清洗一壓焊一塑封及后固化一打印一成形分離一測試一檢驗一包裝一入庫。
[0033] 4) 5層以上寶塔式1C芯片堆疊封裝（以六層1C芯片堆疊封裝為例） 晶圓減薄一劃片一第一次上芯(導電膠）一第二次上芯(絕緣膠1或膠膜片1膠）一第 三次上芯(絕緣膠2或膠膜片2) -第四次上芯(膠膜片3) -第五次上芯(膠膜片4) 一第 六次上芯(膠膜片5)及烘烤一等離子清洗一壓焊一塑封及后固化一打印一成形分離一測 試一檢驗一包裝一入庫。
[0034] 6層以上，每層增加一次上芯，按6層上芯方法依次類推。
[0035] 當上下兩層芯片的尺寸差小于1. 2mm時，工藝流程如下： 5) 3層寶塔式1C芯片堆疊封裝 晶圓減薄一劃片一第一次上芯（導電膠）及烘烤一壓焊一第二次上芯(絕緣膠1或膠膜 片1)及烘烤一壓焊一第三次上芯(絕緣膠2或膠膜片2)及烘烤一壓焊一塑封及后固化一 打印一成形分尚一測試一檢驗一包裝一入庫。
[0036] 6) 4層寶塔式1C芯片堆疊封裝 晶圓減薄一劃片一第一次上芯（導電膠）及烘烤一壓焊一第二次上芯(絕緣膠1或膠膜 片1)及烘烤一壓焊一第三次上芯(絕緣膠2或膠膜片2)及烘烤一壓焊一第四次上芯(膠膜 片3)及烘烤一壓焊一塑封及后固化一打印一成形分離一測試一檢驗一包裝一入庫。
[0037] 7) 5層寶塔式1C芯片堆疊封裝 晶圓減薄一劃片一第一次上芯（導電膠）及烘烤一第一次壓焊一第二次上芯（絕緣膠1 或膠膜片1)及烘烤一第二次壓焊一第三次上芯（絕緣膠2或膠膜片2)及烘烤一第三次壓 焊一第四次上芯(膠膜片3)-第五次上芯(膠膜片4)及烘烤一等離子清洗一第四次壓焊一 塑封及后固化一打印一成形分離一測試一檢驗一包裝一入庫。
[0038] 8) 5層以上寶塔式1C芯片堆疊封裝（以六層1C芯片堆疊封裝為例） 晶圓減薄一劃片一第一次上芯(導電膠烘烤一第一次壓焊）一第二次上芯(絕緣膠1或 膠膜片1膠)烘烤一第二次壓焊一第三次上芯(絕緣膠2或膠膜片2)及烘烤一第三次壓焊一 第四次上芯(膠膜片3) -第五次上芯(膠膜片4) 一第六次上芯(膠膜片5)及烘烤一等離 子清洗一第四次壓焊一塑封及后固化一打印一成形分離一測試一檢驗一包裝一入庫。
[0039] 6層以上，每層增加一次上芯，按6層上芯方法依次類推。
[0040] 本發明還提供了一種寶塔式1C芯片堆疊封裝件的生產方法，具體按以下步驟進 行： a.晶圓減薄 粗磨范圍從原始晶圓片厚度到最終晶圓厚度+65ΜΠ 1+膠膜厚度，粗磨時：3層堆疊封 裝所用晶圓的粗磨速度70?12〇Mm/min,3層以上堆疊封裝所用晶圓的粗磨速度5〇Mm? 100Mm/min ;細磨范圍從最終晶圓厚度+65Mm+膠膜厚度到最終晶圓片厚度+膠膜厚度 +15Mm，細磨時：3層堆疊封裝所用晶圓的細磨速度13?16Mm/min，3層以上堆疊封裝所用 晶圓的細磨速度l〇Mm?13Mm/min ;拋光范圍從最終晶圓厚度+膠膜厚度+15Mm到最終晶 圓厚度+膠膜厚度。3層堆疊封裝所用芯片厚度為lOOMffl?120Mm，4層?5層堆疊封裝所 用芯片厚度為5〇Mm?75Mm，5層以上堆疊封裝所用芯片厚度為35Mm?5〇Mm ; 晶圓片減薄技術在疊層式芯片封裝技術方面是至關重要的，因為它降低了封裝貼裝高 度，并能夠使芯片疊加而不增加疊層式芯片系統方面的總高度。由于本封裝件是多層寶塔 式芯片堆疊封裝，芯片厚度要求在35Mm?12〇Mm，其中，3層堆疊封裝芯片厚度為lOOMm? 12〇Mm，4層?5層堆疊封裝芯片厚度為5〇Mm?75Mm，5層以上為35Mm?5〇Mm，屬于超薄芯 片減薄，而且晶圓尺寸8"吋及其以上，以12"為主。因此，減薄工藝的挑戰性很強，工藝難 度較大，特別是12吋晶圓，75Mm薄如紙，對設備和工藝要求較高；一般選擇具備精磨、拋光 功能的8吋及以上的超薄芯片減薄機如PRG300R、全自動貼膜揭膜機如DR3000 III等；同時 細磨、拋光厚度比平常增加了 15Mffl，目的是為了減少研磨損傷層。
[0041] b.劃片 采用A-WD-300TXB和DAD3350劃片機對減薄后的晶圓進行劃片，劃片時應用防碎片技 術，并控制進刀速度< 5?8mm/min，預防裂紋和碎片； c.上芯、烘烤、壓焊 當下層芯片和上層芯片尺寸差小于1. 2mm (即2a < 1. 2mm)時，多層芯片分別上芯、烘 烤和壓焊；當下層芯片和上層芯片尺寸差大于或等于1. 2 mm (即2a > 1. 2mm)時，多層芯片 分別上芯后，一次烘烤和壓焊； 上芯時，采用能涂覆粘片膠(導電膠或絕緣膠)和膠膜片的粘片機，在引線框架載體1上 點導電膠，粘貼第一次1C芯片，然后依次粘貼其它1C芯片，采用絕緣膠或膠膜片粘貼其它 1C芯片； 由于是堆疊封裝，采用粘片膠(導電膠或絕緣膠）和膠膜片兩種粘接材料，因此需要粘 片膠和膠膜片兩種材料的粘片機。寶塔式芯片堆疊封裝上芯的特點是上層芯片小于下層芯 片，當多層芯片分別上芯，一次烘烤和壓焊時，一般第一層1C芯片使用導電膠粘片，第二層 及其以上使用絕緣膠或膠膜片粘片。
[0042] 烘烤時所用的烘烤工藝和烘烤設備與普通同封裝形式上芯后的烘烤工藝和烘烤 設備相同，但工藝根據粘片材料和堆疊層數進行調整，即采用絕緣膠作為粘貼材料時，烘烤 溫度是175°C ;采用膠膜片作為粘貼材料時，烤溫度是150°C ; 本封裝件是芯片多層堆疊封裝，是在引線框架上實現多層寶塔式1C芯片堆疊封裝。 其特點是上面的芯片比下面的芯片小，即最下層芯片最大，其上一層比一層小，呈寶塔式結 構。要實現寶塔式1C芯片堆疊封裝，除超低弧度絲焊技術和模塑疊層封裝技術外，再加上 75 μ m以下超薄芯片減薄和采用絕緣膠粘片時膠量控制技術，其挑戰性很大。因此，壓焊采 用金絲和銅絲兩種，設備為具備lOOMm以下的低弧度鍵合機，根據需要采用正反打線和多 種弧形線，避免線與線之間交線短路，或焊點脫落。
[0043] 當下層芯片和上層芯片尺寸差小于1. 2 mm時，每上一層芯片后，都需烘烤，然后壓 焊；壓焊時，使用金線和銅線，壓焊設備是具備超低弧度壓焊的鍵合機，采用低弧度壓焊工 藝及相應弧線。當下層芯片和上層芯片尺寸差大于或等于1.2 mm時，多層芯片分別上芯， 一次烘烤；然后從最高層1C芯片開始打線，先壓最上層1C芯片焊盤到次上層1C芯片焊盤 間焊線，接著從次上層1C芯片向相鄰的下層芯片焊盤上打線，依次類推，最后從下往上依 次從每個1C芯片向內引腳焊線，焊線基本上采用BGA弧(高低弧）；形成多層鍵合線。
[0044] 壓焊后，最上層鍵合線的弧1?為ll〇Mm?13〇Mm，其余每層鍵合線的弧1?為9〇Mm? ΙΙΟμιη。
[0045] d.塑封及后固化 多層寶塔式1C芯片堆疊封裝，使用全自動包封系統，采用低應力(膨脹系數al<l)、低 吸水率(吸水率< 〇. 25%)的環保型材料進行塑封，應用本公司開發的多段注塑模型軟件(軟 著登字第0276826號）控制和防翹曲模型軟件(軟著登字第0373343號)，調整優化工藝，滿 足沖線率< 5%、無離層、翹曲度< 0. 1的塑封要求，采用普通引線框架單芯片封裝的后固化 設備和工藝進行后固化； e.切中筋、電鍍、打印、成形分離、測試、檢測、包裝、入庫 采用與本封裝形式同引腳封裝件相同（即引腳的數量與結構相同）的設備和工藝切中 筋、電鍍、打印、成形分離、測試、檢測、包裝、入庫。
[0046] 本封裝件是多層芯片堆疊封裝，是在引線框架上實現多層寶塔式1C芯片堆疊封 裝。其特點是上面的芯片比下面的芯片小，即最下層芯片最大，其上一層比一層小，呈寶塔 式結構，能夠解決芯片大小尺寸不同的多芯片堆疊封裝及雙邊低弧度焊線問題。
[0047] 上層芯片采用絕緣膠和膠膜片兩種方式粘片，通過膠量控制術控制點膠量不影響 下層打線和防止膠溢出，并且，采用多次上芯，一次烘烤和一次焊線。上層芯片采用絕緣膠 和膠膜片兩種方式粘片，打線方式是先上層芯片與下層芯片間焊線，從上往下正打或從下 往上反打；最后從第一層芯片焊盤開始直接和引線腳的焊線相連，采用寶塔式絲焊技術。塑 封采用本公司開發的QFN防翹曲模型軟件(軟著登字第0373343號）和多段注塑模型軟件 (軟著登字第0276826號）控制塑封工藝過程，調整優化塑封工藝參數，實現多層寶塔式1C 芯片堆疊無翹曲無交絲短路封裝。
[0048] 實施例1 生產3層寶塔式1C芯片堆疊封裝件時，將晶圓片的厚度從原始晶圓片厚度粗磨至 165Mm+膠膜厚度，粗磨速度為70Mm/min ;細磨范圍從165Mm+膠膜厚度到115Mm +膠膜 厚度，細磨速度為13Mm/min;拋光范圍從115Mm+膠膜厚度到lOOMm +膠膜厚度；使用 A-WD-300TXB劃片機對減薄后的晶圓進行劃片，劃片時應用防碎片技術，控制進刀速度 < 5mm/min，預防裂紋和碎片；取導電膠、1C芯片和載體不外露的引線框架載體，采用粘片 膠上芯機，更換好導電膠及針筒，在承片臺上固定好1C芯片，將載體不外露的引線框架盒 送至承片臺，啟動設備，設備自動抓取一條引線框架載體放置到軌道并送至工作臺，先在引 線框架載體粘片位置上點上導電膠，然后設備吸嘴自動吸取一片1C芯片放置在已點好的 導電膠上，以同樣方法，粘完本條引線框架載體上的全部第一層1C芯片后，半成品引線框 架載體自動送至收料夾，依上述方法粘完本批全部第一層1C芯片后，將半成品的引線框 架載體傳遞盒送回上芯機的上料臺，采用與普通同封裝形式上芯后的烘烤工藝和烘烤設 備進行烘烤；接著壓焊第一層1C芯片與內引腳之間的鍵合線，該層鍵合線的弧高為90? llOMm ;使用DB-700上芯機，更換好絕緣膠，在承片臺上固定好另一 1C芯片，先將半成品引 線框架載體傳遞盒送至上芯機上料臺，自動升降到設定位置，粘片機推送一條半成品引線 框架到設備軌道并傳送至粘片臺，在第一層1C芯片上點上絕緣膠，設備自動從晶圓片上吸 取1C芯片放置在第一層1C芯片表面，粘完本條全部芯片后送至收料夾，采用同樣方法粘完 本批全部第二1C芯片后，將引線框架載體傳遞盒送回上芯機工作臺，然后采用普通同封裝 形式上芯后的烘烤工藝和烘烤設備烘烤，只是烘烤溫度為175°C ;然后壓焊第二層1C芯片 與第一層1C芯片之間的鍵合線，再壓焊第二層1C芯片與內引腳之間的鍵合線，壓焊的鍵 合線的弧高為90?llOMffl ;使用與第二次上芯相同的工藝和設備在第二層1C芯片上通過 絕緣膠粘貼第三層1C芯片；再采用普通同封裝形式上芯后的烘烤工藝和烘烤設備烘烤在 175°C的溫度烘烤，壓焊第三層1C芯片與第二層1C芯片之間的鍵合線，再壓焊第三層1C芯 片與內引腳之間的鍵合線，最上層鍵合線的弧高為110?130Mm。第一層1C芯片的外形尺 寸、第二層1C芯片的外形尺寸和第三層1C芯片的外形尺寸依次減小，且相鄰兩層1C芯片 外形尺寸之差小于1. 2mm。使用全自動包封系統，選擇低應力(膨脹系數al < 1 )、高抗模系 數(基板產品)、高粘度（25Pa*S)的環保型材料，采用本公司開發的多段注塑模型軟件(軟著 登字第0276826號)控制和防翹曲模型軟件(軟著登字第0373343號)控制塑封工藝工程，通 過DOE實驗，調整優化工藝參數，滿足沖線率< 5%、無離層、翹曲度< 0. 1的塑封要求。采用 普通引線框架單芯片封裝的后固化設備和工藝進行后固化；采用與本封裝形式同引腳封裝 件相同，即引腳的數量與結構相同的設備和工藝切中筋、電鍍、打印、成形分離、測試、檢測、 包裝、入庫，制得3層寶塔式1C芯片堆疊封裝件。
[0049] 實施例2 生產3層寶塔式1C芯片堆疊封裝件時，將晶圓片的厚度從原始晶圓片厚度粗磨至 185Mm+膠膜厚度，粗磨速度95Mm/min ;細磨范圍從185Mm+膠膜厚度到135Mm +膠膜厚度， 細磨速度16Mm/min ;拋光范圍從135Mm +膠膜厚度到120Mm+膠膜厚度。對減薄后的晶圓進 行劃片，劃片時應用防碎片技術，控制進刀速度< 5mm/min，預防裂紋和碎片。取導電膠、1C 芯片和載體外露的引線框架載體，采用粘片膠上芯機，更換好導電膠及針筒，在承片臺上固 定好1C芯片，將載體外露的引線框架盒送至承片臺，啟動設備，設備自動抓取一條引線框 架載體放置到軌道并送至工作臺，先在引線框架載體粘片位置上點上導電膠，然后設備吸 嘴自動吸取一片1C芯片放置在已點好的導電膠上，以同樣方法，粘完本條引線框架載體上 的全部第一層1C芯片后，半成品引線框架載體自動送至收料夾，依上述方法粘完本批全部 第一層1C芯片后，將半成品的引線框架載體傳遞盒送回上芯機的上料臺；更換好膠膜片， 在承片臺上固定好另一 1C芯片，先將半成品引線框架載體傳遞盒送至上芯機上料臺，自動 升降到設定位置，粘片機推送一條半成品引線框架到設備軌道并傳送至粘片臺，在第一層 1C芯片上點上膠膜片，設備自動從晶圓片上吸取1C芯片放置在第一層1C芯片表面，粘完 本條全部芯片后送至收料夾，采用同樣方法粘完本批全部第二1C芯片后，將引線框架載體 傳遞盒送回上芯機工作臺；使用與第二次上芯相同的工藝和設備在第二層1C芯片上通過 膠膜片粘貼第三層1C芯片；第一層1C芯片的外形尺寸、第二層1C芯片的外形尺寸和第三 層1C芯片的外形尺寸依次減小，且相鄰兩層1C芯片外形尺寸之差等于1.2mm。采用普通 同封裝形式上芯后的烘烤工藝和烘烤設備在150°C的溫度烘烤；烘烤后壓焊鍵合線，壓焊 時先從上往下依次壓焊上層1C芯片與相鄰下層1C芯片之間的鍵合線，再從下往上依次壓 焊1C芯片與內引腳之間的鍵合線，最上層鍵合線的弧高為llOMm?130Mm，其余每層鍵合 線的弧高為90Mm?llOMm。使用全自動包封系統，選擇低應力（膨脹系數al < 1)、高抗模 系數(基板產品)、高粘度（25Pa · S)的環保型材料，采用華天公司開發的多段注塑模型軟件 (軟著登字第0276826號）控制和防翹曲模型軟件(軟著登字第0373343號）控制塑封工藝 工程，通過D0E實驗，調整優化工藝參數，滿足沖線率< 5%、無離層、翹曲度< 0. 1的塑封要 求。采用普通引線框架單芯片封裝的后固化設備和工藝進行后固化；采用與本封裝形式同 引腳封裝件相同的設備和工藝切中筋、電鍍、打印、成形分離、測試、檢測、包裝、入庫，制得3 層寶塔式1C芯片堆疊封裝件。
[0050] 實施例3 生產3層寶塔式1C芯片堆疊封裝件時，將晶圓片的厚度從原始晶圓片厚度粗磨至 175Mm+膠膜厚度，粗磨速度為120Mm/min ;細磨范圍從175Mm+膠膜厚度到125Mm +膠膜厚 度，細磨速度為14Mm/min ;拋光范圍從125Mm+膠膜厚度到llOMm +膠膜厚度；減薄后的晶 圓劃片，劃片時應用防碎片技術，控制進刀速度< 5mm/min，預防裂紋和碎片；然后采用與 實施例1相同的工藝制得3層寶塔式1C芯片堆疊封裝件。
[0051] 實施例4 生產4層寶塔式1C芯片堆疊封裝件時，將晶圓片的厚度從原始晶圓片厚度粗磨至 115Mm+膠膜厚度，粗磨速度為75Mm/min ;細磨范圍從115Mm+膠膜厚度到65Mm+膠膜厚度， 細磨速度為13Mm/min ;拋光范圍從65Mm+膠膜厚度到50Mm+膠膜厚度；對減薄后的晶圓劃 片，劃片時應用防碎片技術，控制進刀速度< 5mm/min，預防裂紋和碎片；取導電膠、1C芯片 和載體不外露的引線框架載體，采用粘片膠上芯機，更換好導電膠及針筒，在承片臺上固定 好1C芯片，將載體不外露的引線框架盒送至承片臺，啟動設備，設備自動抓取一條引線框 架載體放置到軌道并送至工作臺，先在引線框架載體粘片位置上點上導電膠，然后設備吸 嘴自動吸取一片1C芯片放置在已點好的導電膠上，以同樣方法，粘完本條引線框架載體上 的全部第一層1C芯片后，半成品引線框架載體自動送至收料夾，依上述方法粘完本批全部 第一層1C芯片后，將半成品的引線框架載體傳遞盒送回上芯機的上料臺，采用與普通同封 裝形式上芯后的烘烤工藝和烘烤設備進行烘烤；接著壓焊第一層1C芯片與內引腳之間的 鍵合線，該層鍵合線的弧高為90?llOMm ;使用DB-700上芯機，更換好絕緣膠，在承片臺上 固定好另一 1C芯片，先將半成品引線框架載體傳遞盒送至上芯機上料臺，自動升降到設定 位置，粘片機推送一條半成品引線框架到設備軌道并傳送至粘片臺，在第一層1C芯片上點 上絕緣膠，設備自動從晶圓片上吸取1C芯片放置在第一層1C芯片表面，粘完本條全部芯片 后送至收料夾，采用同樣方法粘完本批全部第二1C芯片后，將引線框架載體傳遞盒送回上 芯機工作臺，然后采用普通同封裝形式上芯后的烘烤工藝和烘烤設備烘烤，只是烘烤溫度 為150°C ;然后壓焊第二層1C芯片與第一層1C芯片之間的鍵合線，再壓焊第二層1C芯片 與內引腳之間的鍵合線，壓焊的鍵合線的弧高為90?llOMm ;使用與第二次上芯相同的工 藝和設備在第二層1C芯片上通過絕緣膠粘貼第三層1C芯片；再采用普通同封裝形式上芯 后的烘烤工藝和烘烤設備烘烤在175°C的溫度烘烤，壓焊第三層1C芯片與第二層1C芯片之 間的鍵合線，再壓焊第三層1C芯片與內引腳之間的鍵合線，最上層鍵合線的弧高為110? 130ΜΠ 1;使用與第二次上芯相同的工藝和設備在第三層1C芯片上通過絕緣膠粘貼第四層1C 芯片；再采用普通同封裝形式上芯后的烘烤工藝和烘烤設備烘烤在175°C的溫度烘烤，壓 焊第四層1C芯片與第三層1C芯片之間的鍵合線，再壓焊第四層1C芯片與內引腳之間的鍵 合線，最上層鍵合線的弧高為110?130Mm。第一層1C芯片的外形尺寸、第二層1C芯片的 外形尺寸、第三層1C芯片的外形尺寸和第四層1C芯片的外形尺寸依次減小，且相鄰兩層1C 芯片外形尺寸之差小于1. 2mm。使用全自動包封系統，選擇低應力(膨脹系數al < 1)、高抗 模系數(基板產品)、高粘度（25Pa · S)的環保型材料，采用本公司開發的多段注塑模型軟件 (軟著登字第0276826號）控制和防翹曲模型軟件(軟著登字第0373343號）控制塑封工藝 工程，通過DOE實驗，調整優化工藝參數，滿足沖線率< 5%、無離層、翹曲度< 0. 1的塑封要 求。采用普通引線框架單芯片封裝的后固化設備和工藝進行后固化；采用與本封裝形式同 引腳封裝件相同的設備和工藝切中筋、電鍍、打印、成形分離、測試、檢測、包裝、入庫，制得4 層寶塔式1C芯片堆疊封裝件。
[0052] 實施例5 生產5層寶塔式1C芯片堆疊封裝件時，將晶圓片的厚度從原始晶圓片厚度粗磨至 140Mm+膠膜厚度，粗磨速度50Mm/min ;細磨范圍從14〇μπι+膠膜厚度到90Mm +膠膜厚度，細 磨速度10Mm/min;拋光范圍從90Mm +膠膜厚度到75Mm+膠膜厚度。對減薄后的晶圓進行 劃片，劃片時應用防碎片技術，控制進刀速度< 5mm/min，預防裂紋和碎片。取膠膜片、1C芯 片和載體外露的引線框架載體，采用粘片膠上芯機，更換好膠膜片及針筒，在承片臺上固定 好1C芯片，將載體外露的引線框架盒送至承片臺，啟動設備，設備自動抓取一條引線框架 載體放置到軌道并送至工作臺，先在引線框架載體粘片位置上點上導電膠，然后設備吸嘴 自動吸取一片1C芯片放置在已點好的導電膠上，以同樣方法，粘完本條引線框架載體上的 全部第一層1C芯片后，半成品引線框架載體自動送至收料夾，依上述方法粘完本批全部第 一層1C芯片后，將半成品的引線框架載體傳遞盒送回上芯機的上料臺；更換好膠膜片，在 承片臺上固定好另一 1C芯片，先將半成品引線框架載體傳遞盒送至上芯機上料臺，自動升 降到設定位置，粘片機推送一條半成品引線框架到設備軌道并傳送至粘片臺，在第一層1C 芯片上點上膠膜片，設備自動從晶圓片上吸取1C芯片放置在第一層1C芯片表面，粘完本條 全部芯片后送至收料夾，采用同樣方法粘完本批全部第二1C芯片后，將引線框架載體傳遞 盒送回上芯機工作臺；使用與第二次上芯相同的工藝和設備在第二層1C芯片上通過膠膜 片粘貼第三層1C芯片；再使用與第二次上芯相同的工藝和設備在第三層1C芯片上通過膠 膜片粘貼第四層1C芯片；第一層1C芯片的外形尺寸、第二層1C芯片的外形尺寸、第三層 1C芯片的外形尺寸和第四層1C芯片的外形尺寸依次減小，且相鄰兩層1C芯片外形尺寸之 差大于1. 2_。采用普通同封裝形式上芯后的烘烤工藝和烘烤設備在150°C的溫度烘烤；烘 烤后壓焊鍵合線，壓焊時先從上往下依次壓焊上層1C芯片與相鄰下層1C芯片之間的鍵合 線，再從下往上依次壓焊1C芯片與內引腳之間的鍵合線，最上層鍵合線的弧高為llOMffl? 130Mm，其余每層鍵合線的弧高為90Mm?llOMffl。壓焊后的半成品引線框架，使用全自動包 封系統，選擇低應力（膨脹系數al < 1)、高抗模系數(基板產品)、高粘度（25Pa · S)的環保 型材料，采用華天公司開發的多段注塑模型軟件(軟著登字第0276826號）控制和防翹曲模 型軟件(軟著登字第0373343號）控制塑封工藝工程，通過D0E實驗，調整優化工藝參數，滿 足沖線率< 5%、無離層、翹曲度< 0. 1的塑封要求。采用普通引線框架單芯片封裝的后固化 設備和工藝進行后固化；采用與本封裝形式同引腳封裝件相同的設備和工藝切中筋、電鍍、 打印、成形分離、測試、檢測、包裝、入庫，制得5層寶塔式1C芯片堆疊封裝件。
[0053] 實施例6 生產5層寶塔式1C芯片堆疊封裝件時，將晶圓片的厚度從原始晶圓片厚度粗磨至 127Mm+膠膜厚度，粗磨速度100Mm/min ;細磨范圍從127Mm+膠膜厚度到77Mm +膠膜厚度， 細磨速度12Mm/min ;拋光范圍從77Mm +膠膜厚度到62Mm+膠膜厚度。對減薄后的晶圓進 行劃片，劃片時應用防碎片技術，控制進刀速度< 5mm/min，預防裂紋和碎片。采用實施例4 的工藝制得5層寶塔式1C芯片堆疊封裝件。
[0054] 實施例7 生產6層寶塔式1C芯片堆疊封裝件時，將晶圓片的厚度從原始晶圓片厚度粗磨至 100Mm+膠膜厚度，粗磨速度60Mm/min ;細磨范圍從10〇μπι+膠膜厚度到50Mm +膠膜厚度，細 磨速度llMm/min ;拋光范圍從50Mm +膠膜厚度到35Mm+膠膜厚度。然后按實施例1的方法 在引線框架載體上粘貼六層1C芯片，每粘貼一層1C芯片后，都需進行烘烤和壓焊，其要求 同實施例1中烘烤和壓焊的要求；從下往上六層1C芯片的外形尺寸依次減小，且相鄰兩層 1C芯片外形尺寸之差均小于1. 2_ ;然后再按實施例1的方法完成后面的工序，制得6層寶 塔式1C芯片堆疊封裝件。
[0055] 實施例8 生產7層寶塔式1C芯片堆疊封裝件時，將晶圓片的厚度從原始晶圓片厚度粗磨至 115Mm+膠膜厚度，粗磨速度90Mm/min ;細磨范圍從115μπι+膠膜厚度到65Mm +膠膜厚度，細 磨速度10Mm/min;拋光范圍從65Mm +膠膜厚度到50Mm+膠膜厚度。然后按實施例2的方 法在引線框架載體上粘貼七層1C芯片，從下往上六層1C芯片的外形尺寸依次減小，且相鄰 兩層1C芯片外形尺寸之差均等大于1. 2mm ;粘完六層1C芯片進行烘烤和壓焊，其要求同實 施例2中烘烤和壓焊的要求；然后再按實施例2的方法完成后面的工序，制得7層寶塔式1C 芯片堆疊封裝件。
[0056] 實施例9 生產9層寶塔式1C芯片堆疊封裝件時，將晶圓片的厚度從原始晶圓片厚度粗磨至 l〇7Mm+膠膜厚度，粗磨速度90Mm/min ;細磨范圍從107μπι+膠膜厚度到57Mm +膠膜厚度，細 磨速度10Mm/min ;拋光范圍從57Mm +膠膜厚度到42Mm+膠膜厚度。然后按實施例2的方 法在引線框架載體上粘貼九層1C芯片，從下往上九層1C芯片的外形尺寸依次減小，且相鄰 兩層1C芯片外形尺寸之差均大于1. 2mm ;粘完九層1C芯片進行烘烤和壓焊，其要求同實施 例2中烘烤和壓焊的要求；然后再按實施例2的方法完成后面的工序，制得9層寶塔式1C 芯片堆疊封裝件。
[〇〇57] 雖然結合優選實施例已經示出并描述了本發明，本領域技術人員可以理解，在不 違背所附權利要求限定的本發明的精神和范圍的前提下可以進行修改和變換。
【權利要求】
1. 一種引線框架的寶塔式1C芯片堆疊封裝件，包括引線框架載體（1)內引腳（7)和外 引腳（15)，引線框架載體（1)上封裝有塑封體（14)，其特征在于，引線框架載體（1)上、從下 往上粘貼有外形尺寸依次減小的至少三層1C芯片，相鄰兩層1C芯片之間壓焊有鍵合線，每 層1C芯片與內引腳（7)之間也壓焊有鍵合線。
2. 如權利要求1所述的引線框架的寶塔式1C芯片堆疊封裝件，其特征在于，所述最上 層鍵合線的弧高為llOMm?130Mm，其余每層鍵合線的弧高為90Mm?llOMm。
3. 如權利要求1所述的引線框架的寶塔式1C芯片堆疊封裝件，其特征在于，所述引線 框架載體（1)的底面位于塑封體（14)內或者引線框架載體（1)的底面露出塑封體（14)外。
4. 一種權利要求1所述引線框架的寶塔式1C芯片堆疊封裝件的生產方法，其特征在 于，該方法具體按以下步驟進行： a. 晶圓減薄 粗磨范圍從原始晶圓片厚度到最終晶圓厚度+65ΜΠ 1+膠膜厚度，粗磨時：3層堆疊封 裝所用晶圓的粗磨速度70?12〇Mm/min,3層以上堆疊封裝所用晶圓的粗磨速度5〇Mm? 100Mm/min ;細磨范圍從最終晶圓厚度+65Mm+膠膜厚度到最終晶圓片厚度+膠膜厚度 +15Mm，細磨時：3層堆疊封裝所用晶圓的細磨速度13?16Mm/min，3層以上堆疊封裝所用 晶圓的細磨速度l〇Mm?13Mm/min ;拋光范圍從最終晶圓厚度+膠膜厚度+15Mm到最終晶圓 厚度+膠膜厚度；3層堆疊封裝所用芯片最終厚度為lOOMffl?120Mm，4層?5層堆疊封裝 所用芯片最終厚度為50Mm?75Mm，5層以上堆疊封裝所用芯片最終厚度為35Mm?50Mm ; b. 劃片 對減薄后的晶圓劃片，劃片時應用防碎片技術，并控制進刀速度< 5?8mm/min，預防 裂紋和碎片； c. 上芯、烘烤、壓焊 當下層1C芯片和上層1C芯片外形尺寸差小于1. 2mm時，多層1C芯片分別上芯、烘烤 和壓焊；即：上芯時，第一層1C芯片與引線框架載體之間采用導電膠或絕緣膠，相鄰兩層1C 芯片之間使用絕緣膠或膠膜片；烘烤時所用的烘烤工藝和烘烤設備與普通同封裝形式上芯 后的烘烤工藝和烘烤設備相同，但采用絕緣膠作為粘貼材料時，烘烤溫度是175°C ;采用膠 膜片作為粘貼材料時，烤溫度是150°C ;每粘貼一層1C芯片并烘烤后，均需壓焊該層1C芯 片與內引腳之間的鍵合線和與該層1C芯片相鄰的下層1C芯片之間的鍵合線； 當下層1C芯片和上層1C芯片尺寸差大于或等于1. 2 mm時，多層1C芯片分別上芯 后，一次烘烤和壓焊；上芯時，第一層1C芯片與引線框架載體之間采用導電膠或絕緣膠， 相鄰兩層1C芯片之間使用絕緣膠或膠膜片；烘烤時所用的烘烤工藝和烘烤設備與普通同 封裝形式上芯后的烘烤工藝和烘烤設備相同，但采用絕緣膠作為粘貼材料時，烘烤溫度是 175°C ;采用膠膜片作為粘貼材料時，烤溫度是150°C ;烘烤后，先從上往下依次壓焊相鄰兩 層最1C芯片之間的鍵合線，然后從下往上依次壓焊1C芯片與內引腳之間的鍵合線； 壓焊后，最上層鍵合線的弧1?為llOMffl?13〇Mm，其余每層鍵合線的弧1?為9〇Mm? ιιομιπ ； d. 塑封及后固化 采用膨脹系數al < 1、吸水率<0. 25%的環保型材料，應用多段注塑模型軟件和防翹曲 模型軟件進行塑封，采用普通引線框架單芯片封裝的后固化設備和工藝進行后固化； e.切中筋、電鍍、打印、成形分離、測試、檢測、包裝、入庫 采用與本封裝形式同引腳封裝件相同的設備和工藝切中筋、電鍍、打印、成形分離、測 試、檢測、包裝、入庫，制得引線框架的寶塔式1C芯片堆疊封裝件。
【文檔編號】H01L23/48GK104091791SQ201210317795
【公開日】2014年10月8日 申請日期:2012年8月31日 優先權日:2012年8月31日
【發明者】李習周, 慕蔚, 朱文輝, 張易勒, 郭小偉 申請人:天水華天科技股份有限公司, 華天科技（西安）有限公司