半導體封裝件及其制法

半導體封裝件及其制法
【專利摘要】一種半導體封裝件及其制法，該半導體封裝件的制法，通過于一表面依序具有第一與第二金屬層的承載結構的第二金屬層上形成多個電性連接墊，再移除該第二金屬層外露的部分，以保留該些電性連接墊下的第二金屬層，接著進行線路增層與置晶工藝，之后借由剝離方式，同時移除該承載結構、第一與第二金屬層，而無需再進行蝕刻工藝以移除殘留的金屬材，所以能節省工藝時間，且可省略蝕刻工藝所需的費用。
【專利說明】半導體封裝件及其制法
【技術領域】
[0001]本發明涉及一種封裝技術，尤指一種半導體封裝件及其制法。
【背景技術】
[0002]隨著電子產業的蓬勃發展，電子產品也逐漸邁向多功能、高性能的趨勢。為了滿足半導體封裝件微型化(miniaturization)的封裝需求,朝降低承載芯片的封裝基板的厚度發展。
[0003]早期半導體封裝件的制法中，以具有核心層10的封裝基板I提升整體結構的剛性，如圖1所示，以利于后續置晶與封裝工藝。該封裝基板I還包含:形成于該核心層10的相對兩側上的多個介電層11、形成于該介電層11上的線路層12、形成于該介電層11中且電性連接該線路層12的多個導電盲孔13、形成于該最外側的介電層11上的多個電性接觸墊14、形成于該核心層10中且電性連接該線路層12的多個導電通孔100、及形成于該最外側的介電層11上的防焊層15，且該防焊層15外露該些電性接觸墊14。于后續置晶與封裝工藝中，先置放一芯片于該防焊層15上，且該芯片借由多個焊線電性連接該些電性接觸墊14，再以封裝膠體包覆該芯片與焊線。
[0004]然而，因該封裝基板I具有核心層10，所以該封裝基板I的厚度增加，導致半導體封裝件的整體厚度增加，而難以符合薄化的需求。再者，因使用該核心層10需制作該導電通孔100，致使導電路徑增長，導致信號傳遞較慢，所以難以符合電子產品的功能需求。
[0005]因此，遂發展出無核心層(coreless)的封裝基板，以縮短導電路徑及降低整體結構厚度，而達到微小化及高頻化的需求。
[0006]圖2A至圖2F為現有核心層(coreless)的半導體封裝件2的制法的剖視示意圖。
[0007]如圖2A所示，提供一承載結構20，該承載結構20具有相對的第一側20a與第二側20b,且該第一側20a上依序形成有一第一金屬層21與一第二金屬層22,而該第二側20b上具有一第三金屬層23。其中，該第二金屬層22以電鍍方式形成于該第一金屬層21上。
[0008]如圖2B所示，形成多個電性連接墊24于該第二金屬層22上。
[0009]如圖2C所示，形成一線路增層結構25于該第二金屬層22與該些電性連接墊24上。該線路增層結構25具有至少一介電層250、形成于該介電層250上的線路層251、及形成于該介電層250中的多個導電盲孔252,且該導電盲孔252電性連接該線路層251與電性連接墊24，又該線路層251具有多個電性接觸墊253。
[0010]接著，形成一絕緣保護層26于該線路增層結構25，且令該些電性接觸墊253外露于該絕緣保護層26的表面。
[0011]如圖2D所示，設置一半導體組件27于該線路增層結構25上，且該半導體組件27借由焊線270電性連接該些電性接觸墊253。接著，形成封裝膠體28于該絕緣保護層26上，以包覆該半導體組件27。
[0012]如圖2E所示，借由剝離方式，移除該承載結構20、第一金屬層21與第三金屬層23。[0013]如圖2F所示，借由蝕刻方式，移除該第二金屬層22，以外露該些電性連接墊24，以供后續進行植球工藝。實際上，進行蝕刻移除工藝中，會蝕刻該電性連接墊24的部分表面，使該電性連接墊24的部分表面形成不規則微凹陷表面。
[0014]然而，于現有制法中，該第二金屬層22與電性連接墊24黏接該介電層250的接著力大于該第二金屬層22與第一金屬層21的接著力，所以當剝離移除該承載結構20、第一金屬層21與第三金屬層23之后，仍會留下該第二金屬層22于該介電層250上，之后需再以蝕刻方式移除該第二金屬層22，導致工藝時間冗長，且需使用蝕刻工藝所需的設備及化學藥液，因而大幅增加制造成本。
[0015]因此，如何克服上述現有技術的問題，實已成目前亟欲解決的課題。

【發明內容】

[0016]鑒于上述現有技術的種種缺陷，本發明的主要目的在于提供一種半導體封裝件及其制法，能節省工藝時間，且可省略蝕刻工藝所需的費用。
[0017]本發明的半導體封裝件，包括:線路增層結構，其具有相對的第一表面與第二表面，且該線路增層結構包含表面作為該第一與第二表面的至少一介電層、形成于該介電層上的線路層、及形成于該介電層中并電性連接該線路層的多個導電盲孔，且該第一表面上具有電性連接該導電盲孔的多個電性接觸墊；多個電性連接墊，其嵌設于該線路增層結構的第二表面上并電性連接該導電盲孔，且該些電性連接墊與該第二表面形成有段差；以及至少一半導體組件，其設于該線路增層結構的第一表面上，且該半導體組件電性連接該些電性接觸墊。
[0018]本發明還提供一種半導體封裝件的制法，其包括:提供一承載結構，其表面依序具有第一金屬層與第二金屬層；形成多個電性連接墊于該第二金屬層上；移除該第二金屬層未被該電性連接墊覆蓋的部分，以保留該些電性連接墊下的第二金屬層，且外露該第一金屬層；形成一線路增層結構于該第一金屬層與該些電性連接墊上，且該線路增層結構上具有多個電性接觸墊；設置至少一半導體組件于該線路增層結構上，且該半導體組件電性連接該些電性接觸墊；以及借由剝離方式，同時移除該承載結構、第一金屬層與該電性連接墊下的第二金屬層。
[0019]本發明再提供一種半導體封裝件的制法，其包括:提供一承載結構，其表面依序具有第一金屬層與第二金屬層；圖案化該第二金屬層，以形成多個電性連接墊，且外露該第一金屬層；形成一線路增層結構于該第一金屬層與該些電性連接墊上，且該線路增層結構上具有多個電性接觸墊；設置至少一半導體組件于該線路增層結構上，且該半導體組件電性連接該些電性接觸墊；以及借由剝離方式，移除該承載結構與第一金屬層。
[0020]前述的制法中，其以蝕刻方式形成該些電性連接墊。
[0021]前述的兩種制法中，該承載結構具有相對的第一側與第二側，且該第一側上具有該第一與第二金屬層，而該第二側上具有第三金屬層。該第一與第三金屬層為銅箔。
[0022]前述的兩種制法中，該第二金屬層以電鍍方式形成于該第一金屬層上。
[0023]前述的兩種制法中，該線路增層結構具有至少一介電層、形成于該介電層上的線路層、及形成于該介電層中的多個導電盲孔，且該導電盲孔電性連接該線路層與電性連接墊，又該些電性接觸墊為該最外層的線路層的一部分。[0024]前述的半導體封裝件及兩種制法中，還包括形成絕緣保護層于該線路增層結構的第一表面上，且令該些電性接觸墊外露于該絕緣保護層。又包括形成封裝膠體于該絕緣保護層上，以包覆該半導體組件。
[0025]另外，前述的半導體封裝件及兩種制法中，還包括形成封裝膠體于該線路增層結構的第一表面上，以包覆該半導體組件。 [0026]由上可知，本發明的半導體封裝件及其制法中，借由制作該電性連接墊時一并移除其外的第二金屬層，使該第二金屬層與該介電層的接觸面積極少因而結合力極小，所以當剝離該承載結構與該第一金屬層時，能順勢移除該第二金屬層。
[0027]此外，僅需以剝離方式移除承載結構、第一與第二金屬層，而無需如現有技術于后續進行蝕刻工藝，所以不僅能節省工藝時間，且可省略蝕刻工藝所需的設備及化學藥液，因而能大幅降低制造成本。
【專利附圖】

【附圖說明】
[0028]圖1為現有具有核心層的封裝基板的剖視示意圖；
[0029]圖2A至圖2F為現有無核心層的半導體封裝件的制法的剖視示意圖；以及
[0030]圖3A至圖3E為本發明的半導體封裝件的制法的剖視示意圖；其中，圖3E’為圖3E’的另一實施例的首1J視不意圖。
[0031]主要組件符號說明
[0032]I封裝基板
[0033]10核心層
[0034]100導電通孔
[0035]11, 250, 350 介電層
[0036]12，251，351 線路層
[0037]13, 252, 352 導電盲孔
[0038]14，253，353 電性接觸墊
[0039]15防焊層
[0040]2，3半導體封裝件
[0041]20, 30承載結構
[0042]20a, 30a第一側
[0043]20b, 30b第二側
[0044]21, 31第一金屬層
[0045]22，32，32’ 第二金屬層
[0046]23, 33第三金屬層
[0047]24，34，34’ 電性連接墊
[0048]25，35線路增層結構
[0049]26，36絕緣保護層
[0050]27，37半導體組件
[0051]270,370焊線
[0052]28，38封裝膠體[0053]34a外露表面
[0054]35a第一表面
[0055]35b第二表面
[0056]h段差高度。
【具體實施方式】[0057]以下借由特定的具體實施例說明本發明的實施方式，本領域技術人員可由本說明書所揭示的內容輕易地了解本發明的其它優點及功效。
[0058]須知，本說明書所附圖式所繪示的結構、比例、大小等，均僅用以配合說明書所揭示的內容，以供本領域技術人員的了解與閱讀，并非用以限定本發明可實施的限定條件，所以不具技術上的實質意義，任何結構的修飾、比例關系的改變或大小的調整，在不影響本發明所能產生的功效及所能達成的目的下，均應仍落在本發明所揭示的技術內容得能涵蓋的范圍內。同時，本說明書中所引用的如“上”、“第一”、“第二”及“一”等用語，也僅為便于敘述的明了，而非用以限定本發明可實施的范圍，其相對關系的改變或調整，在無實質變更技術內容下，當也視為本發明可實施的范疇。
[0059]圖3A至圖3E為本發明的半導體封裝件3的制法的剖視示意圖。
[0060]如圖3A所示，提供一承載結構30，該承載結構30具有相對的第一側30a與第二側30b,且該第一側30a上依序形成有一第一金屬層31與一第二金屬層32,而該第二側30b上
具有一第三金屬層33。
[0061]于本實施例中，該承載結構30的材質為玻纖材質(如FR4),且該第一與第三金屬層31，33為銅箔,使該承載結構30作為銅箔基板(Copper clad laminate, CCL)。有關銅箔基板的種類繁多，且為業界所熟知，所以不再贅述。
[0062]此外，該第二金屬層32以電鍍方式形成于該第一金屬層31上。
[0063]如圖3B所示，進行圖案化線路工藝，形成多個電性連接墊34于該第二金屬層32上。有關線路工藝的種類繁多，并無特別限制。
[0064]接著，移除該第二金屬層32未被該電性連接墊34覆蓋的部分，以保留該些電性連接墊34下的第二金屬層32’，且外露該第一金屬層31。
[0065]如圖3C所示，形成一線路增層結構35于該第一金屬層31與該些電性連接墊34上，且該線路增層結構35上具有多個電性接觸墊353。
[0066]于本實施例中，該線路增層結構35具有一介電層350、形成于該介電層350上的線路層351、及形成于該介電層350中的多個導電盲孔352，且該導電盲孔352電性連接該線路層351與電性連接墊34，又該些電性接觸墊353為該最外層的線路層351的一部分，而該介電層350的材質可例如為預浸材(prepreg, PP )。
[0067]此外，該線路增層結構35具有相對的第一表面35a與第二表面35b,且該第一表面35a與第二表面35b為該介電層350表面,而且該些電性接觸墊353形成于該第一表面35a上，該線路增層結構35并以該第二表面35b結合該第一金屬層31。
[0068]本發明借由蝕刻工藝，移除該些電性連接墊34下方以外的區域的第二金屬層32，以減少該第二金屬層32’與該介電層350的接觸面積(僅該第二金屬層32’的側面)而使兩者的結合力極小，且能增加該介電層350與該電性連接墊34間的附著力。[0069]此外，于本實施例中，該線路增層結構35為單層線路結構，所以該介電層350的上、下表面作為該第一表面35a與第二表面35b。于其它實施例中，該線路增層結構亦可為多層線路結構，而上、下最外側的介電層表面即作為第一與第二表面。
[0070]接著，形成一絕緣保護層36于該線路增層結構35的第一表面35a上，且令該些電性接觸墊353外露于該絕緣保護層36的表面。
[0071]于本實施例中，該些電性接觸墊353與該絕緣保護層36的表面齊平，以令該些電性接觸墊353外露于該絕緣保護層36的表面。于其它實施例中，亦可于該絕緣保護層36上形成多個開孔(圖略)，以令該些電性接觸墊353對應外露于該些開孔。
[0072]如圖3D所示，設置一半導體組件37于該線路增層結構35的第一表面35a上(SP該絕緣保護層36上)，且該半導體組件37電性連接該些電性接觸墊353。接著，形成封裝膠體38于該絕緣保護層36上，以包覆該半導體組件37。
[0073]于本實施例中，該半導體組件37借由多個焊線370電性連接該些電性接觸墊353。于其它實施例中，該半導體組件37也可借由覆晶方式(即導電凸塊)(圖略)電性連接該些電性接觸墊353。
[0074]如圖3E所示，借由剝離方式，一并移除該承載結構30、第一金屬層31、第三金屬層33與該電性連接墊34下的第二金屬層32’，使該些電性連接墊34的外露表面34a與該線路增層結構35的第二表面35b形成一平整的段差，如圖所示的段差高度h。
[0075]本發明的制法借由該承載結構30 (如玻纖材料)對該第一金屬層31的接著力大于該第一金屬層31對該介電層350的接著力，所以當以剝離方式移除該承載結構30時，能輕易將該第一金屬層31剝離。
[0076]此外，借由制作該電性連接墊34時，一并移除該電性連接墊34以外區域的第二金屬層32，使該第二金屬層32’與該介電層350間的結合力極小，所以當剝離該第一金屬層31時，能順勢剝離該第二金屬層32’。
[0077]再者，本發明的制法中，僅需以剝離方式移除承載結構30及其上的結構，而無需采用蝕刻工藝，所以不僅能節省工藝時間，且可省略蝕刻工藝所需的設備及化學藥液費用，因而能大幅降低制造成本。
[0078]另外，如圖3E’所示，于圖3B的工藝中，可直接圖案化該第二金屬層32，即蝕刻該第二金屬層32，以形成多個電性連接墊34’，且外露該第一金屬層31。于后續移除該承載結構30、第一金屬層31與第三金屬層33時，需輕輕地剝離該承載結構30及第一金屬層31,以避免順勢剝離該些電性連接墊34’。
[0079]本發明還提供一種半導體封裝件3，其包括:一線路增層結構35、多個電性連接墊34、一半導體組件37以及封裝膠體38。
[0080]所述的線路增層結構35具有相對的第一表面35a與第二表面35b，且該線路增層結構35包含表面作為該第一與第二表面35a, 35b的一介電層350、形成于該介電層350上的線路層351、及形成于該介電層350中以電性連接該線路層351的多個導電盲孔352，且該第一表面35a上具有電性連接該導電盲孔352的多個電性接觸墊353。
[0081]所述的電性連接墊34嵌設于該線路增層結構35的第二表面35b上，且該些電性連接墊34與該第二表面35b形成有段差，并電性連接該導電盲孔352。
[0082]所述的半導體組件37設于該線路增層結構35的第一表面35a上，且借由多個焊線370電性連接該些電性接觸墊353。
[0083]所述的封裝膠體38形成于該線路增層結構35的第一表面35a上，以包覆該半導體組件37。
[0084]所述的半導體封裝件3還包括形成于該線路增層結構35的第一表面35a上的絕緣保護層36，且令該些電性接觸墊353外露于該絕緣保護層36的表面，使該封裝膠體38形成于該絕緣保護層36上，以包覆該半導體組件37。
[0085]綜上所述，本發明半導體封裝件及其制法中，僅以剝離方式直接移除該承載結構、第一與第二金屬層，而無需于剝離工藝后再進行蝕刻移除工藝，所以不僅能節省工藝時間，且能大幅降低制作成本。
[0086]上述實施例僅用以例示性說明本發明的原理及其功效，而非用于限制本發明。任何本領域技術人員均可在不違背本發明的精神及范疇下，對上述實施例進行修改。因此本發明的權利保護范圍，應如權利要求書所列。
【權利要求】
1.一種半導體封裝件，其包括: 線路增層結構，其具有相對的第一表面與第二表面，且該線路增層結構包含表面作為該第一與第二表面的至少一介電層、形成于該介電層上的線路層、及形成于該介電層中并電性連接該線路層的多個導電盲孔，且該第一表面上具有電性連接該導電盲孔的多個電性接觸墊； 多個電性連接墊，其嵌設于該線路增層結構的第二表面上并電性連接該導電盲孔，且該些電性連接墊與該第二表面形成有段差；以及 至少一半導體組件，其設于該線路增層結構的第一表面上，且該半導體組件電性連接該些電性接觸墊。
2.根據權利要求1所述的半導體封裝件，其特征在于，該半導體封裝件還包括絕緣保護層，其形成于該線路增層結構的第一表面上，且令該些電性接觸墊外露于該絕緣保護層。
3. 根據權利要求2所述的半導體封裝件，其特征在于，該半導體封裝件還包括封裝膠體，其形成于該絕緣保護層上，以包覆該半導體組件。
4.根據權利要求1所述的半導體封裝件，其特征在于，該半導體封裝件還包括封裝膠體，其形成于該線路增層結構的第一表面上，以包覆該半導體組件。
5.一種半導體封裝件的制法，其包括: 提供一承載結構，其表面依序具有第一金屬層與第二金屬層； 形成多個電性連接墊于該第二金屬層上； 移除該第二金屬層未被該電性連接墊覆蓋的部分，以保留該些電性連接墊下的第二金屬層，且外露該第一金屬層； 形成一線路增層結構于該第一金屬層與該些電性連接墊上，且該線路增層結構上具有多個電性接觸墊； 設置至少一半導體組件于該線路增層結構上，且該半導體組件電性連接該些電性接觸墊；以及 借由剝離方式，同時移除該承載結構、第一金屬層與該電性連接墊下的第二金屬層。
6.根據權利要求5所述的半導體封裝件的制法，其特征在于，該承載結構具有相對的第一側與第二側，且該第一側上具有該第一與第二金屬層，而該第二側上具有第三金屬層。
7.根據權利要求6所述的半導體封裝件的制法，其特征在于，該第一與第三金屬層為銅箔。
8.根據權利要求5所述的半導體封裝件的制法，其特征在于，該第二金屬層以電鍍方式形成于該第一金屬層上。
9.根據權利要求5所述的半導體封裝件的制法，其特征在于，該線路增層結構具有至少一介電層、形成于該介電層上的線路層、及形成于該介電層中的多個導電盲孔，且該導電盲孔電性連接該線路層與電性連接墊，又該些電性接觸墊為該最外層的線路層的一部分。
10.根據權利要求5所述的半導體封裝件的制法，其特征在于，該制法還包括形成絕緣保護層于該線路增層結構，且令該些電性接觸墊外露于該絕緣保護層。
11.根據權利要求10所述的半導體封裝件的制法，其特征在于，該制法還包括形成封裝膠體于該絕緣保護層上，以包覆該半導體組件。
12.根據權利要求5所述的半導體封裝件的制法，其特征在于，該制法還包括形成封裝膠體于該線路增層結構上，以包覆該半導體組件。
13.一種半導體封裝件的制法，其包括: 提供一承載結構，其表面依序具有第一金屬層與第二金屬層； 圖案化該第二金屬層，以形成多個電性連接墊，且外露該第一金屬層； 形成一線路增層結構于該第一金屬層與該些電性連接墊上，且該線路增層結構上具有多個電性接觸墊； 設置至少一半導體組件于該線路增層結構上，且該半導體組件電性連接該些電性接觸墊；以及 借由剝離方式，移除該承載結構與第一金屬層。
14.根據權利要求13所述的封裝基板的制法，其特征在于，該承載結構具有相對的第一側與第二側，且該第一側上具有該第一與第二金屬層，而該第二側上具有第三金屬層。
15.根據權利要求14所述的封裝基板的制法，其特征在于，該第一與第三金屬層為銅箔。
16.根據權利要求13所述的封裝基板的制法，其特征在于，該第二金屬層以電鍍方式形成于該第一金屬層上。
17.根據權利要求13所述的封裝基板的制法，其特征在于，以蝕刻方式形成該些電性連接墊。
18.根據權利要求13所述的封裝基板的制法，其特征在于，該線路增層結構具有至少一介電層、形成于該介電層上的線路層、及形成于該介電層中的多個導電盲孔，且該導電盲孔電性連接該線路層與電性連接墊，又該些電性接觸墊為該最外層的線路層的一部分。
19.根據權利要求13所述的封裝基板的制法，其特征在于，該制法還包括形成絕緣保護層于該線路增層結構上，且令該些電性接觸墊外露于該絕緣保護層。
20.根據權利要求19所述的半導體封裝件的制法，其特征在于，該制法還包括形成封裝膠體于該絕緣保護層上，以包覆該半導體組件。
21.根據權利要求13所述的半導體封裝件的制法，其特征在于， 該制法還包括形成封裝膠體于該線路增層結構上，以包覆該半導體組件。
【文檔編號】H01L23/522GK103579173SQ201210308022
【公開日】2014年2月12日 申請日期:2012年8月27日 優先權日:2012年8月10日
【發明者】王維賓, 林邦群, 陳泳良, 鄭坤一, 邱正文 申請人:矽品精密工業股份有限公司