半導體器件制造方法

半導體器件制造方法
【專利摘要】本發明公開了一種半導體器件制造方法，包括：在襯底上形成柵極堆疊結構；在襯底以及柵極堆疊結構上沉積第一介質材料層；刻蝕第一介質材料層，形成第一側墻；執行LDD和Halo摻雜注入；在襯底以及第一側墻上依次沉積第二介質材料層和第三介質材料層；依次刻蝕第三介質材料層和第二介質材料層，分別形成第三側墻和第二側墻。依照本發明的側墻刻蝕方法，采用了NON三層復合側墻以及進行兩步刻蝕，降低對襯底的損傷的同時還降低了工藝復雜性，此外還能優化閥值電壓、有效降低EoT、提高柵控能力以及驅動電流。
【專利說明】半導體器件制造方法
【技術領域】
[0001]本發明涉及半導體集成電路制造領域，更具體地，涉及一種側墻刻蝕方法。
【背景技術】
[0002]在超大規模集成電路制造中，在輕摻雜漏(LDD)注入工藝之前需要制作介質側墻(spacer)，防止更大劑量的源漏注入過于接近溝道而導致源漏穿通，從而造成器件失效及良率降低。
[0003]當前應用于主流65nm甚至45nm側墻制作工藝為:在輕摻雜漏(LDD)注入工藝之前，首先沉積或熱生長一層二氧化硅薄膜襯層，如采用快速熱氧化法(RTO)生長30人7右的二氧化硅，作為隨后的刻蝕阻擋層，以保護襯底特別是源漏區靠近溝道區的界面處不受損傷，以避免缺陷密度增大；再沉積一層良好共形性的氮化硅薄膜，包圍在多晶硅柵極周圍。最后，采用等離子體刻蝕去掉襯底上及柵極上的氮化硅薄膜，停止在下面的氧化層上，形成第一道側墻。在輕摻雜漏(LDD)注入以及Halo工藝之后，分別再次沉積二氧化硅和氮化硅薄膜，前者作為后者的刻蝕阻擋層，從而形成第二道側墻。最后形成的復合側墻通常具有ONO的結構。
[0004]另一方面，依據摩爾定律，隨著器件關鍵尺寸的持續微縮，傳統的柵氧/多晶硅柵結構越來越無法滿足先進邏輯器件的要求，逐漸為高K-金屬柵結構所取代。并且，由于后柵工藝可以控制熱效應及對閥值電壓的良好控制，逐漸成為主流工藝。降低有效柵氧厚度(EoT)可以大大增強柵對高K的控制能力，同時有助于降低漏電流。
[0005]然而，上述傳統的先氧化硅后氮化硅復合側墻，會降低高K材料的介電常數，使得EoT增加，降低柵控能力及驅動電流。

【發明內容】

[0006]有鑒于此，本發明的目的在于提供一種創新性的側墻刻蝕方法，避免損傷襯底的同時還能有效降低EoT、提高柵控能力以及驅動電流。
[0007]實現本發明的上述目的，是通過提供一種半導體器件制造方法，包括:在襯底上形成柵極堆疊結構；在襯底以及柵極堆疊結構上沉積第一介質材料層；刻蝕第一介質材料層，形成第一側墻；執行LDD和Halo摻雜注入；在襯底以及第一側墻上依次沉積第二介質材料層和第三介質材料層；依次刻蝕第三介質材料層和第二介質材料層，分別形成第三側墻和第二側墻。
[0008]其中，第一介質材料層和/或第三介質材料層包括氮化娃，第二介質材料層包括
二氧化硅。
[0009]其中，刻蝕第三介質材料層和第二介質材料層的步驟進一步包括:執行主刻蝕，刻蝕第三介質材料層形成第三側墻，并在第二介質材料層上留有第三介質材料層的殘留；執行過刻蝕，去除第三介質材料層的殘留；執行腐蝕，去除襯底上暴露的第二介質材料層。
[0010]其中，刻蝕第一介質材料層的步驟進一步包括:執行主刻蝕，刻蝕第一介質材料層形成第一側墻，并在襯底上留有第一介質材料層的殘留；執行過刻蝕，去除第一介質材料層的殘留。
[0011]其中，柵極堆疊結構包括柵絕緣層和柵電極層，柵電極層包括多晶硅、非晶硅、金屬，柵絕緣層包括二氧化硅、氮氧化硅、高k材料。
[0012]其中，在主刻蝕過程中，調節電極功率、腔體壓力和反應氣體流量比例，增強各向異性，形成陡直的側墻。
[0013]其中，在過刻蝕過程中，調節極功率、腔體壓力和反應氣體流量比例，獲得不同層之間的高選擇比。
[0014]其中，選擇比大于10:1。
[0015]其中，主刻蝕和/或過刻蝕的刻蝕氣體包括氟基氣體、氧化性氣體。
[0016]其中，氟基氣體包括碳氟基氣體、NF3。
[0017]其中，主刻蝕的氟基氣體包括CF4、CHF3> CH2F20
[0018]其中，過刻蝕的氟基氣體包括CF4、CH3F, CH2F20
[0019]其中，氧化性氣體包括02。
[0020]其中，在主刻蝕過程中，通過反應物以及生成物的譜線變化，自動觸發終點檢測系統，結束主刻蝕而進入過刻蝕，將晶片全部區域的介質層刻蝕干凈。
[0021]其中，在主刻蝕過程中，還可以通過刻蝕速率計算所需的刻蝕時間直到接近第二介質材料層或者襯底表面，結束主刻蝕而進入過刻蝕，將晶片全部區域的介質層刻蝕干凈。
[0022]其中，主刻蝕和/或過刻蝕采用基于CCP或者ICP模式的刻蝕設備。
[0023]其中，采用HF基腐蝕液濕法刻蝕第二介質材料層。
[0024]進一步包括:去除柵極堆疊結構，形成柵極溝槽；在柵極溝槽中填充高k材料的柵極絕緣層以及金屬材料的柵極導電層，形成高k_金屬柵極結構。
[0025]依照本發明的側墻刻蝕方法，采用了 NON三層復合側墻以及進行兩步刻蝕，降低對襯底的損傷的同時還降低了工藝復雜性，此外還能優化閥值電壓、有效降低EoT、提高柵控能力以及驅動電流。
【專利附圖】

【附圖說明】
[0026]以下參照附圖來詳細說明本發明的技術方案，其中:
[0027]圖1至圖4為依照本發明的半導體器件制造方法各步驟的剖面示意圖；以及
[0028]圖5為依照本發明的半導體器件制造方法的流程圖。
【具體實施方式】
[0029]以下參照附圖并結合示意性的實施例來詳細說明本發明技術方案的特征及其技術效果。需要指出的是，類似的附圖標記表示類似的結構，本申請中所用的術語“第一”、“第二”、“上”、“下”、“厚”、“薄”等等可用于修飾各種器件結構。這些修飾除非特別說明并非暗示所修飾器件結構的空間、次序或層級關系。
[0030]參照圖5以及圖1，在襯底上形成柵極堆疊結構，在襯底以及柵極堆疊結構上沉積第一介質材料層。柵極堆疊結構可以是前柵工藝的柵極堆疊，也可以是后柵工藝的偽柵極堆疊。提供襯底1，其可以是體S1、SO1、體Ge、GeO1、SiGe、GeSb，也可以是II1-V族或者I1-VI族化合物半導體襯底，例如GaAs、GaN、InP、InSb等等。為了與現有的CMOS工藝兼容以應用于大規模數字集成電路制造，襯底I優選地為體Si或者SOI。在襯底I上通過LPCVD、PECVD、熱氧化、RTO等沉積方法形成較薄的柵絕緣層(柵氧化層)2，例如為薄SiO2層，其厚度例如I~5nm，用于在稍后的后柵工藝去除假柵極時保護襯底。或者可選地，柵絕緣層2是用于后柵工藝的高k材料。在柵氧化層2上通過LPCVD、擴散爐管等方法沉積柵電極層3，其材質例如為多晶硅、非晶硅(用于假柵極層)或者金屬(用于前柵工藝)。隨后采用光刻/刻蝕工藝圖形化柵極層3 (優選地以及柵氧化層2)，形成柵極堆疊結構。刻蝕工藝可以包括等離子體刻蝕(采用Ar等惰性離子)、反應離子刻蝕(RIE，采用氟基氣體)、或者各向異性的濕法腐蝕(例如TMAH腐蝕液刻蝕S i材質、HF基腐蝕液刻蝕SiO材質)，刻蝕停止點可以在柵氧化層2與柵電極層(假柵極層)3的界面處，也可以稍微過刻蝕直至暴露襯底I。柵極堆疊2/3的布圖不限于圖1所示的單個線條，而是可以依照版圖設計需要為多個平行或者局部相交的線條，具體地對應于以后將要形成的MOSFET的柵極位置處。柵極堆疊結構的側面基本是陡直的，也即柵極堆疊結構與襯底之間的夾角基本等于90度(例如在90度±2.5度范圍內)。優選地先采用HF基濕法腐蝕去除柵極堆疊之外的柵氧化層2。然后在整個襯底(晶片)上形成均勻厚度的第一介質材料4。采用LPCVD、PECVD等方法形成第一介質材料4，可以是氮化硅，能夠隔絕隨后的雙層復合薄膜對高K材料的影響，從而有效降低EoT。第一介質材料4的厚度例如為20~30nm。第一介質材料4的層如圖1所不與柵極堆疊結構共型。[0031]參照圖5以及圖2，刻蝕第一介質材料4形成第一側墻。可以采用各向異性的干法刻蝕一次性刻蝕第一介質材料4而形成第一側墻4A。優選地，在本發明一個實施例中，采用兩步刻蝕法形成第一側墻4A。
[0032]首先，執行主刻蝕，各向異性刻蝕第一介質材料4，停止在襯底I上，得到基本陡直的第一側墻4A。例如采用等離子體刻蝕系統、基于CCP或者ICP模式的刻蝕設備，調整電極的功率、腔體的壓力和反應氣體的流量比例，增強各向異性刻蝕，使得柵極堆疊結構頂部的第一介質材料4完全被去除、柵極堆疊結構側壁的第一介質材料4基本保留而構成第一側墻4A、而有源區中襯底表面上僅留下少量的介質材料的殘余(未示出)，也即刻蝕第一介質材料4直至暴露襯底I。刻蝕氣體主要包括氟基氣體，例如碳氟基氣體，此外還可以使用NF3、3^等。為了實現陡直的刻蝕形貌，需要優化碳氟基氣體的自由基及離子比例，并且需要調節聚合物量。本發明碳氟基氣體包括CF4、CHF3、CH2F2、CH3F等。優選地，結合氧化性氣體O2去除聚合物。在實施例中，主刻蝕的刻蝕氣體為CF4與CHF3、或CF4與CH2F2，氧化性氣體為O2。
[0033]此外，為了進一步精確控制刻蝕工藝的重復性、可靠性及穩定性，必須降低刻蝕速率。現有技術往往添加Ar作為稀釋劑來降低刻蝕速率。然而由于氬氣原子量大，動量大，對襯底的轟擊明顯。對于納米級器件來講，較易造成對下層材料的損傷，尤其當多晶硅柵極上的氧化硅襯層極薄的情況下，氧等離子體易于穿透薄氧化層而與襯底反應，造成大的硅損失值。因此，本發明的刻蝕氣體成分中除了主要的氟基氣體(和/或氧化性氣體)之外，還可以進一步引入了氦基氣體，例如氦氣、氦氣/氬氣混合物，可以明顯降低對襯底的損傷。另外，由于氦氣原子量小，碰撞截面小，因此單純的氦氣較難獲得穩定的等子體，可用優選地采用氦氣與氬氣結合，使得易于在腔體內形成分散更均勻的等離子體，提升刻蝕均勻性，也即氦基氣體優選地為氦氣與氬氣的混合物。
[0034]當刻蝕到下面的硅襯底I表面時，通過反應物及生成物的譜線變化，自動觸發終點檢測系統，停止主刻蝕步驟，然后迅速轉變到下一步驟的過刻蝕。此外，還可以通過刻蝕速率計算所需的刻蝕時間直到接近硅襯底I表面，以實現無底腳(footing)的陡直形貌，然后進入下一步過刻蝕。第一側墻4A的寬度基本等于第一原始介質材料4的厚度，或者減小的比例不大于20%，寬度具體地可以為16~24nm ;而第一介質材料4留在襯底I表面的殘余4B的厚度遠小于原始第一介質材料4的厚度，例如小于原厚度的10%，具體可以為2~3nm。第一側墻4A基本是陡直的，也即第一側墻4A與襯底I的夾角優選為90度。特別地，在第一側墻4A與襯底I交接處，由于刻蝕停止條件的選擇，拐角處可以基本或者完全沒有介質材料4殘余，也即此處局部的介質材料厚度可以為O。
[0035]接著，執行過刻蝕，去除殘余的第一介質材料。在主刻蝕獲得陡直第一側墻4A形貌的基礎上，需要去除整個晶片上殘余的第一介質材料薄膜4B。由于第一介質材料4薄膜沉積的厚度在整個晶片上有差異，需要增加一定比例的過刻蝕。為了降低對襯底硅的損傷，必然要求氮化硅的介質材料4對襯底I的硅具有高的選擇比，從而提升器件性能。例如采用等離子體刻蝕系統、基于CCP或者ICP模式的刻蝕設備。第一介質材料4 (例如氮化硅)對襯底I硅選擇比的獲得，主要依賴于反應氣體的流量及其比例。與主刻蝕類似,過刻蝕主要采用氟基氣體(相同的，采用氟代烴，優選地包括CF4、CH2F2、CH3F)并結合氧化性氣體(與前述相同，優選O2)以及優選地氦基氣體(作為稀釋劑)，通過調節電極的功率、腔體的壓力和反應氣體的流量比例，以獲得10:1以上的高選擇比(優選地在15:1以上)，從而實現對半導體襯底有較小的損傷。在一個實施例中，過刻蝕的刻蝕氣體為CF4與CH3F、或CF4與CH2F2或者僅采用CH3F,氧化氣體為O2。根據負載狀況可以增加一定程度的過刻蝕，如10%~30%。此時，第一介質材料4僅剩余第一側墻4A部分。
[0036]由于刻蝕設備制造廠商眾多，其腔體設計亦有所不同，但基于的原理是一樣的。這里，以LAM Exelan Hpt機臺為基礎,上述主刻蝕與過刻蝕推薦的工藝參數如下表1所示:
[0037]表1
【權利要求】
1.一種半導體器件制造方法，包括: 在襯底上形成柵極堆疊結構； 在襯底以及柵極堆疊結構上沉積第一介質材料層； 刻蝕第一介質材料層，形成第一側墻； 執行LDD和Halo摻雜注入； 在襯底以及第一側墻上依次沉積第二介質材料層和第三介質材料層； 依次刻蝕第三介質材料層和第二介質材料層，分別形成第三側墻和第二側墻。
2.如權利要求1的半導體器件制造方法，其中，第一介質材料層和/或第三介質材料層包括氮化硅，第二介質材料 層包括二氧化硅。
3.如權利要求1的半導體器件制造方法，其中，刻蝕第三介質材料層和第二介質材料層的步驟進一步包括: 執行主刻蝕，刻蝕第三介質材料層形成第三側墻，并在第二介質材料層上留有第三介質材料層的殘留； 執行過刻蝕，去除第三介質材料層的殘留； 執行腐蝕，去除襯底上暴露的第二介質材料層。
4.如權利要求1的半導體器件制造方法，其中，刻蝕第一介質材料層的步驟進一步包括: 執行主刻蝕，刻蝕第一介質材料層形成第一側墻，并在襯底上留有第一介質材料層的殘留； 執行過刻蝕，去除第一介質材料層的殘留。
5.如權利要求1的半導體器件制造方法，其中，柵極堆疊結構包括柵絕緣層和柵電極層，柵電極層包括多晶硅、非晶硅、金屬，柵絕緣層包括二氧化硅、氮氧化硅、高k材料。
6.如權利要求3或4的半導體器件制造方法，其中，在主刻蝕過程中，調節電極功率、腔體壓力和反應氣體流量比例，增強各向異性，形成陡直的側墻。
7.如權利要求3或4的半導體器件制造方法，其中，在過刻蝕過程中，調節極功率、腔體壓力和反應氣體流量比例，獲得不同層之間的高選擇比。
8.如權利要求7的半導體器件制造方法，其中，選擇比大于10:1。
9.如權利要求3或4的半導體器件制造方法，其中，主刻蝕和/或過刻蝕的刻蝕氣體包括氟基氣體、氧化性氣體。
10.如權利要求9的半導體器件制造方法，其中，氟基氣體包括碳氟基氣體、NF3。
11.如權利要求9的半導體器件制造方法，其中，主刻蝕的氟基氣體包括CF4、CHF3>CH2F2。
12.如權利要求9的半導體器件制造方法，其中，過刻蝕的氟基氣體包括CF4、CH3F,CH2F2。
13.如權利要求9的半導體器件制造方法，其中，氧化性氣體為02。
14.如權利要求3或4的半導體器件制造方法，其中，在主刻蝕過程中，通過反應物以及生成物的譜線變化，自動觸發終點檢測系統，結束主刻蝕而進入過刻蝕，將晶片全部區域的介質層刻蝕干凈。
15.如權利要求3或4的半導體器件制造方法，其中，在主刻蝕過程中，還可以通過刻蝕速率計算所需的刻蝕時間直到接近第二介質材料層或者襯底表面，結束主刻蝕而進入過刻蝕，將晶片全部區域的介質層刻蝕干凈。
16.如權利要求3或4的半導體器件制造方法，其中，主刻蝕和/或過刻蝕采用基于CCP或者ICP模式的刻蝕設備。
17.如權利要求3的半導體器件制造方法，其中，采用HF基腐蝕液濕法刻蝕第二介質材料層。
18.如權利要求1的半導體器件制造方法，進一步包括: 去除柵極堆疊結構，形成柵極溝槽； 在柵極溝槽中 填充高k材料的柵極絕緣層以及金屬材料的柵極導電層，形成高k-金屬柵極結構。
【文檔編號】H01L21/28GK103632943SQ201210307208
【公開日】2014年3月12日 申請日期:2012年8月24日 優先權日:2012年8月24日
【發明者】孟令款 申請人:中國科學院微電子研究所